JPH05218645A - 薄膜多層配線基板の製造方法 - Google Patents
薄膜多層配線基板の製造方法Info
- Publication number
- JPH05218645A JPH05218645A JP4020096A JP2009692A JPH05218645A JP H05218645 A JPH05218645 A JP H05218645A JP 4020096 A JP4020096 A JP 4020096A JP 2009692 A JP2009692 A JP 2009692A JP H05218645 A JPH05218645 A JP H05218645A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- via hole
- wiring board
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000010949 copper Substances 0.000 claims abstract description 20
- 229910052802 copper Inorganic materials 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000010409 thin film Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 abstract description 5
- 239000002344 surface layer Substances 0.000 abstract description 2
- 239000004642 Polyimide Substances 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910000570 Cupronickel Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000003984 copper intrauterine device Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- YXLXNENXOJSQEI-UHFFFAOYSA-L Oxine-copper Chemical compound [Cu+2].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 YXLXNENXOJSQEI-UHFFFAOYSA-L 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XQBMFULSYZNAPF-UHFFFAOYSA-N [Cu].[Mo].[Cr].[Ti] Chemical compound [Cu].[Mo].[Cr].[Ti] XQBMFULSYZNAPF-UHFFFAOYSA-N 0.000 description 1
- WCERXPKXJMFQNQ-UHFFFAOYSA-N [Ti].[Ni].[Cu] Chemical compound [Ti].[Ni].[Cu] WCERXPKXJMFQNQ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- AKQWOQJSXKPNIP-UHFFFAOYSA-N chromium copper titanium Chemical compound [Cr][Ti][Cu] AKQWOQJSXKPNIP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 パターン設計上の制約がなく、平坦な表面層
を得ることができる薄膜多層配線基板の製造方法を提供
する。 【構成】 導体パターン２の形成された絶縁基板１に被
着された絶縁層３にヴィアホール５を形成し、その上面
全面に保護層６を形成した後、導体材料である銅を、電
解めっき法により、ヴィアホール５が十分に埋まりさら
に表面が平坦化するまで成膜し、しかる後、不要の銅を
絶縁層３上の配線分まで除去して所望の形状を得る。
を得ることができる薄膜多層配線基板の製造方法を提供
する。 【構成】 導体パターン２の形成された絶縁基板１に被
着された絶縁層３にヴィアホール５を形成し、その上面
全面に保護層６を形成した後、導体材料である銅を、電
解めっき法により、ヴィアホール５が十分に埋まりさら
に表面が平坦化するまで成膜し、しかる後、不要の銅を
絶縁層３上の配線分まで除去して所望の形状を得る。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜多層配線基板の製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】薄膜多層配線基板特にポリイミドを絶縁
層とし銅を導体層とする薄膜多層配線基板において、絶
縁層にヴィアホールを設けて上下導体層を接続する場
合、ポリイミドと銅とが反応して劣化し、導体層が絶縁
層からはがれてしまう問題があった。そのため、図４に
示すように、ポリイミドからなる絶縁層１３と銅からな
る導体層１２との間に、CrまたはNiなどのポリイミドと
反応しにくい保護層１５およびカバー層１６を形成し
て、絶縁層１３と導体層１２の反応による劣化を防ぐ必
要があった。なお、図４において、１４はヴィアホール
である。
層とし銅を導体層とする薄膜多層配線基板において、絶
縁層にヴィアホールを設けて上下導体層を接続する場
合、ポリイミドと銅とが反応して劣化し、導体層が絶縁
層からはがれてしまう問題があった。そのため、図４に
示すように、ポリイミドからなる絶縁層１３と銅からな
る導体層１２との間に、CrまたはNiなどのポリイミドと
反応しにくい保護層１５およびカバー層１６を形成し
て、絶縁層１３と導体層１２の反応による劣化を防ぐ必
要があった。なお、図４において、１４はヴィアホール
である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たように絶縁層１３と導体層１２との間に保護層１５お
よびカバー層１６を形成した場合は、通常導体層１２は
スパッタにより形成されているためピラー形成が困難で
あり、ヴィアホール１４内には配線層分の厚みしか導体
層１２が形成されなかった。そのため、図４に示すよう
に多層にする場合、さらに上のあるいは下のヴィアホー
ル１４と位置をずらす必要があり、上下にヴィアホール
１４を重ねるとアスペクト比が大きくなり断線の危険が
存在するため、パターン設計上の制約が存在する問題が
あった。また、ヴィアホール１４内の凹部に絶縁層１３
を設けなければならないため、図４に示すように表面の
平坦性も悪く、その上微細な導体パターンを形成するこ
とが困難な問題もあった。
たように絶縁層１３と導体層１２との間に保護層１５お
よびカバー層１６を形成した場合は、通常導体層１２は
スパッタにより形成されているためピラー形成が困難で
あり、ヴィアホール１４内には配線層分の厚みしか導体
層１２が形成されなかった。そのため、図４に示すよう
に多層にする場合、さらに上のあるいは下のヴィアホー
ル１４と位置をずらす必要があり、上下にヴィアホール
１４を重ねるとアスペクト比が大きくなり断線の危険が
存在するため、パターン設計上の制約が存在する問題が
あった。また、ヴィアホール１４内の凹部に絶縁層１３
を設けなければならないため、図４に示すように表面の
平坦性も悪く、その上微細な導体パターンを形成するこ
とが困難な問題もあった。
【０００４】本発明の目的は上述した課題を解消して、
パターン設計上の制約がなく、平坦な表面層を得ること
ができる薄膜多層配線基板の製造方法を提供しようとす
るものである。
パターン設計上の制約がなく、平坦な表面層を得ること
ができる薄膜多層配線基板の製造方法を提供しようとす
るものである。
【０００５】
【課題を解決するための手段】本発明の薄膜多層配線基
板の製造方法は、導体パターンの形成された絶縁基板に
被着された絶縁層にヴィアホールを形成し、その上面全
面に保護層を形成した後、導体材料である銅を、電解め
っき法により、ヴィアホールが十分に埋まりさらに表面
が平坦化するまで成膜し、しかる後、不要の銅を絶縁層
上の配線分まで除去して所望の形状を得ることを特徴と
するものである。
板の製造方法は、導体パターンの形成された絶縁基板に
被着された絶縁層にヴィアホールを形成し、その上面全
面に保護層を形成した後、導体材料である銅を、電解め
っき法により、ヴィアホールが十分に埋まりさらに表面
が平坦化するまで成膜し、しかる後、不要の銅を絶縁層
上の配線分まで除去して所望の形状を得ることを特徴と
するものである。
【０００６】
【作用】上述した構成において、スピンコート等の手段
で設けた例えばポリイミドからなる厚さ１０〜５０μm
の絶縁層上および直径１０〜１００μm のヴィアホール
内にCr、Ni、Ti、Mo等からなる保護層を形成し、その後
保護層上に導体材料である銅を従来のようにスパッタで
はなく電解めっきにより設けているため、ヴィアホール
内が充分に埋まりさらに表面が平坦化するまで成膜可能
となる。その結果、ヴィアホールを同一位置に設けるこ
とができ、パターン設計上の制約をなくすことができる
とともに、表面も平坦にすることができる。
で設けた例えばポリイミドからなる厚さ１０〜５０μm
の絶縁層上および直径１０〜１００μm のヴィアホール
内にCr、Ni、Ti、Mo等からなる保護層を形成し、その後
保護層上に導体材料である銅を従来のようにスパッタで
はなく電解めっきにより設けているため、ヴィアホール
内が充分に埋まりさらに表面が平坦化するまで成膜可能
となる。その結果、ヴィアホールを同一位置に設けるこ
とができ、パターン設計上の制約をなくすことができる
とともに、表面も平坦にすることができる。
【０００７】
【実施例】図１（ａ）〜（ｇ）は本発明の薄膜多層配線
基板の製造方法の一例を工程順に示す図である。まず、
図１（ａ）に示すように、セラミックスからなる絶縁基
板１の上面にクロム（保護層６）−銅−ニッケル（カバ
ー層８）の３層構造の導体層２をスパッタ、電解めっ
き、無電解めっき等の方法により形成する。導体層２の
厚さは５〜１０μm 程度である。次に、図１（ｂ）に示
すように、非感光性ポリイミドからなる絶縁層３を形成
し、絶縁層３上にアルミニウムを成膜してパターニング
してマスク４を形成する。絶縁層３の厚さは１０〜５０
μm 程度である。次に、図１（ｃ）に示すように、マス
ク４を利用した反応性イオンエッチングの異方性エッチ
ングにより、４５゜から１３５゜のテーパー角度を持っ
たヴィアホール５を形成する。ヴィアホール５の直径は
１０〜１００μm 程度である。
基板の製造方法の一例を工程順に示す図である。まず、
図１（ａ）に示すように、セラミックスからなる絶縁基
板１の上面にクロム（保護層６）−銅−ニッケル（カバ
ー層８）の３層構造の導体層２をスパッタ、電解めっ
き、無電解めっき等の方法により形成する。導体層２の
厚さは５〜１０μm 程度である。次に、図１（ｂ）に示
すように、非感光性ポリイミドからなる絶縁層３を形成
し、絶縁層３上にアルミニウムを成膜してパターニング
してマスク４を形成する。絶縁層３の厚さは１０〜５０
μm 程度である。次に、図１（ｃ）に示すように、マス
ク４を利用した反応性イオンエッチングの異方性エッチ
ングにより、４５゜から１３５゜のテーパー角度を持っ
たヴィアホール５を形成する。ヴィアホール５の直径は
１０〜１００μm 程度である。
【０００８】次に、マスク４をウェットあるいはドライ
エッチングで除去し、図１（ｄ）に示すように、保護層
６としてクロムをスパッタリングにより成膜する。さら
に、クロムからなる保護層６とめっき銅の接着層とし
て、絶縁層上ヴィアホール５の直径と程度の厚さを保護
層６上に銅をスパッタリングにより成膜し、その後、図
１（ｅ）に示すように、電解めっきにより銅７を表面が
平坦になるまでめっきする。最後に、図１（ｆ）に示す
ように、ウェットエッチングにより所望の厚さまで銅を
エッチングするとともに、図１（ｇ）に示すようにマス
クを使用してパターニングすることにより一層の配線基
板を形成し、上述した工程を繰り返すことにより図２に
その一例を示すような本発明の薄膜多層配線基板を得て
いる。
エッチングで除去し、図１（ｄ）に示すように、保護層
６としてクロムをスパッタリングにより成膜する。さら
に、クロムからなる保護層６とめっき銅の接着層とし
て、絶縁層上ヴィアホール５の直径と程度の厚さを保護
層６上に銅をスパッタリングにより成膜し、その後、図
１（ｅ）に示すように、電解めっきにより銅７を表面が
平坦になるまでめっきする。最後に、図１（ｆ）に示す
ように、ウェットエッチングにより所望の厚さまで銅を
エッチングするとともに、図１（ｇ）に示すようにマス
クを使用してパターニングすることにより一層の配線基
板を形成し、上述した工程を繰り返すことにより図２に
その一例を示すような本発明の薄膜多層配線基板を得て
いる。
【０００９】ここで、電解めっきした銅７の平坦性につ
いては、図３（ａ）に示すように、ｄをヴィア直径、Ｈ
をヴィア深さ、Ｔをめっき銅厚さ、ｈを平坦度と定義し
たとき、ｈ≦Ｈ／５のとき平坦であるとしている。例え
ば、図３（ｂ）に示すようにＴがｄ／２程度であるとｈ
は上記条件を満たさず平坦でないものと判断し、図３
（ｃ）に示すようにＴがｄ／２＋α（α＝ｄ／２）程度
であると、ｈは上記条件を満たし平坦であると判断して
いる。
いては、図３（ａ）に示すように、ｄをヴィア直径、Ｈ
をヴィア深さ、Ｔをめっき銅厚さ、ｈを平坦度と定義し
たとき、ｈ≦Ｈ／５のとき平坦であるとしている。例え
ば、図３（ｂ）に示すようにＴがｄ／２程度であるとｈ
は上記条件を満たさず平坦でないものと判断し、図３
（ｃ）に示すようにＴがｄ／２＋α（α＝ｄ／２）程度
であると、ｈは上記条件を満たし平坦であると判断して
いる。
【００１０】なお、上述した実施例において、導体層２
をなすクロム−銅−ニッケルの３層構造は、クロム−銅
−クロム、チタン−銅−ニッケル、チタン−銅−クロム
のいずれの構成でも良く、さらにチタン−モリブデン−
銅−ニッケル、チタン−モリブデン−銅−クロム等の４
層構造であっても良い。また、絶縁層３の材料として、
感光性ポリイミドを使用することもできる。さらに、マ
スク４としてのアルミニウムは、レジストでも良く、ニ
ッケル、クロム、チタン、モリブデン、タングステンで
も良く、さらにSiO2、Si3N4 でも良い。
をなすクロム−銅−ニッケルの３層構造は、クロム−銅
−クロム、チタン−銅−ニッケル、チタン−銅−クロム
のいずれの構成でも良く、さらにチタン−モリブデン−
銅−ニッケル、チタン−モリブデン−銅−クロム等の４
層構造であっても良い。また、絶縁層３の材料として、
感光性ポリイミドを使用することもできる。さらに、マ
スク４としてのアルミニウムは、レジストでも良く、ニ
ッケル、クロム、チタン、モリブデン、タングステンで
も良く、さらにSiO2、Si3N4 でも良い。
【００１１】また、ヴィアホール５を形成するための反
応性イオンエッチングは、反応性イオンビームエッチン
グ、エキシマレーザエッチング、マグネトロンエッチン
グでも良い。このときの異方性エッチングも、ウェット
エッチング、O2プラズマエッチング等の等方性エッチン
グ、感光性ポリイミドの現像工程でも良く、この場合テ
ーパ角度は０゜から９０゜となっても良い。さらに、保
護層６としてのクロムは、蒸着で形成しても良く、クロ
ム以外にニッケル、チタン、タングステン、アルミニウ
ム、またはこれらの合金であっても良い。また、接着層
の銅は無電解めっき法で形成しても良い。さらに、銅の
エッチングはドライエッチングでも良い。
応性イオンエッチングは、反応性イオンビームエッチン
グ、エキシマレーザエッチング、マグネトロンエッチン
グでも良い。このときの異方性エッチングも、ウェット
エッチング、O2プラズマエッチング等の等方性エッチン
グ、感光性ポリイミドの現像工程でも良く、この場合テ
ーパ角度は０゜から９０゜となっても良い。さらに、保
護層６としてのクロムは、蒸着で形成しても良く、クロ
ム以外にニッケル、チタン、タングステン、アルミニウ
ム、またはこれらの合金であっても良い。また、接着層
の銅は無電解めっき法で形成しても良い。さらに、銅の
エッチングはドライエッチングでも良い。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、保護層を有するヴィアホールに、ヴィアホー
ル内が充分に埋まりさらに表面が平坦化するまで銅を電
解めっきにより設け、その後不要な銅を除去しているた
め、完全に銅で満たされた蒸面の平坦なヴィアホールを
得ることができ、同一位置にヴィアホールを重ねること
が可能となり、パターン設計上の制約がなく、表面が平
坦な薄膜多層配線基板を得ることができる。
によれば、保護層を有するヴィアホールに、ヴィアホー
ル内が充分に埋まりさらに表面が平坦化するまで銅を電
解めっきにより設け、その後不要な銅を除去しているた
め、完全に銅で満たされた蒸面の平坦なヴィアホールを
得ることができ、同一位置にヴィアホールを重ねること
が可能となり、パターン設計上の制約がなく、表面が平
坦な薄膜多層配線基板を得ることができる。
【図１】本発明の薄膜多層配線基板の製造方法の一例を
工程順に示す図である。
工程順に示す図である。
【図２】本発明の薄膜多層配線基板の一例を示す図であ
る。
る。
【図３】本発明における銅めっき７の平坦性を説明する
ための図である。
ための図である。
【図４】従来の薄膜多層配線基板の一例を示す図であ
る。
る。
１ 絶縁基板 ２ 導体層 ３ 絶縁層 ４ マスク ５ ヴィアホール ６ 保護層 ７ 銅 ８ カバー層
Claims (1)
- 【請求項１】 導体パターンの形成された絶縁基板に被
着された絶縁層にヴィアホールを形成し、その上面全面
に保護層を形成した後、導体材料である銅を、電解めっ
き法により、ヴィアホールが十分に埋まりさらに表面が
平坦化するまで成膜し、しかる後、不要の銅を絶縁層上
の配線分まで除去して所望の形状を得ることを特徴とす
る薄膜多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020096A JPH05218645A (ja) | 1992-02-05 | 1992-02-05 | 薄膜多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020096A JPH05218645A (ja) | 1992-02-05 | 1992-02-05 | 薄膜多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218645A true JPH05218645A (ja) | 1993-08-27 |
Family
ID=12017590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020096A Pending JPH05218645A (ja) | 1992-02-05 | 1992-02-05 | 薄膜多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218645A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01203121A (ja) * | 1988-02-10 | 1989-08-15 | Nisshoku Corp | 砂等を圧送した泡沫を消泡させる方法 |
| JPH08242077A (ja) * | 1995-02-17 | 1996-09-17 | Internatl Business Mach Corp <Ibm> | 多層プリント基板、多層プリント基板の製造方法 |
| WO1999034655A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Tableau de connexions imprimees multicouche |
| US6131279A (en) * | 1998-01-08 | 2000-10-17 | International Business Machines Corporation | Integrated manufacturing packaging process |
| US6150723A (en) * | 1997-09-30 | 2000-11-21 | International Business Machines Corporation | Copper stud structure with refractory metal liner |
| JP2002280737A (ja) * | 2001-03-14 | 2002-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2002280740A (ja) * | 2001-03-16 | 2002-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
| US6460247B1 (en) * | 1997-10-07 | 2002-10-08 | Dimensional Circuits Corp. | Wiring board constructions and methods of making same |
| JP2002324975A (ja) * | 2001-04-25 | 2002-11-08 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2003023251A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2003110062A (ja) * | 2001-09-28 | 2003-04-11 | Toppan Printing Co Ltd | 半導体パッケージ |
| US7390974B2 (en) | 1998-02-26 | 2008-06-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| JP2009055059A (ja) * | 2008-10-27 | 2009-03-12 | Ibiden Co Ltd | フィルビア構造を有する多層プリント配線板 |
| JP2009177217A (ja) * | 1997-12-29 | 2009-08-06 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JP2011135106A (ja) * | 2011-04-04 | 2011-07-07 | Ibiden Co Ltd | フィルビア構造を有する多層プリント配線板の製造方法 |
| US8030579B2 (en) | 2001-03-14 | 2011-10-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| CN114641136A (zh) * | 2020-12-16 | 2022-06-17 | 深南电路股份有限公司 | 电路板的铜层凸台制作方法及电路板 |
-
1992
- 1992-02-05 JP JP4020096A patent/JPH05218645A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01203121A (ja) * | 1988-02-10 | 1989-08-15 | Nisshoku Corp | 砂等を圧送した泡沫を消泡させる方法 |
| JPH08242077A (ja) * | 1995-02-17 | 1996-09-17 | Internatl Business Mach Corp <Ibm> | 多層プリント基板、多層プリント基板の製造方法 |
| US6150723A (en) * | 1997-09-30 | 2000-11-21 | International Business Machines Corporation | Copper stud structure with refractory metal liner |
| US6300236B1 (en) | 1997-09-30 | 2001-10-09 | International Business Machines Corporation | Copper stud structure with refractory metal liner |
| US6460247B1 (en) * | 1997-10-07 | 2002-10-08 | Dimensional Circuits Corp. | Wiring board constructions and methods of making same |
| WO1999034655A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Tableau de connexions imprimees multicouche |
| US6365843B1 (en) | 1997-12-29 | 2002-04-02 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2009177217A (ja) * | 1997-12-29 | 2009-08-06 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| KR100709513B1 (ko) * | 1997-12-29 | 2007-04-20 | 이비덴 가부시키가이샤 | 다층 프린트배선판 |
| US6739048B2 (en) | 1998-01-08 | 2004-05-25 | International Business Machines Corporation | Process of fabricating a circuitized structure |
| US6131279A (en) * | 1998-01-08 | 2000-10-17 | International Business Machines Corporation | Integrated manufacturing packaging process |
| US8987603B2 (en) | 1998-02-26 | 2015-03-24 | Ibiden Co,. Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7622183B2 (en) | 1998-02-26 | 2009-11-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7737366B2 (en) | 1998-02-26 | 2010-06-15 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US8115111B2 (en) | 1998-02-26 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| US7390974B2 (en) | 1998-02-26 | 2008-06-24 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viahole structure |
| JP2002280737A (ja) * | 2001-03-14 | 2002-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
| US8030579B2 (en) | 2001-03-14 | 2011-10-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US8324512B2 (en) | 2001-03-14 | 2012-12-04 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US9040843B2 (en) | 2001-03-14 | 2015-05-26 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP2002280740A (ja) * | 2001-03-16 | 2002-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2002324975A (ja) * | 2001-04-25 | 2002-11-08 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2003023251A (ja) * | 2001-07-10 | 2003-01-24 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2003110062A (ja) * | 2001-09-28 | 2003-04-11 | Toppan Printing Co Ltd | 半導体パッケージ |
| JP2009055059A (ja) * | 2008-10-27 | 2009-03-12 | Ibiden Co Ltd | フィルビア構造を有する多層プリント配線板 |
| JP2011135106A (ja) * | 2011-04-04 | 2011-07-07 | Ibiden Co Ltd | フィルビア構造を有する多層プリント配線板の製造方法 |
| CN114641136A (zh) * | 2020-12-16 | 2022-06-17 | 深南电路股份有限公司 | 电路板的铜层凸台制作方法及电路板 |
| CN114641136B (zh) * | 2020-12-16 | 2024-05-14 | 深南电路股份有限公司 | 电路板的铜层凸台制作方法及电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05218645A (ja) | 薄膜多層配線基板の製造方法 | |
| US5120572A (en) | Method of fabricating electrical components in high density substrates | |
| JP3484306B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| US5266446A (en) | Method of making a multilayer thin film structure | |
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US5187119A (en) | Multichip module and integrated circuit substrates having planarized patterned surfaces | |
| US6004619A (en) | Process for manufacturing printed circuit boards | |
| US5254493A (en) | Method of fabricating integrated resistors in high density substrates | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| US7520053B2 (en) | Method for manufacturing a bump-attached wiring circuit board | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPH05218646A (ja) | 薄膜多層配線基板の製造方法 | |
| EP0557278B1 (en) | A method of making a multilayer thin film structure | |
| JPS5812315A (ja) | 薄膜コイルの製造方法 | |
| US4703392A (en) | Microstrip line and method for fabrication | |
| JPH0442841B2 (ja) | ||
| US4600663A (en) | Microstrip line | |
| JP3779816B2 (ja) | 多層配線基板の製造方法 | |
| JPH05152764A (ja) | 多層配線板の製造法 | |
| JPH06120353A (ja) | 半導体装置の製造方法 | |
| JPH07130568A (ja) | 薄膜コイルの製造方法 | |
| KR100757421B1 (ko) | 플라즈마 디스플레이 패널의 금속전극 제조방법 | |
| JPS5921042A (ja) | 絶縁体膜貫通導体路の製造法 | |
| JPS59213131A (ja) | Ｘ線露光用マスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000530 |