JPH05218194A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05218194A JPH05218194A JP1715092A JP1715092A JPH05218194A JP H05218194 A JPH05218194 A JP H05218194A JP 1715092 A JP1715092 A JP 1715092A JP 1715092 A JP1715092 A JP 1715092A JP H05218194 A JPH05218194 A JP H05218194A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- forming
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 32
- 238000005530 etching Methods 0.000 abstract description 5
- 230000004075 alteration Effects 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 チャネルストッパ用不純物が熱処理により素
子形成領域へ拡散することによるＭＯＳトランジスタの
しきい値電圧の変動を防止する。 【構成】 半導体基板１上にパッド酸化膜２及びシリコ
ン窒化膜３を形成し、このシリコン窒化膜３をエッチン
グにより開口して素子分離領域４を形成する。次いで、
この素子分離領域４上のパッド酸化膜２を熱酸化してフ
ィールド酸化膜６を形成する。その後、素子分離領域４
内のシリコン窒化膜３側面に側壁膜８を形成する。次
に、素子分離領域４内のシリコン基板１表面に不純物を
イオン注入して不純物拡散層５を形成する。
子形成領域へ拡散することによるＭＯＳトランジスタの
しきい値電圧の変動を防止する。 【構成】 半導体基板１上にパッド酸化膜２及びシリコ
ン窒化膜３を形成し、このシリコン窒化膜３をエッチン
グにより開口して素子分離領域４を形成する。次いで、
この素子分離領域４上のパッド酸化膜２を熱酸化してフ
ィールド酸化膜６を形成する。その後、素子分離領域４
内のシリコン窒化膜３側面に側壁膜８を形成する。次
に、素子分離領域４内のシリコン基板１表面に不純物を
イオン注入して不純物拡散層５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に素子分離方法を改善した半導体装置の製造
方法に関する。
に関し、特に素子分離方法を改善した半導体装置の製造
方法に関する。
【０００２】
【従来の技術】図１１乃至図１４は、従来の半導体装置
の製造方法を工程順に示す断面図である。先ず、図１１
に示すように、シリコン基板２１上に熱酸化法によりパ
ッド酸化膜２２を形成する。更に、このパッド酸化膜２
２上にＣＶＤ（Chemical Vapour Deposition）法により
シリコン窒化膜２３を堆積する。次に、このシリコン窒
化膜２３上にレジストをパターニングし、このレジスト
パターンをマスクとしてシリコン窒化膜２３を選択的に
エッチング除去することにより、素子分離領域２４とな
る部分に開口を形成する。
の製造方法を工程順に示す断面図である。先ず、図１１
に示すように、シリコン基板２１上に熱酸化法によりパ
ッド酸化膜２２を形成する。更に、このパッド酸化膜２
２上にＣＶＤ（Chemical Vapour Deposition）法により
シリコン窒化膜２３を堆積する。次に、このシリコン窒
化膜２３上にレジストをパターニングし、このレジスト
パターンをマスクとしてシリコン窒化膜２３を選択的に
エッチング除去することにより、素子分離領域２４とな
る部分に開口を形成する。
【０００３】次に、図１２に示すように、シリコン窒化
膜２３をマスクとして素子分離領域２４のシリコン基板
２１表面にチャネルストッパとして作用する不純物イオ
ンをイオン注入し、不純物拡散層２５を形成する。
膜２３をマスクとして素子分離領域２４のシリコン基板
２１表面にチャネルストッパとして作用する不純物イオ
ンをイオン注入し、不純物拡散層２５を形成する。
【０００４】次に、図１３に示すように、シリコン窒化
膜２３をマスクとしてシリコン基板２１表面を熱酸化
し、フィールド酸化膜２６を形成する。この熱酸化によ
りフィールド酸化膜２６の下部にあるチャネルストッパ
のための不純物拡散層２５が拡散される。
膜２３をマスクとしてシリコン基板２１表面を熱酸化
し、フィールド酸化膜２６を形成する。この熱酸化によ
りフィールド酸化膜２６の下部にあるチャネルストッパ
のための不純物拡散層２５が拡散される。
【０００５】次に、図１４に示すように、りん酸を使用
したウエットエッチングによりシリコン窒化膜２３を除
去する。その後、種々の熱処理等の工程を経て素子分離
領域２４が完成する。
したウエットエッチングによりシリコン窒化膜２３を除
去する。その後、種々の熱処理等の工程を経て素子分離
領域２４が完成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法は、素子分離領域２４に
導入したチャネルストッパ用の不純物拡散層２５がフィ
ールド酸化膜２６の形成のための熱処理を施した際に、
素子形成領域のシリコン基板２１中にも拡散してしまう
という欠点がある。特に、半導体装置の高集積化によ
り、素子形成領域が微細になると、前記熱処理による不
純物の拡散のため、素子形成領域に形成したＭＯＳトラ
ンジスタのしきい値電圧が高くなり、制御性が低下する
という問題点がある。このようなフィールド酸化膜形成
時の熱処理によるチャネルストッパ用不純物の拡散を防
止すべく、フィールド酸化膜の形成後にチャネルストッ
パ用の不純物の注入を行なっても、後工程での熱処理に
より前述の特性劣化が生じるという問題点がある。
た従来の半導体装置の製造方法は、素子分離領域２４に
導入したチャネルストッパ用の不純物拡散層２５がフィ
ールド酸化膜２６の形成のための熱処理を施した際に、
素子形成領域のシリコン基板２１中にも拡散してしまう
という欠点がある。特に、半導体装置の高集積化によ
り、素子形成領域が微細になると、前記熱処理による不
純物の拡散のため、素子形成領域に形成したＭＯＳトラ
ンジスタのしきい値電圧が高くなり、制御性が低下する
という問題点がある。このようなフィールド酸化膜形成
時の熱処理によるチャネルストッパ用不純物の拡散を防
止すべく、フィールド酸化膜の形成後にチャネルストッ
パ用の不純物の注入を行なっても、後工程での熱処理に
より前述の特性劣化が生じるという問題点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、素子分離酸化膜の形成のための熱処理又は
その後の工程での熱処理により不純物が素子形成領域へ
拡散してしまうことを防止することができ、ＭＯＳトラ
ンジスタのしきい値電圧の変動を防止することができる
半導体装置の製造方法を提供することを目的とする。
のであって、素子分離酸化膜の形成のための熱処理又は
その後の工程での熱処理により不純物が素子形成領域へ
拡散してしまうことを防止することができ、ＭＯＳトラ
ンジスタのしきい値電圧の変動を防止することができる
半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、シリコン基板上に酸化膜を形成しこの酸
化膜上に耐酸化性を有する耐酸化性膜を選択的に形成す
る工程と、前記酸化膜上の前記耐酸化性膜が形成されて
いない領域に熱処理により素子分離酸化膜を形成する工
程と、前記耐酸化性膜の側面に側壁膜を形成する工程
と、前記耐酸化性膜及び側壁膜をマスクとして前記素子
分離酸化膜の下のシリコン基板にチャネルストッパとな
る不純物をイオン注入して拡散層を形成する工程とを有
することを特徴とする。
の製造方法は、シリコン基板上に酸化膜を形成しこの酸
化膜上に耐酸化性を有する耐酸化性膜を選択的に形成す
る工程と、前記酸化膜上の前記耐酸化性膜が形成されて
いない領域に熱処理により素子分離酸化膜を形成する工
程と、前記耐酸化性膜の側面に側壁膜を形成する工程
と、前記耐酸化性膜及び側壁膜をマスクとして前記素子
分離酸化膜の下のシリコン基板にチャネルストッパとな
る不純物をイオン注入して拡散層を形成する工程とを有
することを特徴とする。
【０００９】
【作用】本発明においては、熱処理により素子分離酸化
膜を形成した後、チャネルストッパ用の不純物を注入し
て不純物拡散層を形成している。従って、チャネルスト
ッパ用の不純物が、フィールド酸化膜形成のための熱処
理工程の影響を受けて拡散し、素子領域に影響を与える
ことがない。また、本発明においては、素子形成領域を
被覆する耐酸化性膜の側面に側壁膜を形成し、この側壁
膜をマスクとして、チャネルストッパ用の不純物を基板
表面にイオン注入しているので、側壁膜直下のシリコン
基板には不純物が拡散しない。このため、不純物拡散層
の形成領域は耐酸化性膜を開口して設けた素子分離領域
よりも側壁膜の厚み分だけ狭くなる。従って、後工程の
熱処理により、チャネルストッパ用の不純物が拡散して
も、この不純物が素子形成領域へ侵入することを防止す
ることができ、不純物の素子形成領域への拡散によるＭ
ＯＳトランジスタのしきい値電圧を防ぐことができる。
膜を形成した後、チャネルストッパ用の不純物を注入し
て不純物拡散層を形成している。従って、チャネルスト
ッパ用の不純物が、フィールド酸化膜形成のための熱処
理工程の影響を受けて拡散し、素子領域に影響を与える
ことがない。また、本発明においては、素子形成領域を
被覆する耐酸化性膜の側面に側壁膜を形成し、この側壁
膜をマスクとして、チャネルストッパ用の不純物を基板
表面にイオン注入しているので、側壁膜直下のシリコン
基板には不純物が拡散しない。このため、不純物拡散層
の形成領域は耐酸化性膜を開口して設けた素子分離領域
よりも側壁膜の厚み分だけ狭くなる。従って、後工程の
熱処理により、チャネルストッパ用の不純物が拡散して
も、この不純物が素子形成領域へ侵入することを防止す
ることができ、不純物の素子形成領域への拡散によるＭ
ＯＳトランジスタのしきい値電圧を防ぐことができる。
【００１０】
【実施例】次に、本発明の実施例について添付の図面を
参照して具体的に説明する。
参照して具体的に説明する。
【００１１】図１乃至図５は本発明の実施例に係る半導
体装置の製造方法を工程順に示す断面図である。先ず、
図１に示すように、Ｐ型のシリコン基板１の表面上に熱
酸化法により、例えば約３００Åの厚さのパッド酸化膜
２を形成する。そして、このパッド酸化膜２上にＣＶＤ
法により例えば約５０００Åの厚さのシリコン窒化膜３
を形成する。次に、このシリコン窒化膜３の表面上にレ
ジストをパターニングし、このレジストパターンをマス
クとしてシリコン窒化膜３をエッチング除去することに
より、素子分離領域４となる部分に開口を形成する。
体装置の製造方法を工程順に示す断面図である。先ず、
図１に示すように、Ｐ型のシリコン基板１の表面上に熱
酸化法により、例えば約３００Åの厚さのパッド酸化膜
２を形成する。そして、このパッド酸化膜２上にＣＶＤ
法により例えば約５０００Åの厚さのシリコン窒化膜３
を形成する。次に、このシリコン窒化膜３の表面上にレ
ジストをパターニングし、このレジストパターンをマス
クとしてシリコン窒化膜３をエッチング除去することに
より、素子分離領域４となる部分に開口を形成する。
【００１２】次に、図２に示すように、シリコン窒化膜
３をマスクとして素子分離領域４内のＰ型シリコン基板
１上のパッド酸化膜２を熱酸化することにより、例えば
約４０００Åの厚さのフィールド酸化膜６を形成する。
３をマスクとして素子分離領域４内のＰ型シリコン基板
１上のパッド酸化膜２を熱酸化することにより、例えば
約４０００Åの厚さのフィールド酸化膜６を形成する。
【００１３】次に、図３に示すように、シリコン窒化膜
３及びフィールド酸化膜６上にＣＶＤ法により、例えば
約１０００Åの厚さのシリコン窒化膜７を堆積する。
３及びフィールド酸化膜６上にＣＶＤ法により、例えば
約１０００Åの厚さのシリコン窒化膜７を堆積する。
【００１４】次に、図４に示すように、このシリコン窒
化膜７を異方性エッチングして素子分離領域４内のシリ
コン窒化膜３の側面に側壁膜８を形成する。更に、シリ
コン窒化膜３及び側壁膜８をマスクとしてボロンイオン
を例えば１５０ｋｅＶのエネルギーで注入し、チャネル
ストッパとして作用する不純物拡散層５をシリコン基板
１の表面の側壁膜８に囲まれた領域に形成する。このボ
ロンイオンの飛程は、酸化膜中で約４５００Å、また、
シリコン窒化膜中で約３５００Åであるため、ボロンイ
オンがシリコン窒化膜３及び酸化膜２を突き抜けて素子
形成領域に到達することはない。
化膜７を異方性エッチングして素子分離領域４内のシリ
コン窒化膜３の側面に側壁膜８を形成する。更に、シリ
コン窒化膜３及び側壁膜８をマスクとしてボロンイオン
を例えば１５０ｋｅＶのエネルギーで注入し、チャネル
ストッパとして作用する不純物拡散層５をシリコン基板
１の表面の側壁膜８に囲まれた領域に形成する。このボ
ロンイオンの飛程は、酸化膜中で約４５００Å、また、
シリコン窒化膜中で約３５００Åであるため、ボロンイ
オンがシリコン窒化膜３及び酸化膜２を突き抜けて素子
形成領域に到達することはない。
【００１５】次に、図５に示すように、リン酸を使用し
たウエットエッチングにより、シリコン窒化膜３及び側
壁膜８を除去する。その後、種々の熱処理等の工程を経
て素子分離領域４が完成する。
たウエットエッチングにより、シリコン窒化膜３及び側
壁膜８を除去する。その後、種々の熱処理等の工程を経
て素子分離領域４が完成する。
【００１６】本実施例においては、熱処理によりフィー
ルド酸化膜６を形成した後、チャネルストッパ用の不純
物をイオン注入して不純物拡散層５を形成している。従
って、チャネルストッパ用の不純物は、フィールド酸化
膜６の形成のための熱処理工程の影響を受けないので、
この不純物が熱処理により素子形成領域に拡散してしま
うことを防止することができる。また、チャネルストッ
パ用の不純物は側壁膜８に囲まれた領域内にイオン注入
されるので不純物拡散層５は素子形成領域よりも、側壁
膜８の厚さ分だけ離隔している。このため、後工程で熱
処理を受けても、チャネルストッパ用の不純物が素子形
成領域へ侵入してしまうことを防止することができる。
このようにして、不純物の素子形成領域への拡散による
ＭＯＳトランジスタのしきい値電圧の上昇を防ぐことが
できる。
ルド酸化膜６を形成した後、チャネルストッパ用の不純
物をイオン注入して不純物拡散層５を形成している。従
って、チャネルストッパ用の不純物は、フィールド酸化
膜６の形成のための熱処理工程の影響を受けないので、
この不純物が熱処理により素子形成領域に拡散してしま
うことを防止することができる。また、チャネルストッ
パ用の不純物は側壁膜８に囲まれた領域内にイオン注入
されるので不純物拡散層５は素子形成領域よりも、側壁
膜８の厚さ分だけ離隔している。このため、後工程で熱
処理を受けても、チャネルストッパ用の不純物が素子形
成領域へ侵入してしまうことを防止することができる。
このようにして、不純物の素子形成領域への拡散による
ＭＯＳトランジスタのしきい値電圧の上昇を防ぐことが
できる。
【００１７】図６乃至図１０は本発明の第２の実施例に
係る半導体装置の製造方法を工程順に示す断面図であ
る。
係る半導体装置の製造方法を工程順に示す断面図であ
る。
【００１８】先ず、図６に示すように、Ｐ型のシリコン
基板１上に熱酸化法により例えば約３００Åの厚さのパ
ッド酸化膜２を形成する。更に、このパッド酸化膜２上
にＣＶＤ法により多結晶シリコン膜９を例えば約１００
０Åの厚さに堆積する。次に、この多結晶シリコン膜９
上に、シリコン窒化膜３をＣＶＤ法により例えば約５０
００Åの厚さに堆積する。次いで、このシリコン窒化膜
３の表面上にレジスト膜を所定のパターンで形成し、こ
のレジストパターンをマスクとしてシリコン窒化膜３を
エッチングすることにより、素子分離領域４の開口を形
成する。
基板１上に熱酸化法により例えば約３００Åの厚さのパ
ッド酸化膜２を形成する。更に、このパッド酸化膜２上
にＣＶＤ法により多結晶シリコン膜９を例えば約１００
０Åの厚さに堆積する。次に、この多結晶シリコン膜９
上に、シリコン窒化膜３をＣＶＤ法により例えば約５０
００Åの厚さに堆積する。次いで、このシリコン窒化膜
３の表面上にレジスト膜を所定のパターンで形成し、こ
のレジストパターンをマスクとしてシリコン窒化膜３を
エッチングすることにより、素子分離領域４の開口を形
成する。
【００１９】次に、図７に示すように、このシリコン窒
化膜３をマスクとして素子分離領域４内のＰ型シリコン
基板１上のパッド酸化膜２を熱酸化することにより例え
ば約４０００Åの厚さのフィールド酸化膜６を形成す
る。
化膜３をマスクとして素子分離領域４内のＰ型シリコン
基板１上のパッド酸化膜２を熱酸化することにより例え
ば約４０００Åの厚さのフィールド酸化膜６を形成す
る。
【００２０】次に、図８に示すように、シリコン窒化膜
３及びフィールド酸化膜６上の全面にＣＶＤ法により例
えば約１０００Åの厚さの多結晶シリコン膜１１を堆積
する。
３及びフィールド酸化膜６上の全面にＣＶＤ法により例
えば約１０００Åの厚さの多結晶シリコン膜１１を堆積
する。
【００２１】次に、図９に示すように、この多結晶シリ
コン膜１１を異方性エッチングして、素子分離領域４内
のシリコン窒化膜３の側面にのみ多結晶シリコン膜１１
を残存させて側壁膜１２を形成する。その後、ボロンイ
オンを１５０ｋｅＶで注入し、チャネルストッパとして
作用する不純物拡散層５を素子分離領域４内の側壁膜１
２に囲まれた領域のシリコン基板１表面に形成する。
コン膜１１を異方性エッチングして、素子分離領域４内
のシリコン窒化膜３の側面にのみ多結晶シリコン膜１１
を残存させて側壁膜１２を形成する。その後、ボロンイ
オンを１５０ｋｅＶで注入し、チャネルストッパとして
作用する不純物拡散層５を素子分離領域４内の側壁膜１
２に囲まれた領域のシリコン基板１表面に形成する。
【００２２】次に、図１０に示すように、リン酸を使用
したウェットエッチング及び水酸化カリウムを使用した
ウエットエッチングにより、シリコン窒化膜３、側壁膜
１２及び多結晶シリコン膜９を除去する。その後、種々
の熱処理等の工程を経て素子分離領域４が完成する。
したウェットエッチング及び水酸化カリウムを使用した
ウエットエッチングにより、シリコン窒化膜３、側壁膜
１２及び多結晶シリコン膜９を除去する。その後、種々
の熱処理等の工程を経て素子分離領域４が完成する。
【００２３】本実施例においては、熱処理によりフィー
ルド酸化膜６を形成し、側壁膜１２を形成した後、チャ
ネルストッパ用の不純物を注入して不純物拡散層５を形
成するので、第１の実施例と同様に、チャネルストッパ
用の不純物が素子形成領域へ拡散することを防止するこ
とができ、不純物の素子形成領域への拡散によるＭＯＳ
トランジスタのしきい値電圧の上昇を防止することがで
きる。
ルド酸化膜６を形成し、側壁膜１２を形成した後、チャ
ネルストッパ用の不純物を注入して不純物拡散層５を形
成するので、第１の実施例と同様に、チャネルストッパ
用の不純物が素子形成領域へ拡散することを防止するこ
とができ、不純物の素子形成領域への拡散によるＭＯＳ
トランジスタのしきい値電圧の上昇を防止することがで
きる。
【００２４】また、本実施例においては、多結晶シリコ
ン膜９を使用した改良選択酸化法による素子分離法であ
るため、第１の実施例よりも微細なパターンで素子を形
成することができる。また、側壁膜１２を多結晶シリコ
ン膜１１を異方性エッチングすることにより形成してい
るため、第１の実施例のようにシリコン窒化膜７を異方
性エッチングする場合に比して、異方性エッチング時の
フィールド酸化膜６の膜減りを選択比の違いにより少な
くすることができる。
ン膜９を使用した改良選択酸化法による素子分離法であ
るため、第１の実施例よりも微細なパターンで素子を形
成することができる。また、側壁膜１２を多結晶シリコ
ン膜１１を異方性エッチングすることにより形成してい
るため、第１の実施例のようにシリコン窒化膜７を異方
性エッチングする場合に比して、異方性エッチング時の
フィールド酸化膜６の膜減りを選択比の違いにより少な
くすることができる。
【００２５】
【発明の効果】以上説明したように本発明によれば、耐
酸化性膜を形成し、更に、素子分離領域内のシリコン窒
化膜側面に側壁膜を形成した後、チャネルストッパ用の
不純物を注入しているので、耐酸化性膜を形成する工程
及び後工程での熱処理によりチャネルストッパ用不純物
が素子形成領域へ拡散することを防止することができ
る。これにより、この拡散不純物に起因してＭＯＳトラ
ンジスタのしきい値電圧が変動することを防止すること
ができる。
酸化性膜を形成し、更に、素子分離領域内のシリコン窒
化膜側面に側壁膜を形成した後、チャネルストッパ用の
不純物を注入しているので、耐酸化性膜を形成する工程
及び後工程での熱処理によりチャネルストッパ用不純物
が素子形成領域へ拡散することを防止することができ
る。これにより、この拡散不純物に起因してＭＯＳトラ
ンジスタのしきい値電圧が変動することを防止すること
ができる。
【図１】本発明の第１の実施例に係る半導体装置の製造
方法における一工程を示す断面図である。
方法における一工程を示す断面図である。
【図２】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図３】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図４】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図５】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図６】本発明の第２の実施例に係る半導体装置の製造
方法における一工程を示す断面図である。
方法における一工程を示す断面図である。
【図７】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図８】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図９】同じくその実施例方法における他の一工程を示
す断面図である。
す断面図である。
【図１０】同じくその実施例方法における他の一工程を
示す断面図である。
示す断面図である。
【図１１】従来の半導体装置の製造方法における一工程
を示す断面図である。
を示す断面図である。
【図１２】同じくその従来方法における他の一工程を示
す断面図である。
す断面図である。
【図１３】同じくその従来方法における他の一工程を示
す断面図である。
す断面図である。
【図１４】同じくその従来方法における他の一工程を示
す断面図である。
す断面図である。
１，２１；シリコン基板 ２，２２；パッド酸化膜 ３，７，２３；シリコン窒化膜 ４，２４；素子分離領域 ５，２５；不純物拡散層 ６，２６；フィールド酸化膜 ８，１２；側壁膜 ９，１１；多結晶シリコン膜
Claims (2)
- 【請求項１】 シリコン基板上に酸化膜を形成しこの酸
化膜上に耐酸化性を有する耐酸化性膜を選択的に形成す
る工程と、前記酸化膜上の前記耐酸化性膜が形成されて
いない領域に熱処理により素子分離酸化膜を形成する工
程と、前記耐酸化性膜の側面に側壁膜を形成する工程
と、前記耐酸化性膜及び側壁膜をマスクとして前記素子
分離酸化膜の下のシリコン基板にチャネルストッパとな
る不純物をイオン注入して拡散層を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記酸化膜形成後、この酸化膜上に多結
晶シリコン膜を形成し、この多結晶シリコン膜上に前記
耐酸化性膜を形成する工程を有することを特徴とする請
求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1715092A JPH05218194A (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1715092A JPH05218194A (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218194A true JPH05218194A (ja) | 1993-08-27 |
Family
ID=11935962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1715092A Pending JPH05218194A (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218194A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183371A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置の製造方法 |
| JPH07297275A (ja) * | 1994-04-20 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
| JPH08306768A (ja) * | 1995-04-28 | 1996-11-22 | Nec Corp | 半導体装置の製造方法 |
| US5959330A (en) * | 1996-08-05 | 1999-09-28 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing same |
| JP2011029286A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
-
1992
- 1992-01-31 JP JP1715092A patent/JPH05218194A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183371A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置の製造方法 |
| JPH07297275A (ja) * | 1994-04-20 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
| JPH08306768A (ja) * | 1995-04-28 | 1996-11-22 | Nec Corp | 半導体装置の製造方法 |
| US5959330A (en) * | 1996-08-05 | 1999-09-28 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing same |
| JP2011029286A (ja) * | 2009-07-22 | 2011-02-10 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139467B1 (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| US5196367A (en) | Modified field isolation process with no channel-stop implant encroachment | |
| US4465532A (en) | Method for forming an isolation region for electrically isolating elements | |
| JP5076098B2 (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| JPH0620079B2 (ja) | 高融点金属シリサイド層を形成する方法 | |
| US4295266A (en) | Method of manufacturing bulk CMOS integrated circuits | |
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| US20020058402A1 (en) | Method of forming an etch stop layer during manufacturing of a semiconductor device | |
| JPH05218194A (ja) | 半導体装置の製造方法 | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| US4586243A (en) | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| US5956589A (en) | Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| JPH05267328A (ja) | 半導体装置の製造方法 | |
| JP3056106B2 (ja) | 半導体装置の製造方法 | |
| JPH0590254A (ja) | 半導体装置の製造方法 | |
| JPH0358430A (ja) | 半導体装置及びその製造方法 | |
| JP2746285B2 (ja) | 半導体装置の製造方法 | |
| JPH0536676A (ja) | 半導体装置の製造方法 | |
| JP2002313943A (ja) | 半導体装置およびその製造方法 | |
| JPH02102558A (ja) | 半導体素子の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH04298045A (ja) | 半導体装置の製造方法 |