JPH05211443A - Ａ／ｄ変換方法 - Google Patents
Ａ／ｄ変換方法Info
- Publication number
- JPH05211443A JPH05211443A JP4233580A JP23358092A JPH05211443A JP H05211443 A JPH05211443 A JP H05211443A JP 4233580 A JP4233580 A JP 4233580A JP 23358092 A JP23358092 A JP 23358092A JP H05211443 A JPH05211443 A JP H05211443A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integrator
- input voltage
- integration period
- forward direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力電圧に依存することなく所定の積分器電
圧が得られるように、Ａ／Ｄ変換方法を改善すること。 【構成】 順方向での積分期間の間入力電圧に、有利に
は基準電圧から導出される励振パルスを重畳させ、それ
によって、前記入力電圧が種々異なる場合においても当
該積分器の励振度が常に同じか又はほぼ同じように達成
されるように、当該積分器電圧を制御する。
圧が得られるように、Ａ／Ｄ変換方法を改善すること。 【構成】 順方向での積分期間の間入力電圧に、有利に
は基準電圧から導出される励振パルスを重畳させ、それ
によって、前記入力電圧が種々異なる場合においても当
該積分器の励振度が常に同じか又はほぼ同じように達成
されるように、当該積分器電圧を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば有利には低周波
矩形電圧形状のアナログ入力電圧を、該入力電圧に比例
するデジタル出力信号に変換する、Ａ／Ｄ変換方法であ
って、入力電圧を所定の順方向での積分期間の間積分器
電圧に向けて順方向に積分し、該順方向での積分期間の
経過後前記積分器電圧を、逆方向での積分期間の間基準
電圧によって０に向けて逆方向に積分し、前記順方向積
分期間に対する逆方向積分期間の比の関係に従って基準
電圧を乗算することにより当該入力電圧を求める、Ａ／
Ｄ変換方法に関する。
矩形電圧形状のアナログ入力電圧を、該入力電圧に比例
するデジタル出力信号に変換する、Ａ／Ｄ変換方法であ
って、入力電圧を所定の順方向での積分期間の間積分器
電圧に向けて順方向に積分し、該順方向での積分期間の
経過後前記積分器電圧を、逆方向での積分期間の間基準
電圧によって０に向けて逆方向に積分し、前記順方向積
分期間に対する逆方向積分期間の比の関係に従って基準
電圧を乗算することにより当該入力電圧を求める、Ａ／
Ｄ変換方法に関する。
【０００２】
【従来の技術】アナログ信号をデジタル信号に変換する
方法には様々なものが公知である。例えば並列比較方
式、比較方式、計数方式が公知である。
方法には様々なものが公知である。例えば並列比較方
式、比較方式、計数方式が公知である。
【０００３】並列比較方式では、入力電圧が同時に複数
（ｎ）の基準電圧と比較される。この場合どの２つの基
準電圧間に入力電圧が位置するかが検出される。この方
式では入力電圧に比例したデジタル出力信号が得られ
る。すなわち１つのステップで所定の１つの数が得られ
る。いずれにしても経費のかさむものである。なぜなら
各々の可能な数毎に１つの比較器が必要となるからであ
る。すなわち０〜１００までの測定領域に対して１つづ
つのステップでは１００個（ｎ＝１００）の比較器が必
要となる。
（ｎ）の基準電圧と比較される。この場合どの２つの基
準電圧間に入力電圧が位置するかが検出される。この方
式では入力電圧に比例したデジタル出力信号が得られ
る。すなわち１つのステップで所定の１つの数が得られ
る。いずれにしても経費のかさむものである。なぜなら
各々の可能な数毎に１つの比較器が必要となるからであ
る。すなわち０〜１００までの測定領域に対して１つづ
つのステップでは１００個（ｎ＝１００）の比較器が必
要となる。
【０００４】比較方式では結果全体が１つのステップで
形成されるのではなく、２進数である数字の１つの桁の
みがそのつど求められる。この場合最上位桁でもって開
始される。そして入力電圧が最上位桁に対する基準電圧
よりも大きいか又は小さいかが検出される。入力電圧が
基準電圧より大きいならばこの最上位桁に１が置かれ、
基準電圧が引かれる。残りはその次に低い桁と比較され
る（以下同様である）。しかしながらこの方式では、数
字が桁を占めるのと同じくらいの多くのステップと、さ
らにそれと同じくらい多くの基準電圧が必要となる。
形成されるのではなく、２進数である数字の１つの桁の
みがそのつど求められる。この場合最上位桁でもって開
始される。そして入力電圧が最上位桁に対する基準電圧
よりも大きいか又は小さいかが検出される。入力電圧が
基準電圧より大きいならばこの最上位桁に１が置かれ、
基準電圧が引かれる。残りはその次に低い桁と比較され
る（以下同様である）。しかしながらこの方式では、数
字が桁を占めるのと同じくらいの多くのステップと、さ
らにそれと同じくらい多くの基準電圧が必要となる。
【０００５】最も簡単な方式は計数方式である。この方
式の場合は入力電圧を得るために、最下位桁の基準電圧
を何回加算しなければならないかが計数される。このス
テップの数が結果である。
式の場合は入力電圧を得るために、最下位桁の基準電圧
を何回加算しなければならないかが計数される。このス
テップの数が結果である。
【０００６】冒頭に記載した、アナログ信号をデジタル
信号に変換する方法は、計数方式の特別な手法である。
詳細にはいわゆる２ランプ方式（デュアルスロープ方
式，Ｚｗｅｉ−Ｒａｍｐｅｎ−Ｖｅｒｆａｈｒｅｎ）で
ある。この方式は比較的少ないコストで非常に高い分解
能が得られるという利点を有する。
信号に変換する方法は、計数方式の特別な手法である。
詳細にはいわゆる２ランプ方式（デュアルスロープ方
式，Ｚｗｅｉ−Ｒａｍｐｅｎ−Ｖｅｒｆａｈｒｅｎ）で
ある。この方式は比較的少ないコストで非常に高い分解
能が得られるという利点を有する。
【０００７】ここにおいてまず、従来技術に属する２ラ
ンプ方式と相応の回路装置とを図面に基づき概略的に説
明する。
ンプ方式と相応の回路装置とを図面に基づき概略的に説
明する。
【０００８】図１に示されている２ランプ方式を実施す
るための回路装置は、まず機能的に重要な積分器１と比
較器２とを有している。付加的に、加算増幅器３及びダ
イナミック特性を拡大するための１０：１型分圧器５及
び加算／減算（＋／−）増幅器６が設けられている。前
記加算増幅器３はＤ／Ａ変換器４を有している。このＤ
／Ａ変換器４はここでは図示されていないマイクロプロ
セッサによって制御され、基準電圧を変換する。前記加
算／減算増幅器６により比較器２は常に片方向で制御さ
れ、さらにオフセット及び応答時間の影響が付加的な成
分として可能な限り一定に維持され得る。
るための回路装置は、まず機能的に重要な積分器１と比
較器２とを有している。付加的に、加算増幅器３及びダ
イナミック特性を拡大するための１０：１型分圧器５及
び加算／減算（＋／−）増幅器６が設けられている。前
記加算増幅器３はＤ／Ａ変換器４を有している。このＤ
／Ａ変換器４はここでは図示されていないマイクロプロ
セッサによって制御され、基準電圧を変換する。前記加
算／減算増幅器６により比較器２は常に片方向で制御さ
れ、さらにオフセット及び応答時間の影響が付加的な成
分として可能な限り一定に維持され得る。
【０００９】静止状態ではスイッチＳ１は開き、スイッ
チＳ３は閉じられ、Ｄ／Ａ変換器４は制御されない。つ
まり積分器電圧Ｕintはゼロである。測定が開始された
場合には、出力側に設けられたここでは図示されていな
いカウンタ（マイクロプロセッサの一部であり得る）が
リセットされ、スイッチＳ３が開かれ、スイッチＳ１が
閉じられる。それにより入力電圧Ｕeが、所定の順方向
（ランプアップ方向）積分期間ｔauf（これはここでは
図示されていないカウンタを用いて測定される）の間、
所定の積分器電圧Ｕintに向けて順方向（ランプアップ
方向）に積分される。順方向積分期間ｔaufの終了時に
おいて、積分器電圧Ｕintに対し次の式が成り立つ。
チＳ３は閉じられ、Ｄ／Ａ変換器４は制御されない。つ
まり積分器電圧Ｕintはゼロである。測定が開始された
場合には、出力側に設けられたここでは図示されていな
いカウンタ（マイクロプロセッサの一部であり得る）が
リセットされ、スイッチＳ３が開かれ、スイッチＳ１が
閉じられる。それにより入力電圧Ｕeが、所定の順方向
（ランプアップ方向）積分期間ｔauf（これはここでは
図示されていないカウンタを用いて測定される）の間、
所定の積分器電圧Ｕintに向けて順方向（ランプアップ
方向）に積分される。順方向積分期間ｔaufの終了時に
おいて、積分器電圧Ｕintに対し次の式が成り立つ。
【００１０】
【数１】
【００１１】それに続いて積分器電圧Ｕintは逆方向
（ランプダウン方向）積分期間ｔabの間Ｄ／Ａ変換器４
（これは基準電圧Ｕrefを変換する）により、つまり実
際には基準電圧Ｕrefによって０に向けて逆方向積分さ
れる。比較器２及びここでは図示されていないカウンタ
を用いて逆方向積分期間ｔabが検出される。この場合次
式が成り立つ。
（ランプダウン方向）積分期間ｔabの間Ｄ／Ａ変換器４
（これは基準電圧Ｕrefを変換する）により、つまり実
際には基準電圧Ｕrefによって０に向けて逆方向積分さ
れる。比較器２及びここでは図示されていないカウンタ
を用いて逆方向積分期間ｔabが検出される。この場合次
式が成り立つ。
【００１２】
【数２】
【００１３】それにより入力電圧Ｕeが以下の式によっ
て求められる。
て求められる。
【００１４】
【数３】
【００１５】２ランプ方式によって得られる利点は、ク
ロック周波数（これはいずれにせよ安定していなければ
ならない）も積分時定数も結果に関与しないことであ
る。その他に入力電圧の瞬時値が結果に関与するのでは
なく、該入力電圧の平均値が順方向積分期間に亘って関
与する。そのため交流電圧はその周波数が高ければ高い
ほど益々減衰される。周波数が順方向積分期間の逆数値
の整数倍に等しい交流電圧は完全に抑圧される。つまり
電源網周波数のリプル電圧の影響は順方向積分期間の選
択によって除去することができる。
ロック周波数（これはいずれにせよ安定していなければ
ならない）も積分時定数も結果に関与しないことであ
る。その他に入力電圧の瞬時値が結果に関与するのでは
なく、該入力電圧の平均値が順方向積分期間に亘って関
与する。そのため交流電圧はその周波数が高ければ高い
ほど益々減衰される。周波数が順方向積分期間の逆数値
の整数倍に等しい交流電圧は完全に抑圧される。つまり
電源網周波数のリプル電圧の影響は順方向積分期間の選
択によって除去することができる。
【００１６】これまでに記載してきた２ランプ方式に対
しては以下のことがあてはまる。
しては以下のことがあてはまる。
【００１７】ａ）種々異なる入力電圧によって積分器の
種々異なる励振が生ぜしめられる（図３の特性曲線１及
び２参照）。
種々異なる励振が生ぜしめられる（図３の特性曲線１及
び２参照）。
【００１８】ｂ）積分器の励振度が比較的小さな場合に
は積分器の過励振耐力（Ｕｅｂｅｒｓｔｅｕｅｒｕｎｇ
ｓｆｅｓｔｉｇｋｅｉｔ）が小さい。
は積分器の過励振耐力（Ｕｅｂｅｒｓｔｅｕｅｒｕｎｇ
ｓｆｅｓｔｉｇｋｅｉｔ）が小さい。
【００１９】ｃ）積分器の小さな励振度によって自ら次
のような問題を引き起こす。すなわち積分器が０の近辺
で常に励振されるように直流電圧の補償を行なわなけれ
ばならないという問題を引き起こす。
のような問題を引き起こす。すなわち積分器が０の近辺
で常に励振されるように直流電圧の補償を行なわなけれ
ばならないという問題を引き起こす。
【００２０】ｄ）Ｄ／Ａ変換器は種々異なる基準電圧を
生成する。そのためＤ／Ａ変換器の直線性的偏差は結果
に直接関与するものとなる。従って高分解能と良好な直
線性を備えたＤ／Ａ変換器を使用しなければならない。
生成する。そのためＤ／Ａ変換器の直線性的偏差は結果
に直接関与するものとなる。従って高分解能と良好な直
線性を備えたＤ／Ａ変換器を使用しなければならない。
【００２１】ｅ）ダイナミック特性の拡大のために高精
度な１０：１型分圧器が必要である。
度な１０：１型分圧器が必要である。
【００２２】ｆ）比較器を常に片方向で制御しオフセッ
ト及び応答時間の影響を可能な限り加算的な成分として
一定に維持し得るために、加算／減算増幅器が必要であ
る。
ト及び応答時間の影響を可能な限り加算的な成分として
一定に維持し得るために、加算／減算増幅器が必要であ
る。
【００２３】
【発明が解決しようとする課題】本発明の課題は、詳細
に前記した、Ａ／Ｄ変換方法、すなわち計数方式の１つ
の手法としての２ランプ方式を次のように構成し改善す
ることである。すなわち簡単な回路装置で実施できかつ
より良好な結果が得られるように構成し改善することで
ある。
に前記した、Ａ／Ｄ変換方法、すなわち計数方式の１つ
の手法としての２ランプ方式を次のように構成し改善す
ることである。すなわち簡単な回路装置で実施できかつ
より良好な結果が得られるように構成し改善することで
ある。
【００２４】
【課題を解決するための手段】本発明によれば上記課題
は、順方向での積分期間の間当該入力電圧に、例えば基
準電圧から導出される励振パルスを重畳し、それによ
り、入力電圧が種々異なる場合においても積分器の励振
度が常に同じか又はほぼ同じように達成されるように、
当該積分器電圧を制御するように構成して解決される。
は、順方向での積分期間の間当該入力電圧に、例えば基
準電圧から導出される励振パルスを重畳し、それによ
り、入力電圧が種々異なる場合においても積分器の励振
度が常に同じか又はほぼ同じように達成されるように、
当該積分器電圧を制御するように構成して解決される。
【００２５】この構成により、前記従来技術にて公知の
２ランプ方式における、積分器の種々異なる変調に起因
する欠点が解消される。
２ランプ方式における、積分器の種々異なる変調に起因
する欠点が解消される。
【００２６】本発明による別の有利な実施例及び変化例
は従属請求項に記載される。
は従属請求項に記載される。
【００２７】本発明による方法の別の有利な実施例によ
れば、必要に応じて正及び／又は負の励振パルスが重畳
される。多かれ少なかれ同じ積分器電圧を常に得るため
には、次のことが必要である。すなわち正の励振パルス
のみで処理を行うか、又は負の励振パルスのみで処理を
行うか、又は正及び負の励振パルスで処理を行うことが
必要である。
れば、必要に応じて正及び／又は負の励振パルスが重畳
される。多かれ少なかれ同じ積分器電圧を常に得るため
には、次のことが必要である。すなわち正の励振パルス
のみで処理を行うか、又は負の励振パルスのみで処理を
行うか、又は正及び負の励振パルスで処理を行うことが
必要である。
【００２８】有利には本発明による特に精密な処理が行
われるようにするために、当該パルス幅が順方向積分期
間よりも小さい励振パルスによる処理が行われる。順方
向積分期間に較べて特に小さいパルス幅を有する励振パ
ルスを選択すれば、全ての励振パルスは同じパルス幅を
有することができる。しかしながら場合によっては多数
の励振パルスが必要である。それ故に本発明の別の有利
な実施例では、パルス幅が制御される励振パルスで処理
を行う。パルス幅の制御は例えばパルス幅変調方式（Ｐ
ＷＭ）によって行うことができる。
われるようにするために、当該パルス幅が順方向積分期
間よりも小さい励振パルスによる処理が行われる。順方
向積分期間に較べて特に小さいパルス幅を有する励振パ
ルスを選択すれば、全ての励振パルスは同じパルス幅を
有することができる。しかしながら場合によっては多数
の励振パルスが必要である。それ故に本発明の別の有利
な実施例では、パルス幅が制御される励振パルスで処理
を行う。パルス幅の制御は例えばパルス幅変調方式（Ｐ
ＷＭ）によって行うことができる。
【００２９】ここにおいて総じて言えることは、本発明
による方法に従って励振パルスの数及び／又は極性及び
／又はパルス幅を制御すれば、本発明の目的（入力電圧
に影響されることなく所定の積分器電圧を得ること）を
ほぼ任意に高精度で達成することができるということで
ある。
による方法に従って励振パルスの数及び／又は極性及び
／又はパルス幅を制御すれば、本発明の目的（入力電圧
に影響されることなく所定の積分器電圧を得ること）を
ほぼ任意に高精度で達成することができるということで
ある。
【００３０】さらに本発明による別の有利な（特別な意
味合いの）実施例によれば、ｍ番目の変換の際に、励振
パルスの数及び／又は極性及び／又はパルス幅の制御
が、（ｍ−１）番目の変換の際にどのような積分器電圧
が得られたかに依存して行われる。すなわちこれは反復
的な動作である。
味合いの）実施例によれば、ｍ番目の変換の際に、励振
パルスの数及び／又は極性及び／又はパルス幅の制御
が、（ｍ−１）番目の変換の際にどのような積分器電圧
が得られたかに依存して行われる。すなわちこれは反復
的な動作である。
【００３１】
【実施例】次に本発明による方法及び回路装置を図面に
基づきさらに詳細に説明する（本発明は従来の技術にお
ける２ランプ方式を基礎としている）。
基づきさらに詳細に説明する（本発明は従来の技術にお
ける２ランプ方式を基礎としている）。
【００３２】図４及び図７に示された、２ランプ方式を
実施するための回路装置もやはり機能的に重要な積分器
１及び比較器２を有している。付加的に、励振回路７が
設けられている。この回路網７には２つの抵抗Ｒab，Ｒ
kと３つのスイッチＳ2，Ｓ4a，Ｓ4bが所属している。さ
らに前記回路網７は一方で基準電圧Ｕrefが印加され、
他方で積分器１の積分入力側に接続されている。
実施するための回路装置もやはり機能的に重要な積分器
１及び比較器２を有している。付加的に、励振回路７が
設けられている。この回路網７には２つの抵抗Ｒab，Ｒ
kと３つのスイッチＳ2，Ｓ4a，Ｓ4bが所属している。さ
らに前記回路網７は一方で基準電圧Ｕrefが印加され、
他方で積分器１の積分入力側に接続されている。
【００３３】図７の実施例にはさらに付加的に、従来技
術のように加算増幅器３とその他に付加的なＡ／Ｄ変換
器８とが設けられている。加算増幅器３を用いることに
よりここでもダイナミック特性を拡大し続けるための直
流電圧補償が行われ得る。多数の測定に関して設定され
る値が一定に維持され、２つの測定の差のみが評価され
るだけなので、Ｄ／Ａ変換器の非直線性は問題にはなら
ない。すなわちここには非常に安価な８ビットのＤ／Ａ
変換器４を用いることができる。図７による実施例にお
いて付加的に設けられているＡ／Ｄ変換器８は、積分器
１の過励振耐力の付加的な向上に役立つ。このことのた
めに積分器電圧が順方向積分期間の間常にＡ／Ｄ変換器
８でもって測定される。この積分器電圧が順方向積分期
間の間所定値から大きく偏差を生じると、励振パルスが
次のように制御される。すなわち有効な電圧窓（Ｓｐａ
ｎｎｕｎｇｓｆｅｎｓｔｅｒ）が達成されるように制御
される。Ａ／Ｄ変換器８も安価な８ビットのものを選択
することができる。
術のように加算増幅器３とその他に付加的なＡ／Ｄ変換
器８とが設けられている。加算増幅器３を用いることに
よりここでもダイナミック特性を拡大し続けるための直
流電圧補償が行われ得る。多数の測定に関して設定され
る値が一定に維持され、２つの測定の差のみが評価され
るだけなので、Ｄ／Ａ変換器の非直線性は問題にはなら
ない。すなわちここには非常に安価な８ビットのＤ／Ａ
変換器４を用いることができる。図７による実施例にお
いて付加的に設けられているＡ／Ｄ変換器８は、積分器
１の過励振耐力の付加的な向上に役立つ。このことのた
めに積分器電圧が順方向積分期間の間常にＡ／Ｄ変換器
８でもって測定される。この積分器電圧が順方向積分期
間の間所定値から大きく偏差を生じると、励振パルスが
次のように制御される。すなわち有効な電圧窓（Ｓｐａ
ｎｎｕｎｇｓｆｅｎｓｔｅｒ）が達成されるように制御
される。Ａ／Ｄ変換器８も安価な８ビットのものを選択
することができる。
【００３４】本発明による方法及び回路装置の作用は以
下の通りである。
下の通りである。
【００３５】休止状態においてスイッチＳ1，Ｓ2，
Ｓ4a，Ｓ4bが開かれ、スイッチＳ3が閉じられる。この
場合積分器電圧Ｕintは０である。測定開始時には、出
力側に設けられたここでは図示されていないカウンタ
（マイクロプロセッサの一部であり得る）がリセットさ
れ、スイッチＳ3が開かれてスイッチＳ1が閉じられる。
ここにおいて開始される順方向積分期間の間に入力電圧
Ｕeに励振パルス（基準電圧Ｕrefから導出される）が次
のことによって重畳される。すなわちスイッチＳ4a，Ｓ
4bが開閉制御されることによって重畳される。順方向積
分期間ｔaufの終了時ではスイッチＳ1が開かれる。その
後でスイッチＳ2及びＳ4bが閉じられ、逆方向積分期間
ｔabの間積分器電圧Ｕintが０に向けて逆方向に積分さ
れる。その結果入力電圧Ｕeは以下の式で表される。
Ｓ4a，Ｓ4bが開かれ、スイッチＳ3が閉じられる。この
場合積分器電圧Ｕintは０である。測定開始時には、出
力側に設けられたここでは図示されていないカウンタ
（マイクロプロセッサの一部であり得る）がリセットさ
れ、スイッチＳ3が開かれてスイッチＳ1が閉じられる。
ここにおいて開始される順方向積分期間の間に入力電圧
Ｕeに励振パルス（基準電圧Ｕrefから導出される）が次
のことによって重畳される。すなわちスイッチＳ4a，Ｓ
4bが開閉制御されることによって重畳される。順方向積
分期間ｔaufの終了時ではスイッチＳ1が開かれる。その
後でスイッチＳ2及びＳ4bが閉じられ、逆方向積分期間
ｔabの間積分器電圧Ｕintが０に向けて逆方向に積分さ
れる。その結果入力電圧Ｕeは以下の式で表される。
【００３６】
【数４】
【００３７】
【発明の効果】本発明によれば、従来技術の欠点が解消
され入力電圧に依存することなく所定の積分器電圧を得
ることがほぼ任意にかつ高精度に達成される。
され入力電圧に依存することなく所定の積分器電圧を得
ることがほぼ任意にかつ高精度に達成される。
【図１】２ランプ方式を実施するための回路装置の有利
な実施例を示した図である。
な実施例を示した図である。
【図２】デジタル信号へ変換すべき入力電圧のグラフを
示した図である。
示した図である。
【図３】図１による回路装置に生じた積分器電圧を示し
た図である。
た図である。
【図４】本発明の方法を実施するための回路装置の有利
な実施例を示した図である。
な実施例を示した図である。
【図５】デジタル出力信号へ変換すべき入力電圧の（図
２に相応する）グラフである。
２に相応する）グラフである。
【図６】図４による回路装置に生じた積分器電圧を（図
３に相応して）示した図である。
３に相応して）示した図である。
【図７】本発明の方法を実施するための回路装置の有利
な実施例を示した図である。
な実施例を示した図である。
１ 積分器 ２ 比較器 ３ 加算増幅器 ４ Ｄ／Ａ変換器 ５ １０：１型分圧器 ６ 加算／減算増幅器 ７ 励振回路 ８ Ａ／Ｄ変換器 Ｓ1 スイッチ Ｓ2 スイッチ Ｓ3 スイッチ Ｓ4a スイッチ Ｓ4b スイッチ Ｒi 抵抗 Ｒab 抵抗 Ｒk 抵抗 Ｕe 入力電圧 Ｕref 基準電圧 Ｕint 積分器電圧 ｔauf 順方向積分期間 ｔab 逆方向積分期間
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デトレフ ルートヴィヒ ドイツ連邦共和国 デュースブルク 14 ホーホハイダー シュトラーセ ６
Claims (7)
- 【請求項１】 例えば有利には低周波矩形電圧形状のア
ナログ入力電圧を、該入力電圧に比例するデジタル出力
信号に変換する、Ａ／Ｄ変換方法であって、 −入力電圧を所定の順方向での積分期間の間積分器電圧
に向けて順方向に積分し、 −該順方向での積分期間の経過後前記積分器電圧を、逆
方向での積分期間の間基準電圧によって０に向けて逆方
向に積分し、 −前記順方向での積分期間に対する逆方向での積分期間
の比の関係に従って基準電圧と乗算することにより当該
入力電圧を求める、Ａ／Ｄ変換方法において、 前記順方向での積分期間の間当該入力電圧に、例えば基
準電圧から導出される励振パルスを重畳し、それによ
り、入力電圧が種々異なる場合においても積分器の励振
度が常に同じか又はほぼ同じように達成されるように、
当該積分器電圧を制御することを特徴とする、Ａ／Ｄ変
換方法。 - 【請求項２】 前記入力電圧に正及び／又は負の励振パ
ルスを重畳させる、請求項１記載の方法。 - 【請求項３】 前記励振パルスのパルス幅を制御する、
請求項１又は２記載の方法。 - 【請求項４】 前記励振パルスのパルス幅の制御をパル
ス幅変調方式によって行う、請求項３記載の方法。 - 【請求項５】 前記励振パルスの数及び／又は極性及び
／又はパルス幅を制御する、請求項１〜４いずれか１記
載の方法。 - 【請求項６】 ｍ番目の変換の際に、前記励振パルスの
数及び／又は極性及び／又はパルス幅の制御を、（ｍ−
１）番目の変換の際にどのような積分器電圧が得られた
かに依存して行う、請求項５記載の方法。 - 【請求項７】 有利にはＡ／Ｄ変換器を備えている場合
の前記積分器電圧を順方向での積分期間の間測定し、該
積分器電圧が順方向での積分期間の間設定値から外れて
いる場合には、励振パルスを所定の電圧窓（Ｓｐａｎｎ
ｕｎｇｓｆｅｎｓｔｅｒ）が達成されるように制御す
る、請求項１〜６いずれか１記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4129150 | 1991-09-02 | ||
| DE4130826A DE4130826C2 (de) | 1991-09-02 | 1991-09-17 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
| DE4129150.6 | 1991-09-17 | ||
| DE4130826.3 | 1991-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211443A true JPH05211443A (ja) | 1993-08-20 |
| JP2944832B2 JP2944832B2 (ja) | 1999-09-06 |
Family
ID=25906925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4233580A Expired - Lifetime JP2944832B2 (ja) | 1991-09-02 | 1992-09-01 | Ａ／ｄ変換方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5289187A (ja) |
| EP (1) | EP0530666B1 (ja) |
| JP (1) | JP2944832B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565869A (en) * | 1994-08-09 | 1996-10-15 | Fluke Corporation | Multiple slope analog-to-digital converter having increased linearity |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4268820A (en) * | 1977-09-09 | 1981-05-19 | Nippon Electric Co., Ltd. | Integrating type analog-to-digital converter |
| US4357600A (en) * | 1980-11-10 | 1982-11-02 | Hewlett-Packard Company | Multislope converter and conversion technique |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893105A (en) | 1972-05-01 | 1975-07-01 | Tekelec Inc | Integrating type analog-digital converter |
| GB1434414A (en) * | 1973-06-29 | 1976-05-05 | Solartron Electronic Group | Analogue to digital converters |
| US4361831A (en) * | 1978-05-11 | 1982-11-30 | Gruetzediek Hartmut | Analog-digital converter utilizing multiple ramp integrating techniques |
| JPS6013614B2 (ja) * | 1979-08-27 | 1985-04-08 | タケダ理研工業株式会社 | アナログ−デイジタル変換器 |
| US4395701A (en) * | 1980-03-25 | 1983-07-26 | Intersil, Inc. | High speed integrating analog-to-digital converter |
| GB8703100D0 (en) * | 1987-02-11 | 1987-03-18 | Secretary Trade Ind Brit | Analogue to digital converters |
| FR2622375B1 (fr) * | 1987-10-21 | 1990-02-02 | Commissariat Energie Atomique | Convertisseur analogique numerique a grande dynamique |
| US5101206A (en) * | 1989-12-05 | 1992-03-31 | Hewlett-Packard Company | Integrating analog to digital converter |
-
1992
- 1992-08-27 EP EP92114566A patent/EP0530666B1/de not_active Expired - Lifetime
- 1992-09-01 US US07/938,719 patent/US5289187A/en not_active Expired - Lifetime
- 1992-09-01 JP JP4233580A patent/JP2944832B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4268820A (en) * | 1977-09-09 | 1981-05-19 | Nippon Electric Co., Ltd. | Integrating type analog-to-digital converter |
| US4357600A (en) * | 1980-11-10 | 1982-11-02 | Hewlett-Packard Company | Multislope converter and conversion technique |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944832B2 (ja) | 1999-09-06 |
| EP0530666A3 (ja) | 1994-04-13 |
| EP0530666A2 (de) | 1993-03-10 |
| US5289187A (en) | 1994-02-22 |
| EP0530666B1 (de) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594631A (en) | Digital pulse width modulator for power supply control | |
| US4469997A (en) | Self generative PWM voltage source inverter induction motor drive | |
| EP0104999B1 (en) | Gain switching device with reduced error for watt meter | |
| US6661364B2 (en) | Semiconductor device for inverter controlling | |
| JPH06189528A (ja) | 電流モード制御式コンバータ回路 | |
| JPH03207267A (ja) | 制御方法及び装置 | |
| JPS6454429U (ja) | ||
| JPH05211443A (ja) | Ａ／ｄ変換方法 | |
| JP3214735B2 (ja) | 積分型ａ／ｄ変換方法及び積分型ａ／ｄ変換器 | |
| JPH09230945A (ja) | 出力電圧制御装置 | |
| JPS6311871B2 (ja) | ||
| US4816723A (en) | Variable speed motor control method and apparatus | |
| JP4220708B2 (ja) | 電圧補正回路、並びに、電圧補正機能付き増幅器及びこれを用いたスイッチング電源装置 | |
| JPH0582766B2 (ja) | ||
| JPH08186995A (ja) | 周波数変換装置 | |
| SU955506A1 (ru) | Способ управлени вентильным преобразователем | |
| JPH04336712A (ja) | アナログ・デジタル変換回路 | |
| SU1386959A1 (ru) | Цифрова система регулировани частоты вращени двигател посто нного тока | |
| RU2039955C1 (ru) | Способ измерения электромагнитного момента асинхронного двигателя | |
| JP2690410B2 (ja) | アナログ・デジタル変換回路 | |
| JPH07284300A (ja) | 可変速駆動装置 | |
| JP2779743B2 (ja) | 電力変換制御装置のフィルタ | |
| SU1078611A1 (ru) | Аналого-цифровой преобразователь | |
| SU1372276A1 (ru) | Цифровой регул тор мощности | |
| JPH07225247A (ja) | 電流検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |