[go: up one dir, main page]

JPH05199019A - High frequency circuit package - Google Patents

High frequency circuit package

Info

Publication number
JPH05199019A
JPH05199019A JP4006988A JP698892A JPH05199019A JP H05199019 A JPH05199019 A JP H05199019A JP 4006988 A JP4006988 A JP 4006988A JP 698892 A JP698892 A JP 698892A JP H05199019 A JPH05199019 A JP H05199019A
Authority
JP
Japan
Prior art keywords
conductor
line
dielectric substrate
microstrip line
coplanar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4006988A
Other languages
Japanese (ja)
Inventor
Yoji Ohashi
洋二 大橋
Tamio Saito
民雄 齊藤
Yoshihiro Kawasaki
義博 河▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4006988A priority Critical patent/JPH05199019A/en
Publication of JPH05199019A publication Critical patent/JPH05199019A/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【目的】 本発明は高周波回路パッケージに関し、入出
力部にスルーホールを使用した高周波回路パッケージの
性能向上と構造の簡単化を目的とする。 【構成】 誘電体基板11の上面に形成された高周波回
路を外部より隔てる壁12を備える高周波回路パッケー
ジにおいて、壁12の内側の基板11の上面のマイクロ
ストリップ線路導体13と、基板11の下面の接地導体
14と、下面のコプレーナ線路導体15と、マイクロス
トリップ線路導体13とコプレーナ線路導体15とを電
気的に接続するように導体が充填された基板11の貫通
穴であるスルーホール16とを備え、マイクロストリッ
プ線路導体13と接地導体14がマイクロストリップ線
路を形成し、コプレーナ線路導体15と接地導体14が
コプレーナウェーブガイド線路を形成し、両方の線路が
同じ特性インピーダンスを有するように構成する。
(57) [Summary] [Object] The present invention relates to a high-frequency circuit package, and an object of the present invention is to improve the performance and simplify the structure of the high-frequency circuit package using through holes in the input / output sections. In a high frequency circuit package including a wall 12 that separates a high frequency circuit formed on the upper surface of a dielectric substrate 11 from the outside, a microstrip line conductor 13 on the upper surface of the substrate 11 inside the wall 12 and a lower surface of the substrate 11 A ground conductor 14, a coplanar line conductor 15 on the lower surface, and a through hole 16 which is a through hole of the substrate 11 filled with the conductor so as to electrically connect the microstrip line conductor 13 and the coplanar line conductor 15 are provided. The microstrip line conductor 13 and the ground conductor 14 form a microstrip line, the coplanar line conductor 15 and the ground conductor 14 form a coplanar waveguide line, and both lines have the same characteristic impedance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、誘電体基板上に形成さ
れた高周波回路の周囲に壁を設けて外部より隔離するよ
うにした高周波回路パッケージに関し、特にパッケージ
との信号の入出力部における反射損失及び挿入損失の小
さな高周波回路パッケージの実現に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency circuit package in which a wall is provided around a high frequency circuit formed on a dielectric substrate so as to be isolated from the outside, and particularly in a signal input / output section with the package. The present invention relates to the realization of a high frequency circuit package with low reflection loss and insertion loss.

【0002】[0002]

【従来の技術】誘電体基板上に形成したマイクロ波・ミ
リ波帯の高周波回路を周囲環境から隔離するため、誘電
体基板上に回路を囲むように壁を設けて密閉するハーメ
チックシールと呼ばれるシーリングを行うのが一般的で
ある。ハーメチックシールをした高周波回路パッケージ
では、内部との信号等の入出力のためには壁又は基板を
通過する線路を設ける必要があり、マイクロストリップ
線路や同軸線路が用いられている。
2. Description of the Related Art In order to isolate a microwave / millimeter wave band high frequency circuit formed on a dielectric substrate from the surrounding environment, a wall is provided on the dielectric substrate to enclose the circuit, which is called a hermetic seal. It is common to do In a hermetically sealed high frequency circuit package, a line passing through a wall or a substrate needs to be provided for inputting and outputting a signal or the like to the inside, and a microstrip line or a coaxial line is used.

【0003】図16は壁を貫通するマイクロストリップ
線路を有する高周波パッケージを示す図である。図にお
いて181が誘電体基板であり、この上に回路が形成さ
れる。182はシール用の壁であり、形成した回路を囲
むように設けられている。実際には上面にもふたがあ
る。183,185及び188は線路導体であり、18
4は接地導体である。高周波信号の線路では反射損失の
発生を防止するため経路各部の特性インピーダンスを一
致させる必要がある。
FIG. 16 is a diagram showing a high frequency package having a microstrip line penetrating a wall. In the figure, reference numeral 181 is a dielectric substrate, on which a circuit is formed. 182 is a wall for sealing, which is provided so as to surround the formed circuit. In fact, there is a lid on the top. 183, 185 and 188 are line conductors,
4 is a ground conductor. In the high-frequency signal line, the characteristic impedance of each part of the path must be matched to prevent the occurrence of reflection loss.

【0004】図16に示すような高周波回路パッケージ
では、線路導体の途中の部分188のすぐ上に壁182
を設ける必要がある。そのため線路導体183,18
5,188と接地導体184で同一の特性インピーダン
スのマイクロストリップ線路を形成するには、図示のよ
うに壁182と接する線路導体の部分188の幅を狭く
する必要が生じる。但しこのような高周波パッケージ
は、高い周波数のマイクロ波に対しては、線路導体の幅
が狭くなり、図の188の部分は特に狭くなるため、製
造が非常に難しくなるという問題がある。
In the high frequency circuit package as shown in FIG. 16, a wall 182 is provided immediately above a portion 188 in the middle of the line conductor.
Need to be provided. Therefore, the line conductors 183, 18
In order to form a microstrip line having the same characteristic impedance with 5, 188 and the ground conductor 184, it is necessary to narrow the width of the line conductor portion 188 that is in contact with the wall 182 as shown in the figure. However, such a high-frequency package has a problem that the width of the line conductor becomes narrow and the portion 188 in the drawing becomes particularly narrow with respect to microwaves having a high frequency, so that it is very difficult to manufacture.

【0005】高周波回路パッケージの入出力部の他の例
では、内部の信号経路を一旦スルーホールを介して基板
の下面に出す方式も使用される。このようなスルーホー
ルを使用するパッケージは比較的低い周波数のマイクロ
波回路用にも使用され、マイクロ波・ミリ波回路や半導
体素子のボンディングパッドと、ハーメチックシールさ
れた信号の入出力部を、単一誘電体基板上に同時製造す
ることができるために、製造コストを小さくできる利点
をもっている。
In another example of the input / output section of the high frequency circuit package, a method is also used in which the internal signal path is once exposed to the lower surface of the substrate through the through hole. Packages using such through-holes are also used for microwave circuits with relatively low frequencies, and the bonding pads for microwave / millimeter-wave circuits and semiconductor elements, and the hermetically sealed signal input / output section are separated. Since it can be simultaneously manufactured on one dielectric substrate, it has an advantage that manufacturing cost can be reduced.

【0006】図17にスルーホールを使用した高周波パ
ッケージの従来例を示す。ここでは壁192で囲まれた
誘電体基板191の上面に線路導体193が設けらてお
り、誘電体基板191の下面の接地導体194とマイク
ロストリップ線路を形成している。誘電体基板191の
下面には、リード接続パターン195が設けられてお
り、外部への引き出し線であるリード197に接続され
ている。線路導体193とリード接続パターン195
は、誘電体基板191の貫通穴に導体を充填したスルー
ホール196を通じて電気的に接続されている。壁19
2は図示の位置に設けられる。
FIG. 17 shows a conventional example of a high frequency package using through holes. Here, the line conductor 193 is provided on the upper surface of the dielectric substrate 191 surrounded by the wall 192, and the ground conductor 194 on the lower surface of the dielectric substrate 191 and the microstrip line are formed. A lead connection pattern 195 is provided on the lower surface of the dielectric substrate 191, and is connected to a lead 197 that is a lead line to the outside. Line conductor 193 and lead connection pattern 195
Are electrically connected to each other through a through hole 196 in which a through hole of the dielectric substrate 191 is filled with a conductor. Wall 19
2 is provided at the position shown.

【0007】図17のパッケージを外部に接続する方法
について簡単に説明する。まずリード197を外部回路
のマイクロストリップ線路に半田付などで接続する。そ
して外部回路のマイクロストリップ線路の接地導体とこ
のパッケージ内部のマイクロストリップ線路の接地導体
を使用する周波数帯で同電位にするために、外部回路基
板の接地導体と図17の接地導体194を半田等で接続
する。
A method of connecting the package of FIG. 17 to the outside will be briefly described. First, the lead 197 is connected to a microstrip line of an external circuit by soldering or the like. Then, in order to make the ground conductor of the microstrip line of the external circuit and the ground conductor of the microstrip line inside this package the same potential in the frequency band in which they are used, the ground conductor of the external circuit board and the ground conductor 194 of FIG. Connect with.

【0008】[0008]

【発明が解決しようとする課題】しかし図17に示すよ
うなスルーホールを用いた高周波パッケージでは、リー
ド接続パターン195の特性インピーダンスが誘電体基
板の影響を受けるため、外部回路のマイクロストリップ
線路の特性インピーダンスとは異なった特性インピーダ
ンスになり、この部分で信号の反射が発生してしまう。
従って図17に示すようなスルーホールを入出力部に使
用したパッケージをマイクロ波・ミリ波回路に使用する
場合、信号の周波数が高いと反射損失が増えるという問
題がある。更にリードと接地導体が同一面にあるため、
外部のストリップ線路部品に線路導体と同一面の接続用
電極を設けて接地導体をこれに接続する必要があり、外
部回路が複雑になり製造コストが上昇するという問題が
ある。更にこれによりパッケージ下面でリードおよび接
地導体の接続を同時に行うために、半田量の制御や位置
合わせを正確に行う必要も生じる。
However, in a high frequency package using through holes as shown in FIG. 17, the characteristic impedance of the lead connection pattern 195 is affected by the dielectric substrate, so that the characteristics of the microstrip line of the external circuit are affected. The characteristic impedance differs from the impedance, and signal reflection occurs at this portion.
Therefore, when a package using through holes as shown in FIG. 17 in the input / output section is used in a microwave / millimeter wave circuit, there is a problem that the reflection loss increases when the signal frequency is high. Furthermore, since the lead and the ground conductor are on the same surface,
It is necessary to provide an external strip line component with a connecting electrode on the same surface as the line conductor and connect the ground conductor to this, which causes a problem that the external circuit becomes complicated and the manufacturing cost increases. Further, in this case, since the lead and the ground conductor are simultaneously connected on the lower surface of the package, it is necessary to accurately control the amount of solder and perform the alignment.

【0009】以上のように入出力部にスルーホールを使
用した従来の高周波回路パッケージは、リード部での反
射損失の発生、及び外部回路にパッケージの接地のため
の接地電極とそのためのスルーホールを設ける必要があ
り、性能及びコスト面で充分とはいえなかった。本発明
は上記問題点に鑑みてなされたものであり、入出力部に
スルーホールを使用した高周波回路パッケージの性能向
上及び接続する外部回路の製造コスト低減を目的とす
る。
As described above, the conventional high-frequency circuit package using through holes in the input / output section has a reflection loss in the lead section and a ground electrode for grounding the package and a through hole therefor in an external circuit. It was necessary to provide it, and it was not sufficient in terms of performance and cost. The present invention has been made in view of the above problems, and an object of the present invention is to improve the performance of a high-frequency circuit package using through holes in an input / output section and reduce the manufacturing cost of an external circuit to be connected.

【0010】[0010]

【課題を解決するための手段】図1は本発明の高周波回
路パッケージの第一の基本構成を示す図である。図にお
いて、11はその上面に高周波回路が形成される誘電体
基板である。12は形成した高周波回路を外部より隔て
るための壁である。13はこの高周波回路との入出力線
路の一部をなすマイクロストリップ線路導体であり、壁
12の内側の誘電体基板11の上面に設けられている。
14は誘電体基板11の下面に設けられた接地導体であ
る。15は入出力線路の一部をなすコプレーナ線路導体
であり、誘電体基板11の下面に設けられている。16
は誘電体基板11の貫通穴に導体を充填したスルーホー
ルであり、マイクロストリップ線路導体13とコプレー
ナ線路導体15とを電気的に接続する。マイクロストリ
ップ線路導体13と接地導体14はマイクロストリップ
線路を形成し、所定の特性インピーダンスを有するよう
に形状等が定められている。コプレーナ線路導体15と
接地導体14はコプレーナウェーブガイド線路を形成
し、マイクロストリップ線路の特性インピーダンスと同
一の特性インピーダンスを有するように形状等が定めら
れる。
FIG. 1 is a diagram showing a first basic structure of a high frequency circuit package of the present invention. In the figure, 11 is a dielectric substrate having a high-frequency circuit formed on its upper surface. Reference numeral 12 is a wall for separating the formed high frequency circuit from the outside. A microstrip line conductor 13 forms a part of an input / output line with the high frequency circuit and is provided on the upper surface of the dielectric substrate 11 inside the wall 12.
Reference numeral 14 is a ground conductor provided on the lower surface of the dielectric substrate 11. Reference numeral 15 is a coplanar line conductor that forms a part of the input / output line, and is provided on the lower surface of the dielectric substrate 11. 16
Is a through hole in which a through hole of the dielectric substrate 11 is filled with a conductor, and electrically connects the microstrip line conductor 13 and the coplanar line conductor 15. The microstrip line conductor 13 and the ground conductor 14 form a microstrip line, and their shapes and the like are determined so as to have a predetermined characteristic impedance. The coplanar line conductor 15 and the ground conductor 14 form a coplanar waveguide line, and their shapes and the like are determined so as to have the same characteristic impedance as the characteristic impedance of the microstrip line.

【0011】図2は、本発明の高周波回路パッケージの
第二の基本構成を示す図である。図において、21はそ
の上面に高周波回路が形成される誘電体基板である。2
2は形成した高周波回路を外部より隔てるための壁であ
る。23はこの高周波回路との入出力線路の一部をなす
マイクロストリップ線路導体であり、壁22の内側の誘
電体基板21の上面に設けられている。24は誘電体基
板21の下面に設けられた第一接地導体である。25は
入出力線路の一部をなすコプレーナ線路導体であり、誘
電体基板21の下面に設けられている。26は誘電体基
板21の貫通穴に導体を充填したスルーホールであり、
マイクロストリップ線路導体23とコプレーナ線路導体
25とを電気的に接続する。27は誘電体基板21の上
面に設けられた第二接地導体であり、この上に壁22の
一部が設けられる。マイクロストリップ線路導体23と
第一接地導体24はマイクロストリップ線路を形成し、
所定の特性インピーダンスを有するように形状等が定め
られている。コプレーナ線路導体25と第一接地導体2
4と第二接地導体27はコプレーナウェーブガイド線路
を形成し、マイクロストリップ線路の特性インピーダン
スと同一の特性インピーダンスを有するように形状等が
定められている。
FIG. 2 is a diagram showing a second basic configuration of the high frequency circuit package of the present invention. In the figure, reference numeral 21 is a dielectric substrate on which a high frequency circuit is formed. Two
Reference numeral 2 is a wall for separating the formed high frequency circuit from the outside. A microstrip line conductor 23 forms a part of an input / output line with the high frequency circuit, and is provided on the upper surface of the dielectric substrate 21 inside the wall 22. Reference numeral 24 is a first ground conductor provided on the lower surface of the dielectric substrate 21. Reference numeral 25 denotes a coplanar line conductor that forms a part of the input / output line, and is provided on the lower surface of the dielectric substrate 21. 26 is a through hole in which a conductor is filled in the through hole of the dielectric substrate 21,
The microstrip line conductor 23 and the coplanar line conductor 25 are electrically connected. Reference numeral 27 is a second ground conductor provided on the upper surface of the dielectric substrate 21, on which a part of the wall 22 is provided. The microstrip line conductor 23 and the first ground conductor 24 form a microstrip line,
The shape and the like are determined so as to have a predetermined characteristic impedance. Coplanar line conductor 25 and first ground conductor 2
4 and the second ground conductor 27 form a coplanar waveguide line, and their shapes and the like are determined so as to have the same characteristic impedance as the characteristic impedance of the microstrip line.

【0012】図3は本発明の高周波回路パッケージの第
三の基本構成を示す図である。図において、31はその
上面に高周波回路が形成される誘電体基板である。32
は形成した高周波回路を外部より隔てるための壁であ
る。33はこの高周波回路との入出力線路の一部をなす
コプレーナ線路導体であり、壁32の内側の誘電体基板
31の上面に設けられている。34は誘電体基板31の
上面に設けられた接地導体であり、この上に壁32の一
部が設けられる。35は入出力線路の一部をなすマイク
ロストリップ線路導体であり、誘電体基板31の下面に
設けられる。36は誘電体基板31の貫通穴に導体を充
填したスルーホールであり、コプレーナ線路導体33と
マイクロストリップ線路導体35とを電気的に接続す
る。コプレーナ線路導体33と接地導体34はコプレー
ナウェーブガイド線路を形成し、所定の特性インピーダ
ンスを有するように形状等が定められている。マイクロ
ストリップ線路導体35と接地導体34はマイクロスト
リップ線路を形成し、コプレーナウェーブガイド線路の
特性インピーダンスと同一の特性インピーダンスを有す
るように形状等が定められている。
FIG. 3 is a diagram showing a third basic configuration of the high frequency circuit package of the present invention. In the figure, 31 is a dielectric substrate having a high frequency circuit formed on its upper surface. 32
Is a wall for separating the formed high frequency circuit from the outside. A coplanar line conductor 33 forms a part of an input / output line with the high frequency circuit, and is provided on the upper surface of the dielectric substrate 31 inside the wall 32. Reference numeral 34 denotes a ground conductor provided on the upper surface of the dielectric substrate 31, on which a part of the wall 32 is provided. A microstrip line conductor 35 forms a part of the input / output line, and is provided on the lower surface of the dielectric substrate 31. Reference numeral 36 is a through hole in which a through hole of the dielectric substrate 31 is filled with a conductor, and electrically connects the coplanar line conductor 33 and the microstrip line conductor 35. The coplanar line conductor 33 and the ground conductor 34 form a coplanar waveguide line, and their shapes and the like are determined so as to have a predetermined characteristic impedance. The microstrip line conductor 35 and the ground conductor 34 form a microstrip line, and their shapes and the like are determined so as to have the same characteristic impedance as the characteristic impedance of the coplanar waveguide line.

【0013】図4は本発明の高周波回路パッケージの第
四の基本構成を示す図である。図において41はその上
面に高周波回路が形成される誘電体基板である。42は
形成した高周波回路を外部より隔てるための壁である。
43はこの高周波回路との入出力線路の一部をなすコプ
レーナ線路導体であり、壁42の内側の誘電体基板41
の上面に設けられている。44は誘電体基板41の上面
に設けられた第一接地導体であり、この上に壁42の一
部が設けられる。45は入出力線路の一部をなすマイク
ロストリップ線路導体であり、誘電体基板41の下面に
設けられる。46は誘電体基板41の貫通穴に導体を充
填したスルーホールであり、コプレーナ線路導体43と
マイクロストリップ線路導体45とを電気的に接続す
る。47は誘電体基板41の下面に設けられた第二接地
導体である。コプレーナ線路導体43と第一接地導体4
4と第二接地導体47はコプレーナウェーブガイド線路
を形成し、所定の特性インピーダンスを有するように形
状等が定められている。マイクロストリップ線路導体4
5と第一接地導体44はマイクロストリップ線路を形成
し、コプレーナウェーブガイド線路の特性インピーダン
スと同一の特性インピーダンスを有するように形状等が
定められている。
FIG. 4 is a diagram showing a fourth basic configuration of the high frequency circuit package of the present invention. In the figure, reference numeral 41 is a dielectric substrate on which a high frequency circuit is formed. Reference numeral 42 is a wall for separating the formed high frequency circuit from the outside.
Reference numeral 43 denotes a coplanar line conductor which forms a part of an input / output line with the high frequency circuit, and which is a dielectric substrate 41 inside the wall 42.
Is provided on the upper surface of. Reference numeral 44 denotes a first ground conductor provided on the upper surface of the dielectric substrate 41, on which a part of the wall 42 is provided. Reference numeral 45 denotes a microstrip line conductor that forms a part of the input / output line, and is provided on the lower surface of the dielectric substrate 41. Reference numeral 46 is a through hole in which a conductor is filled in the through hole of the dielectric substrate 41, and electrically connects the coplanar line conductor 43 and the microstrip line conductor 45. 47 is a second ground conductor provided on the lower surface of the dielectric substrate 41. Coplanar line conductor 43 and first ground conductor 4
4 and the second ground conductor 47 form a coplanar waveguide line, and their shapes and the like are determined so as to have a predetermined characteristic impedance. Microstrip line conductor 4
5 and the first ground conductor 44 form a microstrip line, and their shapes and the like are determined so as to have the same characteristic impedance as the characteristic impedance of the coplanar waveguide line.

【0014】図5は本発明の高周波回路パッケージの第
五の基本構成を示す図である。図において51はその上
面に高周波回路が形成される誘電体基板である。52は
形成した高周波回路を外部より隔てるための壁である。
53はこの高周波回路との入出力線路の一部をなす第一
マイクロストリップ線路導体であり、壁52の内側の誘
電体基板51の上面に設けられている。54は誘電体基
板51の下面に設けられた第一接地導体である。55は
入出力線路の一部をなす第二マイクロストリップ線路導
体であり、誘電体基板51の下面に設けられる。57は
誘電体基板51の上面に設けられた第二接地導体であ
り、この上に壁42の一部が設けられる。56は誘電体
基板51の貫通穴に導体を充填したスルーホールであ
り、第一マイクロストリップ線路導体53と第二マイク
ロストリップ線路導体55とを電気的に接続する。第一
マイクロストリップ線路導体53と第一接地導体54は
マイクロストリップ線路を形成し、第二マイクロストリ
ップ線路導体55と第二接地導体57もマイクロストリ
ップ線路を形成し、両方のマイクロストリップ線路の特
性インピーダンスは同一であるように形状等が定められ
る。
FIG. 5 is a diagram showing a fifth basic structure of the high-frequency circuit package of the present invention. In the figure, reference numeral 51 is a dielectric substrate on which a high frequency circuit is formed. Reference numeral 52 is a wall for separating the formed high frequency circuit from the outside.
Reference numeral 53 is a first microstrip line conductor forming a part of an input / output line with the high frequency circuit, and is provided on the upper surface of the dielectric substrate 51 inside the wall 52. Reference numeral 54 is a first ground conductor provided on the lower surface of the dielectric substrate 51. Reference numeral 55 is a second microstrip line conductor that forms a part of the input / output line, and is provided on the lower surface of the dielectric substrate 51. Reference numeral 57 denotes a second ground conductor provided on the upper surface of the dielectric substrate 51, on which a part of the wall 42 is provided. Reference numeral 56 is a through hole in which a through hole of the dielectric substrate 51 is filled with a conductor, and electrically connects the first microstrip line conductor 53 and the second microstrip line conductor 55. The first microstrip line conductor 53 and the first ground conductor 54 form a microstrip line, and the second microstrip line conductor 55 and the second ground conductor 57 also form a microstrip line. Are defined so that they are the same.

【0015】[0015]

【作用】同軸ケーブルや導波管に比べて小型で製造が容
易であるため、回路の入出力部には平面形導波路が使用
される。この平面形導波路には、図6に示すマイクロス
トリップ線路及び図7に示すコプレーナウェーブガイド
が含まれる。図6のマイクロストリップ線路は、誘電体
基板101の上面に線路導体103を形成し、下面に接
地導体104を形成したもので、線路導体103の幅w
に比べて接地導体104は充分に広い。誘電体基板10
1の比誘電率等に応じて、誘電体基板101の厚さh、
線路導体103の幅w及び厚さtを定めることにより、
所定の特性インピーダンスを有する線路が実現できる。
通常は50Ωに設定される。
A flat waveguide is used for the input / output portion of the circuit because it is smaller and easier to manufacture than a coaxial cable or a waveguide. The planar waveguide includes the microstrip line shown in FIG. 6 and the coplanar waveguide shown in FIG. In the microstrip line of FIG. 6, the line conductor 103 is formed on the upper surface of the dielectric substrate 101, and the ground conductor 104 is formed on the lower surface.
The ground conductor 104 is sufficiently wider than Dielectric substrate 10
Depending on the relative permittivity of 1 or the like, the thickness h of the dielectric substrate 101,
By determining the width w and the thickness t of the line conductor 103,
A line having a predetermined characteristic impedance can be realized.
Normally, it is set to 50Ω.

【0016】図7のコプレーナウェーブガイド線路には
基板裏面に接地導体の無いタイプ(ここではCPW型と
呼ぶ。)と基板裏面に接地導体のあるタイプ(ここでは
CPWG型と呼ぶ。)の二つのタイプがあり、CPW型
は誘電体基板111上に線路導体113を形成し、その
両側に所定の間隔gだけ離して接地導体114を形成し
たものである。CPWG型は誘電体基板121上に線路
導体123と接地導体124を形成し、更に誘電体基板
121の下面に接地導体125を形成する。いずれの場
合にも誘電体基板の厚さh、線路導体の幅w、導体の厚
さt、及び間隔gを基板の比誘電率等に応じて定めれば
所定の特性インピーダンスが得られる。CPW型では、
誘電体基板111の厚さhがある程度以上、例えば二つ
の接地導体の間隔以上であれば厚さhの変化は特性イン
ピーダンスにほとんど影響しない。
The coplanar waveguide line shown in FIG. 7 has two types: a type without a ground conductor on the back side of the substrate (herein called CPW type) and a type with a ground conductor on the back side of the substrate (herein called CPWG type). The CPW type is a type in which a line conductor 113 is formed on a dielectric substrate 111, and ground conductors 114 are formed on both sides of the line conductor 113 with a predetermined gap g therebetween. In the CPWG type, the line conductor 123 and the ground conductor 124 are formed on the dielectric substrate 121, and the ground conductor 125 is further formed on the lower surface of the dielectric substrate 121. In any case, if the thickness h of the dielectric substrate, the width w of the line conductor, the thickness t of the conductor, and the gap g are determined according to the relative permittivity of the substrate, a predetermined characteristic impedance can be obtained. With the CPW type,
If the thickness h of the dielectric substrate 111 is a certain amount or more, for example, the distance between the two ground conductors or more, the change in the thickness h hardly affects the characteristic impedance.

【0017】本発明の高周波パッケージの第一の基本構
成では、高周波回路側の線路をストリップ線路導体13
と接地導体14が形成するマイクロストリップ線路と
し、外側への線路をコプレーナ線路導体15と接地導体
14が形成するCPW型コプレーナウェーブガイド線路
とする。このマイクロストリップ線路とコプレーナウェ
ーブガイド線路は同一の特性インピーダンスZ0 を有す
るように設定されているため、この部分でのマイクロ波
・ミリ波の反射は発生しない。誘電体基板11の厚さ
は、コプレーナ線路導体の幅や間隔に比べて同程度であ
れば、壁12の存在はコプレーナウェーブガイド線路の
インピーダンスにはほとんど影響せず、これによる反射
は発生しない。また壁12はマイクロストリップ線路に
対しても充分に離すことが可能であり、壁12の影響は
ない。
In the first basic structure of the high frequency package of the present invention, the strip line conductor 13 is used as the line on the high frequency circuit side.
The microstrip line formed by the ground conductor 14 and the outer conductor is a CPW type coplanar waveguide line formed by the coplanar line conductor 15 and the ground conductor 14. Since the microstrip line and the coplanar waveguide line are set to have the same characteristic impedance Z 0 , the reflection of microwaves and millimeter waves does not occur at this portion. If the thickness of the dielectric substrate 11 is about the same as the width and spacing of the coplanar line conductors, the presence of the wall 12 has almost no effect on the impedance of the coplanar waveguide line, and reflection due to this does not occur. Further, the wall 12 can be sufficiently separated from the microstrip line, and there is no influence of the wall 12.

【0018】更に、一般的にマイクロ波・ミリ波用回路
で使用する誘電体基板11の厚さは、伝送する信号の波
長に比べて十分に薄いため、スルーホール16の部分の
電気的長さ、すなわち位相ずれは短く、反射は小さい。
またスルーホール16には導体が充填されるため、壁内
部の気密性が保持される。従って図1に示すようなパッ
ケージを用いることにより、パッケージ入出力部でのマ
イクロ波・ミリ波信号の反射の非常に小さいハーメチッ
クシール可能な高周波回路パッケージが実現できる。
Further, since the thickness of the dielectric substrate 11 which is generally used in the microwave / millimeter wave circuit is sufficiently smaller than the wavelength of the signal to be transmitted, the electrical length of the through hole 16 portion. That is, the phase shift is short and the reflection is small.
Further, since the through hole 16 is filled with the conductor, the airtightness inside the wall is maintained. Therefore, by using the package as shown in FIG. 1, it is possible to realize a high frequency circuit package capable of hermetically sealing in which the reflection of microwave / millimeter wave signals is extremely small at the package input / output section.

【0019】以下第二から第五の基本構成は構成が異な
るが基本的作用は同一であり、説明の一部は省略する。
本発明の第二の基本構成は、第一基本構成のコプレーナ
ウェーブガイド線路をコプレーナ線路導体25と第一接
地導体24と第二接地導体27で形成するCPWG型と
する。壁22は接地導体27の上に設けられるため、コ
プレーナウェーブガイド線路のインピーダンスへの影響
は更に小さくなる。この基本構成でも、マイクロストリ
ップ線路とコプレーナウェーブガイド線路の特性インピ
ーダンスが同一に設定されているため、マイクロ波・ミ
リ波信号の反射は発生しない。
Although the second to fifth basic configurations differ from each other in the following, the basic operation is the same, and a part of the description is omitted.
A second basic configuration of the present invention is a CPWG type in which the coplanar waveguide line of the first basic configuration is formed by the coplanar line conductor 25, the first ground conductor 24, and the second ground conductor 27. Since the wall 22 is provided on the ground conductor 27, the influence on the impedance of the coplanar waveguide line is further reduced. Even in this basic configuration, the characteristic impedances of the microstrip line and the coplanar waveguide line are set to the same, so that reflection of microwave / millimeter wave signals does not occur.

【0020】本発明の第三の基本構成は、高周波回路側
の線路をコプレーナ線路導体33と接地導体34で形成
するコプレーナウェーブガイド線路とし、外側への線路
をストリップ線路導体35と接地導体34で形成するマ
イクロストリップ線路とする。このコプレーナウェーブ
ガイド線路とストリップ線路との特性インピーダンスは
同一であるため、マイクロ波・ミリ波信号の反射は生じ
ない。壁32は接地導体34の上にあるためマイクロス
トリップ線路の特性インピーダンスはほとんど影響を受
けない。
In the third basic configuration of the present invention, a line on the high frequency circuit side is a coplanar waveguide line formed by a coplanar line conductor 33 and a ground conductor 34, and an outward line is formed by a strip line conductor 35 and a ground conductor 34. It is a microstrip line to be formed. Since the characteristic impedances of the coplanar waveguide line and the strip line are the same, reflection of microwave / millimeter wave signals does not occur. Since the wall 32 is above the ground conductor 34, the characteristic impedance of the microstrip line is hardly affected.

【0021】本発明の第四の基本構成は、第三の基本構
成と同様に外側への線路はマイクロストリップ線路であ
るが、壁42内の回路側のコプレーナウェーブガイド線
路をCPWG型とするものである。本発明の第五の基本
構成は、回路側と外側の線路を共にマイクロストリップ
線路とするものである。壁52は第二接地導体57の上
に設けられているため、第二ストリップ線路導体55と
第二接地導体57が形成する第二マイクロストリップ線
路のインピーダンスにはほとんど影響しない。
In the fourth basic structure of the present invention, the outer line is a microstrip line as in the third basic structure, but the circuit side coplanar waveguide line in the wall 42 is of the CPWG type. Is. In a fifth basic configuration of the present invention, both the circuit side and the outside line are microstrip lines. Since the wall 52 is provided on the second ground conductor 57, it hardly affects the impedance of the second microstrip line formed by the second strip line conductor 55 and the second ground conductor 57.

【0022】[0022]

【実施例】第一実施例の高周波回路パッケージを図8に
示す。(a) は上面図であり、(b)は下面図である。この
高周波回路はパッケージ内部にマイクロ波・ミリ波用半
導体素子及びその整合回路をマイクロストリップ線路で
構成したものである。実際にはパッケージの上部にもシ
ール板が設けられ、希ガス等を一緒に封止して回路部を
外部環境から保護する。
EXAMPLE FIG. 8 shows a high frequency circuit package of the first example. (a) is a top view and (b) is a bottom view. In this high frequency circuit, a microwave / millimeter wave semiconductor element and its matching circuit are formed by a microstrip line inside a package. Actually, a seal plate is also provided on the upper part of the package to seal the rare gas and the like together to protect the circuit part from the external environment.

【0023】図8の(a) において、133はマイクロス
トリップ線路を形成する線路導体であり、外側の端に近
い部分に導体を充填したスルーホールが設けられ、これ
を介して図8の(b) に示すコプレーナ線路導体135に
接続される。図8の(b) に示すようにパッケージの裏面
には、一部を除いて全面に接地導体が設けられており、
マイクロストリップ線路導体133とマイクロストリッ
プ線路を形成し、コプレーナ線路導体135とコプレー
ナウェーブガイド線路を形成する。なお図8の(a) にお
ける138は電源端子であり、これについてもスルーホ
ールを介して、(b) に示す裏面の電極139に接続され
ている。これらスルーホールはすべて導体が充填されて
おり、内部回路は完全にシールされる。
In FIG. 8A, reference numeral 133 is a line conductor forming a microstrip line, and a through hole filled with a conductor is provided in a portion close to the outer end, and a line conductor 133 is formed through this through hole. ) Is connected to the coplanar line conductor 135. As shown in Fig. 8 (b), the ground conductor is provided on the entire back surface of the package except a part,
The microstrip line conductor 133 and the microstrip line are formed, and the coplanar line conductor 135 and the coplanar waveguide line are formed. Note that reference numeral 138 in FIG. 8A is a power supply terminal, which is also connected to the back surface electrode 139 shown in FIG. 8B via a through hole. All of these through holes are filled with a conductor, and the internal circuit is completely sealed.

【0024】本実施例では壁132は誘電体で作られて
いるが、導体とすることも可能であり、導体とする場合
には裏面の接地導体と電気的に接続することもできる
が、これについては第二実施例で示す。第一実施例にお
ける入出力部の構造をより詳細に示したのが図9であ
る。図9において、131は誘電体基板であり、132
はシール用壁であり、136は線路用スルーホールであ
り、他は図8と同じである。図9でA,B,C及びDで
示した位置での断面を示したのが図10である。Aの部
分ではマイクロストリップ線路が形成され、Cの部分で
はコプレーナウェーブガイド線路が形成されているのは
明らかである。
Although the wall 132 is made of a dielectric material in this embodiment, it may be a conductor, and if it is a conductor, it may be electrically connected to the ground conductor on the back surface. This will be shown in the second embodiment. FIG. 9 shows the structure of the input / output unit in the first embodiment in more detail. In FIG. 9, 131 is a dielectric substrate, and 132
Is a sealing wall, 136 is a line through hole, and others are the same as in FIG. FIG. 10 shows a cross section at the positions indicated by A, B, C and D in FIG. It is obvious that the microstrip line is formed in the portion A and the coplanar waveguide line is formed in the portion C.

【0025】マイクロストリップ線路及びコプレーナウ
ェーブガイド線路の特性インピーダンスは形状や誘電体
基板の比誘電率等によって決定されることは前述した
が、実際の形状例を示す。マイクロストリップ線路につ
いては、図6に基づいて例を示す。誘電体基板101の
比誘電率εr を9.7とし、厚さhを200μm とし、
線路導体103と接地導体104の厚さtを3μm と
し、抵抗率ρが2.44×10-6Ωcmで表面粗さrが0
で、損失角 tanδを0とすると、周波数50GHz の信号
に対して特性インピーダンスを50Ωとするには線路導
体103の幅を206.38μm とする必要がある。
As described above, the characteristic impedance of the microstrip line and the coplanar waveguide line is determined by the shape and the relative permittivity of the dielectric substrate, but an actual shape example is shown. An example of the microstrip line will be described with reference to FIG. The relative permittivity ε r of the dielectric substrate 101 is 9.7, the thickness h is 200 μm,
The thickness t of the line conductor 103 and the ground conductor 104 is 3 μm, the resistivity ρ is 2.44 × 10 −6 Ωcm, and the surface roughness r is 0.
Then, assuming that the loss angle tan δ is 0, it is necessary to set the width of the line conductor 103 to 206.38 μm in order to obtain a characteristic impedance of 50Ω for a signal of a frequency of 50 GHz.

【0026】同様にコプレーナウェーブガイド線路につ
いて図7に基づいて例を示す。誘電体基板111の比誘
電率εr 、厚さhを上記と同様に9.7と200μm と
し、導体の条件t、ρ、r及び tanδについても同様
に、3μm 、1、0及び0とすると、50GHz で特性イ
ンピーダンスを50Ωとするには、CPW型で線路幅w
を97.04μm に、間隔gを40μm とする。またw
を100μm に、gを41.12μm にする。第一実施
例では使用していないが、CPWG型であれば、wを8
0.97μm に、gを40μm にするか、又はwを10
0μm に、gを53.30μm にする通常接続される外
部回路も50Ωの特性インピーダンスを有するように設
定されており、接続によって反射が生じないようにして
いる。
Similarly, an example of a coplanar waveguide line will be described with reference to FIG. Assuming that the relative permittivity ε r and thickness h of the dielectric substrate 111 are 9.7 and 200 μm as in the above, and the conductor conditions t, ρ, r and tan δ are also 3 μm, 1, 0 and 0. , The characteristic width of 50 Ω at 50 GHz is CPW type and line width w
Is 97.04 μm and the gap g is 40 μm. See you
To 100 μm and g to 41.12 μm. Although not used in the first embodiment, w is 8 if it is a CPWG type.
0.97 μm, g 40 μm or w 10
An external circuit normally connected to 0 μm to set g to 53.30 μm is also set to have a characteristic impedance of 50Ω so that reflection does not occur due to the connection.

【0027】次に第二実施例の高周波パッケージの入出
力部の構造を図11に示す。(a) は上面の斜視図であ
り、(b) は下面の斜視図であり、(c) は (a)においてE
で示した位置での断面図である。図において、141は
誘電体基板であり、142はシール用の壁である。14
3はマイクロストリップ線路導体であり、第一接地導体
144とマイクロストリップ線路を形成する。145は
コプレーナ線路導体であり、第一接地導体144と第二
接地導体147とのコプレーナウェーブガイド線路を形
成する。線路の形状等は前述のCPWG型で50Ωの特
性インピーダンスを有する条件を満足するように定めら
れている。146はスルーホールである。148は第一
接地導体144と第二接地導体147を電気的に接続す
るスルーホールで、内部には導体が充填されている。こ
のスルーホール148の替わりに誘電体基板の端に電気
メッキ等で導体を設けてもよい。
Next, the structure of the input / output portion of the high frequency package of the second embodiment is shown in FIG. (a) is a perspective view of an upper surface, (b) is a perspective view of a lower surface, and (c) is an E view in (a).
It is sectional drawing in the position shown by. In the figure, 141 is a dielectric substrate, and 142 is a wall for sealing. 14
A microstrip line conductor 3 forms a microstrip line with the first ground conductor 144. Reference numeral 145 denotes a coplanar line conductor, which forms a coplanar waveguide line with the first ground conductor 144 and the second ground conductor 147. The shape of the line and the like are determined so as to satisfy the condition of the CPWG type having the characteristic impedance of 50Ω. Reference numeral 146 is a through hole. Reference numeral 148 is a through hole for electrically connecting the first ground conductor 144 and the second ground conductor 147, and the inside is filled with a conductor. Instead of the through hole 148, a conductor may be provided on the end of the dielectric substrate by electroplating or the like.

【0028】図11に示すように第二接地導体147は
壁142の外側に露出した部分を有している。そのため
外部のマイクロストリップ線路と接続する場合、コプレ
ーナ線路導体から延びるリードと第二接地導体147を
それぞれの面で接続すれば良く、接続作業が容易であ
る。第一実施例ではリードと接地導体が同じ面であるた
め外部のマイクロストリップ線路を接続する場合には、
外部のマイクロストリップ線路側で接地導体とスルーホ
ール等で接続された接続用電極を線路導体と同じ側に設
ける必要があったが図11に示した第二実施例であれば
この必要はなく、接続する外部回路はそれだけ簡単な構
造になる。もちろん外部回路の線路と接地導体が同じで
あれば、図11の第一接地導体144に接続すればよ
い。
As shown in FIG. 11, the second ground conductor 147 has a portion exposed to the outside of the wall 142. Therefore, when connecting to an external microstrip line, the lead extending from the coplanar line conductor and the second ground conductor 147 may be connected on their respective surfaces, and the connecting work is easy. In the first embodiment, since the lead and the ground conductor are on the same surface, when connecting an external microstrip line,
On the external microstrip line side, it was necessary to provide a connecting electrode connected to the ground conductor with a through hole or the like on the same side as the line conductor, but this is not necessary in the second embodiment shown in FIG. The external circuit to be connected has such a simple structure. Of course, if the line of the external circuit and the ground conductor are the same, it may be connected to the first ground conductor 144 of FIG.

【0029】壁142は誘電体でも導体でも構わない。
もし導体であれば第二接地導体147に接続され、接地
される。その場合には外部回路との接続のために第二接
地導体147に露出部を設けることはかならずしも必要
でなく、壁142の側面を利用して接続することも可能
である。上記の露出部をなくした時には図9と類似の形
状になり、導体の壁と裏面とをスルーホールで接続する
ことになる。
The wall 142 may be a dielectric or a conductor.
If it is a conductor, it is connected to the second ground conductor 147 and grounded. In that case, it is not always necessary to provide an exposed portion on the second ground conductor 147 for connection with an external circuit, and it is also possible to use the side surface of the wall 142 for connection. When the above exposed portion is eliminated, the shape becomes similar to that of FIG. 9, and the wall of the conductor and the back surface are connected by a through hole.

【0030】第三実施例は、パッケージ内部にマイクロ
波・ミリ波半導体素子及びその整合回路をコプレーナウ
ェーブガイド線路で形成した高周波回路パッケージであ
り、その全体図を図12に示す。(a) が上面図であり、
(b) が下面図である。図において151が誘電体基板で
あり、その上面には回路部及び線路部を除いて接地導体
154が設けられており、その上に壁152が設けられ
ている。当然回路の上部にはふたがあり、シールされ
る。
The third embodiment is a high-frequency circuit package in which a microwave / millimeter-wave semiconductor element and its matching circuit are formed by a coplanar waveguide line inside the package, and an overall view thereof is shown in FIG. (a) is a top view,
(b) is a bottom view. In the figure, reference numeral 151 denotes a dielectric substrate, a ground conductor 154 is provided on the upper surface thereof except the circuit portion and the line portion, and a wall 152 is provided on the ground conductor 154. Of course there is a lid on top of the circuit, which is sealed.

【0031】153はコプレーナ線路導体であり、接地
導体154と50Ωの特性インピーダンスを有するコプ
レーナウェーブガイド線路を形成する。155は裏面に
設けられたマイクロストリップ線路導体であり、上面の
接地導体154とマイクロストリップ線路を形成する。
壁152は誘電体でも導体でもよい。また第二実施例で
述べたのと同様に、誘電体基板151と壁152が同一
の端面を有していてもよい。
Reference numeral 153 denotes a coplanar line conductor, which forms a coplanar waveguide line having a characteristic impedance of 50Ω with the ground conductor 154. A microstrip line conductor 155 is provided on the back surface and forms a microstrip line with the ground conductor 154 on the top surface.
The wall 152 may be a dielectric or a conductor. Further, as described in the second embodiment, the dielectric substrate 151 and the wall 152 may have the same end face.

【0032】第三実施例の入出力部の構造を図13に示
す。(a) は上面の斜視図であり、(b) は下面の斜視図で
あり、(c) と (d)は図中のFとGの位置での断面を示
す。図において156はスルーホールである。これによ
りそれぞれの部分でコプレーナウェーブガイド線路とマ
イクロストリップ線路が形成されていることがわかる。
もちろんそれぞれの特性インピーダンスは50Ωに設定
されている。
The structure of the input / output unit of the third embodiment is shown in FIG. (a) is a perspective view of an upper surface, (b) is a perspective view of a lower surface, and (c) and (d) show cross sections at positions F and G in the figure. In the figure, reference numeral 156 is a through hole. This shows that a coplanar waveguide line and a microstrip line are formed in each part.
Of course, each characteristic impedance is set to 50Ω.

【0033】第四実施例の入出力部の構造を図14に示
す。(a) は上面の斜視図であり、(b) は下面の斜視図で
あり、(c) は図中にHで示した位置での断面図である。
本実施例は壁162の内側の線路をCPWG型のコプレ
ーナウェーブガイド線路とした高周波回路パッケージで
ある。161は誘電体基板であり、162はシール用の
壁である。163はコプレーナ線路導体である。164
は第一接地導体であり、誘電体基板161の回路部と線
路部を除く全面に設けられている。165はマイクロス
トリップ線路導体である。166はコプレーナ線路導体
とマイクロストリップ線路導体165を電気的に接続す
るスルーホールである。167は誘電体基板161の下
面に設けられた第二接地導体であり、(c) の断面図に示
す接地用スルーホール168により第一接地導体164
と電気的に接続されている。
The structure of the input / output section of the fourth embodiment is shown in FIG. (a) is a perspective view of an upper surface, (b) is a perspective view of a lower surface, and (c) is a sectional view at a position indicated by H in the drawing.
This embodiment is a high frequency circuit package in which the line inside the wall 162 is a CPWG type coplanar waveguide line. 161 is a dielectric substrate, and 162 is a sealing wall. 163 is a coplanar line conductor. 164
Is a first ground conductor and is provided on the entire surface of the dielectric substrate 161 excluding the circuit portion and the line portion. 165 is a microstrip line conductor. Reference numeral 166 is a through hole for electrically connecting the coplanar line conductor and the microstrip line conductor 165. Reference numeral 167 denotes a second ground conductor provided on the lower surface of the dielectric substrate 161, and the first ground conductor 164 is provided by the through hole 168 for grounding shown in the sectional view of (c).
Is electrically connected to.

【0034】コプレーナ線路導体163と第一接地導体
164と第二接地導体167とが50Ωの特性インピー
ダンスを有するコプレーナウェーブガイド線路を形成す
る。マイクロストリップ線路導体165と第一接地導体
164とが、50Ωの特性インピーダンスのマイクロス
トリップ線路を形成する。これにより信号の反射は発生
しない。
The coplanar waveguide conductor 163, the first ground conductor 164, and the second ground conductor 167 form a coplanar waveguide line having a characteristic impedance of 50Ω. The microstrip line conductor 165 and the first ground conductor 164 form a microstrip line having a characteristic impedance of 50Ω. As a result, no signal reflection occurs.

【0035】第五実施例の入出力部の構造を図15に示
す。(a) は上面の斜視図であり、(b) は下面の斜視図で
ある。本実施例は壁の内側と外側の線路を共にマイクロ
ストリップ線路とするものである。171は誘電体基板
であり、172はシール用の壁である。173は第一マ
イクロストリップ線路導体であり、下面に設けられた第
一接地導体174と50Ωの特性インピーダンスを有す
る第一マイクロストリップ線路を形成する。175は第
二マイクロストリップ線路導体であり、誘電体基板17
1の上面に設けられた第二接地導体177と50Ωの特
性インピーダンスを有する第二マイクロストリップ線路
を形成する。176は第一マイクロストリップ線路導体
173と第二マイクロストリップ線路導体175とを電
気的に接続するスルーホールである。第一接地導体17
4と第二接地導体177とは誘電体基板171の側面に
設けられた接続導体178によって電気的に接続されて
いる。
The structure of the input / output section of the fifth embodiment is shown in FIG. (a) is a perspective view of an upper surface, and (b) is a perspective view of a lower surface. In this embodiment, both the inner and outer lines of the wall are microstrip lines. 171 is a dielectric substrate, and 172 is a wall for sealing. Reference numeral 173 denotes a first microstrip line conductor, which forms a first microstrip line having a characteristic impedance of 50Ω with the first ground conductor 174 provided on the lower surface. 175 is a second microstrip line conductor,
A second microstrip line having a characteristic impedance of 50Ω is formed with the second ground conductor 177 provided on the upper surface of 1. Reference numeral 176 is a through hole that electrically connects the first microstrip line conductor 173 and the second microstrip line conductor 175. First ground conductor 17
4 and the second ground conductor 177 are electrically connected by the connection conductor 178 provided on the side surface of the dielectric substrate 171.

【0036】壁172の一部は第二接地導体177の上
に設けられる。壁172は誘電体でも導体でもよい。以
上のように本発明の高周波回路パッケージでは、シール
した回路との信号の入出力を誘電体基板に設けたスルー
ホールを介して行うが、スルーホールを用いることによ
り構造が単純で、マイクロ波・ミリ波回路や半導体素子
のボンディングパッドなどを含む基板とパッケージ入出
力部を単一基板上に構成することができ、製造コストを
小さくすることが可能である。更にスルーホール部の位
相が短いために、図16に示したストリップ線路や同軸
線路を使用したものより挿入損失を小さくすることが可
能である。
A part of the wall 172 is provided on the second ground conductor 177. The wall 172 may be a dielectric or a conductor. As described above, in the high-frequency circuit package of the present invention, the input and output of signals to and from the sealed circuit are performed through the through holes provided in the dielectric substrate. However, by using the through holes, the structure is simple and the microwave The substrate including the millimeter wave circuit and the bonding pad of the semiconductor element and the package input / output unit can be formed on a single substrate, and the manufacturing cost can be reduced. Furthermore, since the phase of the through-hole portion is short, it is possible to make the insertion loss smaller than that using the strip line or the coaxial line shown in FIG.

【0037】[0037]

【発明の効果】本発明により、簡単な構造で良好な特性
を有するハーメチックシール構造のマイクロ波・ミリ波
用高周波回路パッケージが実現できる。これにより高い
周波数でも反射損失が少ないシステムが実現でき、製造
コストも低減される。
According to the present invention, it is possible to realize a microwave / millimeter-wave high-frequency circuit package having a hermetically sealed structure having a simple structure and good characteristics. As a result, it is possible to realize a system having a small reflection loss even at a high frequency and reduce the manufacturing cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の高周波回路パッケージの第一の基本構
成を示す図である。
FIG. 1 is a diagram showing a first basic configuration of a high-frequency circuit package of the present invention.

【図2】本発明の高周波回路パッケージの第二の基本構
成を示す図である。
FIG. 2 is a diagram showing a second basic configuration of the high-frequency circuit package of the present invention.

【図3】本発明の高周波回路パッケージの第三の基本構
成を示す図である。
FIG. 3 is a diagram showing a third basic configuration of the high-frequency circuit package of the present invention.

【図4】本発明の高周波回路パッケージの第四の基本構
成を示す図である。
FIG. 4 is a diagram showing a fourth basic configuration of the high-frequency circuit package of the present invention.

【図5】本発明の高周波回路パッケージの第五の基本構
成を示す図である。
FIG. 5 is a diagram showing a fifth basic configuration of the high-frequency circuit package of the present invention.

【図6】マイクロストリップ線路を示す図である。FIG. 6 is a diagram showing a microstrip line.

【図7】コプレーナウェーブガイド線路を示す図であ
り、(a) はCPW型を示し、(b)はCPWG型を示す。
7A and 7B are diagrams showing a coplanar waveguide line, in which FIG. 7A shows a CPW type and FIG. 7B shows a CPWG type.

【図8】第一実施例におけるパッケージ全体を示す図で
ある。
FIG. 8 is a diagram showing an entire package in the first embodiment.

【図9】第一実施例での入出力部の構造を示す図であ
る。
FIG. 9 is a diagram showing a structure of an input / output unit in the first embodiment.

【図10】第一実施例での入出力部の各部の断面を示す
図である。
FIG. 10 is a diagram showing a cross section of each part of the input / output unit in the first embodiment.

【図11】第二実施例の入出力部の構造を示す図であ
る。
FIG. 11 is a diagram showing a structure of an input / output unit of a second embodiment.

【図12】第三実施例のパッケージ全体を示す図であ
る。
FIG. 12 is a diagram showing an entire package of a third embodiment.

【図13】第三実施例での入出力部の構造を示す図であ
る。
FIG. 13 is a diagram showing a structure of an input / output unit in the third embodiment.

【図14】第四実施例の入出力部の構造を示す図であ
る。
FIG. 14 is a diagram showing a structure of an input / output unit of a fourth embodiment.

【図15】第五実施例の入出力部の構造を示す図であ
る。
FIG. 15 is a diagram showing a structure of an input / output unit of a fifth embodiment.

【図16】外部への線路としてシール用の壁を貫通する
線路を有する高周波回路パッケージの従来例を示す図で
ある。
FIG. 16 is a diagram showing a conventional example of a high-frequency circuit package having a line that penetrates a sealing wall as a line to the outside.

【図17】外部への線路として基板のスルーホールを用
い、信号線路を下面に設けた従来例を示す図である。
FIG. 17 is a diagram showing a conventional example in which a through hole of a substrate is used as a line to the outside and a signal line is provided on the lower surface.

【符号の説明】[Explanation of symbols]

11…誘電体基板 12…壁 13…マイクロストリップ線路導体 14…接地導体 15…コプレーナ線路導体 16…スルーホール 11 ... Dielectric substrate 12 ... Wall 13 ... Microstrip line conductor 14 ... Ground conductor 15 ... Coplanar line conductor 16 ... Through hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 誘電体基板(11)の上面に形成された
高周波回路を外部より隔てる壁(12)を備える高周波
回路パッケージにおいて、 前記壁(12)の内側の前記誘電体基板(11)の上面
に設けられたマイクロストリップ線路導体(13)と、 前記誘電体基板(11)の下面に設けられた接地導体
(14)と、 前記誘電体基板(11)の下面に設けられたコプレーナ
線路導体(15)と、 前記誘電体基板(11)の貫通穴であって、前記マイク
ロストリップ線路導体(13)と前記コプレーナ線路導
体(15)とを電気的に接続するように導体が充填され
たスルーホール(16)とを備え、 前記マイクロストリップ線路導体(13)と前記接地導
体(14)がマイクロストリップ線路を形成し、前記コ
プレーナ線路導体(15)と前記接地導体(14)がコ
プレーナウェーブガイド線路を形成し、前記マイクロス
トリップ線路と前記コプレーナウェーブガイド線路は同
一の特性インピーダンスを有することを特徴とする高周
波回路パッケージ。
1. A high frequency circuit package comprising a wall (12) formed on an upper surface of a dielectric substrate (11) for separating a high frequency circuit from the outside, the dielectric substrate (11) being inside the wall (12). A microstrip line conductor (13) provided on the upper surface, a ground conductor (14) provided on the lower surface of the dielectric substrate (11), and a coplanar line conductor provided on the lower surface of the dielectric substrate (11). (15) and a through hole of the dielectric substrate (11) filled with a conductor so as to electrically connect the microstrip line conductor (13) and the coplanar line conductor (15). A hole (16), wherein the microstrip line conductor (13) and the ground conductor (14) form a microstrip line, and the coplanar line conductor (15) and the front High-frequency circuit package ground conductor (14) forms a coplanar waveguide line, the said microstrip line coplanar waveguide line is characterized by having the same characteristic impedance.
【請求項2】 誘電体基板(21)の上面に形成された
高周波回路を外部より隔てる壁(22)を備える高周波
回路パッケージにおいて、 前記壁(22)の内側の前記誘電体基板(21)の上面
に設けられたマイクロストリップ線路導体(23)と、 前記誘電体基板(21)の下面に設けられた第一接地導
体(24)と、 前記誘電体基板(21)の下面に設けられたコプレーナ
線路導体(25)と、 前記誘電体基板(21)の貫通穴であって、前記マイク
ロストリップ線路導体(23)と前記コプレーナ線路導
体(15)とを電気的に接続するように導体が充填され
たスルーホール(16)と、 前記誘電体基板(21)の上面に設けられ、前記壁(2
2)の一部が上面に設けられる第二接地導体(27)と
を備え、 前記マイクロストリップ線路導体(23)と前記第一接
地導体(24)がマイクロストリップ線路を形成し、前
記コプレーナ線路導体(25)と前記第一接地導体(2
4)と前記第二接地導体(27)がコプレーナウェーブ
ガイド線路を形成し、前記マイクロストリップ線路と前
記コプレーナウェーブガイド線路は同一の特性インピー
ダンスを有することを特徴とする高周波回路パッケー
ジ。
2. A high frequency circuit package comprising a wall (22) formed on an upper surface of a dielectric substrate (21) for separating a high frequency circuit from the outside, wherein the dielectric substrate (21) inside the wall (22) is A microstrip line conductor (23) provided on the upper surface, a first ground conductor (24) provided on the lower surface of the dielectric substrate (21), and a coplanar provided on the lower surface of the dielectric substrate (21). A line conductor (25) and a through hole of the dielectric substrate (21) are filled with the conductor so as to electrically connect the microstrip line conductor (23) and the coplanar line conductor (15). Through hole (16) and the wall (2) provided on the upper surface of the dielectric substrate (21).
A part of 2) is provided on the upper surface with a second ground conductor (27), and the microstrip line conductor (23) and the first ground conductor (24) form a microstrip line, and the coplanar line conductor. (25) and the first ground conductor (2
4) and the second ground conductor (27) form a coplanar waveguide line, and the microstrip line and the coplanar waveguide line have the same characteristic impedance.
【請求項3】 誘電体基板(31)の上面に形成された
高周波回路を外部より隔てる壁(32)を備える高周波
回路パッケージにおいて、 前記壁の内側の前記誘電体基板(31)の上面に設けら
れたコプレーナ線路導体(33)と、 前記誘電体基板(31)の上面に設けられ、前記壁(3
2)の一部が上面に設けられる接地導体(34)と、 前記誘電体基板(31)の下面に設けられたマイクロス
トリップ線路導体(35)と、 前記誘電体基板(31)の貫通穴であって、前記コプレ
ーナ線路導体(33)と前記マイクロストリップ線路導
体(35)とを電気的に接続するように導体が充填され
たスルーホール(36)とを備え、 前記コプレーナ線路導体(33)と前記接地導体(3
4)がコプレーナウェーブガイド線路を形成し、前記マ
イクロストリップ線路導体(35)と前記接地導体(3
4)がマイクロストリップ線路を形成し、前記コプレー
ナウェーブガイド線路と前記マイクロストリップ線路は
同一の特性インピーダンスを有することを特徴とする高
周波回路パッケージ。
3. A high frequency circuit package comprising a wall (32) for separating a high frequency circuit formed on the upper surface of a dielectric substrate (31) from the outside, the high frequency circuit package being provided on the upper surface of the dielectric substrate (31) inside the wall. The coplanar line conductor (33), and the wall (3) provided on the upper surface of the dielectric substrate (31).
2) a ground conductor (34) partially provided on the upper surface, a microstrip line conductor (35) provided on the lower surface of the dielectric substrate (31), and a through hole of the dielectric substrate (31). And a through hole (36) filled with a conductor so as to electrically connect the coplanar line conductor (33) and the microstrip line conductor (35), and the coplanar line conductor (33) The ground conductor (3
4) forms a coplanar waveguide line, and the microstrip line conductor (35) and the ground conductor (3
4) forms a microstrip line, and the coplanar waveguide line and the microstrip line have the same characteristic impedance.
【請求項4】 誘電体基板(41)の上面に形成された
高周波回路を外部より隔てる壁(42)を備える高周波
回路パッケージにおいて、 前記壁の内側の前記誘電体基板(41)の上面に設けら
れたコプレーナ線路導体(43)と、 前記誘電体基板(41)の上面に設けられ、前記壁(4
2)の一部が上面に設けられる第一接地導体(44)
と、 前記誘電体基板(41)の下面に設けられたマイクロス
トリップ線路導体(45)と、 前記誘電体基板(41)の貫通穴であって、前記コプレ
ーナ線路導体(43)と前記マイクロストリップ線路導
体(45)とを電気的に接続するように導体が充填され
たスルーホール(46)と、 前記誘電体基板(41)の下面に設けられた第二接地導
体(47)とを備え、 前記コプレーナ線路導体(43)と前記第一接地導体
(44)と第二接地導体(47)がコプレーナウェーブ
ガイド線路を形成し、前記マイクロストリップ線路導体
(45)と前記第一接地導体(44)がマイクロストリ
ップ線路を形成し、前記コプレーナウェーブブガイド線
路と前記マイクロストリップ線路は同一の特性インピー
ダンスを有することを特徴とする高周波回路パッケー
ジ。
4. A high frequency circuit package comprising a wall (42) for separating a high frequency circuit formed on the upper surface of a dielectric substrate (41) from the outside, the high frequency circuit package being provided on the upper surface of the dielectric substrate (41) inside the wall. The coplanar line conductor (43) provided on the dielectric substrate (41) and the wall (4).
Part (2) of the first ground conductor (44) provided on the upper surface
A microstrip line conductor (45) provided on the lower surface of the dielectric substrate (41), a through hole of the dielectric substrate (41), the coplanar line conductor (43) and the microstrip line. A through hole (46) filled with a conductor so as to electrically connect to the conductor (45); and a second ground conductor (47) provided on the lower surface of the dielectric substrate (41), The coplanar line conductor (43), the first ground conductor (44) and the second ground conductor (47) form a coplanar waveguide line, and the microstrip line conductor (45) and the first ground conductor (44). A microstrip line is formed, and the coplanar wave guide line and the microstrip line have the same characteristic impedance. Road package.
【請求項5】 誘電体基板(51)の上面に形成された
高周波回路を外部より隔てる壁(52)を備える高周波
回路パッケージにおいて、 前記壁(52)の内側の前記誘電体基板(51)の上面
に設けられた第一マイクロストリップ線路導体(53)
と、 前記誘電体基板(51)の下面に設けられた第一接地導
体(54)と、 前記誘電体基板(51)の下面に設けられた第二マイク
ロストリップ線路導体(55)と、 前記誘電体基板(51)の上面に設けられ、前記壁(5
2)の一部が上面に設けられる第二接地導体(57)
と、 前記誘電体基板(51)の貫通穴であって、前記第一マ
イクロストリップ線路導体(53)と前記第二マイクロ
ストリップ線路導体(55)とを電気的に接続するよう
に導体が充填されたスルーホール(56)とを備え、 前記第一マイクロストリップ線路導体(53)と前記第
一接地導体(54)、及び前記第二マイクロストリップ
線路導体(55)と前記第二接地導体(57)は、それ
ぞれマイクロストリップ線路を形成し、両方のマイクロ
ストリップ線路は同一の特性インピーダンスを有するこ
とを特徴とする高周波回路パッケージ。
5. A high frequency circuit package comprising a wall (52) formed on an upper surface of a dielectric substrate (51) for separating a high frequency circuit from the outside, wherein the dielectric substrate (51) inside the wall (52) is First microstrip line conductor (53) provided on the upper surface
A first ground conductor (54) provided on the lower surface of the dielectric substrate (51); a second microstrip line conductor (55) provided on the lower surface of the dielectric substrate (51); The wall (5) is provided on the upper surface of the body substrate (51).
Second grounding conductor (57) with a part of 2) provided on the upper surface
A through hole in the dielectric substrate (51), the conductor being filled so as to electrically connect the first microstrip line conductor (53) and the second microstrip line conductor (55). A through hole (56), the first microstrip line conductor (53) and the first ground conductor (54), and the second microstrip line conductor (55) and the second ground conductor (57). Is a microstrip line, and both microstrip lines have the same characteristic impedance.
JP4006988A 1992-01-18 1992-01-18 High frequency circuit package Pending JPH05199019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4006988A JPH05199019A (en) 1992-01-18 1992-01-18 High frequency circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4006988A JPH05199019A (en) 1992-01-18 1992-01-18 High frequency circuit package

Publications (1)

Publication Number Publication Date
JPH05199019A true JPH05199019A (en) 1993-08-06

Family

ID=11653530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4006988A Pending JPH05199019A (en) 1992-01-18 1992-01-18 High frequency circuit package

Country Status (1)

Country Link
JP (1) JPH05199019A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139504A (en) * 1994-11-14 1996-05-31 Nec Corp Waveguide and plane line converter
EP0848447A3 (en) * 1996-12-12 1999-03-10 Sharp Kabushiki Kaisha Transmission circuit using strip line in three dimensions
US8013685B2 (en) 2006-03-03 2011-09-06 Renesas Electronics Corporation Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate
CN104112885A (en) * 2014-05-20 2014-10-22 北京雷格讯电子有限责任公司 High-performance band-shaped transmission line guide mechanism
JP2019140221A (en) * 2018-02-09 2019-08-22 矢崎総業株式会社 Electronic component mounting product

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139504A (en) * 1994-11-14 1996-05-31 Nec Corp Waveguide and plane line converter
EP0848447A3 (en) * 1996-12-12 1999-03-10 Sharp Kabushiki Kaisha Transmission circuit using strip line in three dimensions
US6023211A (en) * 1996-12-12 2000-02-08 Sharp Kabushiki Kaisha Transmission circuit using strip line in three dimensions
US8013685B2 (en) 2006-03-03 2011-09-06 Renesas Electronics Corporation Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate
US8085112B2 (en) 2006-03-03 2011-12-27 Nec Corporation Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate
CN104112885A (en) * 2014-05-20 2014-10-22 北京雷格讯电子有限责任公司 High-performance band-shaped transmission line guide mechanism
JP2019140221A (en) * 2018-02-09 2019-08-22 矢崎総業株式会社 Electronic component mounting product

Similar Documents

Publication Publication Date Title
EP0503200B1 (en) Package for microwave integrated circuit
JP3500268B2 (en) High frequency input / output terminal and high frequency semiconductor element storage package using the same
EP1149469B1 (en) Wideband impedance coupler
US5994983A (en) Microwave circuit, capped microwave circuit and use thereof in a circuit arrangement
JP3457802B2 (en) High frequency semiconductor device
JP3217677B2 (en) High frequency semiconductor device
JPH05199019A (en) High frequency circuit package
JP6907916B2 (en) High frequency circuit
JP2002185201A (en) High frequency wiring board
JP2803551B2 (en) Microstrip waveguide conversion circuit
JP3618046B2 (en) High frequency circuit package
JP3462062B2 (en) Connection structure of high-frequency transmission line and wiring board
JPH08250911A (en) High frequency air-tight module
JP7077137B2 (en) Transmission lines and connectors
JP2002299502A (en) Package for storing high-frequency semiconductor elements
JP7580670B2 (en) Microstrip line-waveguide transition
JP3395290B2 (en) High frequency circuit board
JP3833426B2 (en) High frequency wiring board
JP2002359443A (en) Connection structure of high-frequency package and wiring board
JP3112253B2 (en) High frequency semiconductor device
JP4821391B2 (en) Circuit board connection structure
JPH06244602A (en) Microwave integrated circuit and package for the same
JP3600729B2 (en) High frequency circuit package
JP2001185918A (en) High frequency wiring board
JP2001189405A (en) High frequency input / output terminals and high frequency semiconductor element storage package

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011030