JPH05197359A - 表示用ルックアップテーブル回路 - Google Patents

Abstract

(57)【要約】 【目的】 表示ブランク期間の短い表示器であっても、
画面に乱れを生じさせることなく、ルックアップテーブ
ルメモリのデータを書換えることができるようにする。 【構成】 通常、マルチプレクサ２０３，２０６の入力
はそれぞれアドレスバス１０２−２側及び入力レジスタ
２０５側に選択されている。したがって、表示制御回路
１０１からの書換データは表示タイミングにかかわらず
随時書換用バッファメモリ２０１に書込まれる。また、
フレームメモリ１０４からの表示データは各入力レジス
タ２０５を介して各ルックアップテーブルメモリ２０２
に送られ、ここで色データに変換され、出力レジスタ２
０７を介して表示器１０７に送られる。書換用バッファ
メモリ２０１に対する書込みが終了した後、表示ブラン
ク期間が開始されると、コントローラ２０８はマルチプ
レクサ２０３，２０６の入力を共にアドレスカウンタ２
０４側に切換える。これにより、書換データが書換用バ
ッファメモリ２０１から各ルックアップテーブル２０２
へ短い期間で一括して転送される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ、計測機
器、ワープロ等の情報機器に用いられている表示用ルッ
クアップテーブル回路に関するものである。

【０００２】

【従来の技術】カラーＣＴＲあるいはカラーＬＣＤ等の
表示器の画面に表示を行う場合、フレームメモリに記憶
されているイメージ情報を、１画素毎にＲ（赤），Ｇ
（緑），Ｂ（青）の色信号に変換し、これを画面に出力
する。

【０００３】ルックアップテーブル回路はこの変更を行
うものであり、内部には表示器の画素数に対応する容量
のルックアップテーブルメモリ（ＲＡＭ）が設けられて
いる。このルックアップテーブルメモリには、Ｒ，Ｇ，
Ｂの各色が例えば３ビット８階調で表わされるとすれ
ば、２５６色の色データが格納されている。

【０００４】ところで、このようなルックアップテーブ
ルメモリに格納されている色データについて書換えを行
う場合があるが、従来の情報機器では、この書換えを垂
直ブランク期間などの表示ブランク期間中に行なってい
た。

【０００５】

【発明が解決しようとする課題】しかし、最近は平面デ
ィスプレイデバイスが多く採用されてきているが、この
ようなフラット型画面の場合には垂直ブランキング期間
は短いものとなる。

【０００６】そのため、垂直ブランキング期間中にこの
書換えを終了することができず、表示期間中に入っても
書換えを行なわなければならなかった。このような場合
には、表示動作中に画面にノイズが発生したり、画面の
色が途中から変化してしまう等の不具合が生じることに
なる。

【０００７】本発明は上記事情に鑑みてなされたもので
あり、表示器の表示ブランク期間が短い場合であって
も、画面の乱れを生じることなしに、ルックアップテー
ブルメモリに格納されているデータの書換えを行なうこ
とが可能な表示用ルックアップテーブル回路を提供する
ことを目的とするものである。

【０００８】

【課題を解決するための手段】本発明は上記課題を解決
するための手段として表示制御回路及び表示タイミング
制御回路からの制御信号に基づいて、フレームメモリに
蓄積された表示データの読込みを行い、この表示データ
を各画素毎に色又は輝度を与えて表示器に出力する表示
用ルックアップテーブル回路において、前記表示データ
に付された色情報又は輝度情報に対応する色データ又は
輝度データを格納する複数のルックアップテーブルメモ
リと、前記表示制御回路から送られてくる、前記色デー
タ又は輝度データについての書換データを、表示タイミ
ング如何にかかわらず随時格納する書換バッファメモリ
と、を備え、前記書換用バッファメモリに格納された書
換データを表示ブランク期間中に前記複数のルックアッ
プテーブルメモリへ転送することにより、前記色データ
又は輝度データの書換えを一括して行なうことを特徴と
するものである。

【０００９】

【作用】上記構成において、表示制御回路及び表示タイ
ミング制御回路は、表示期間中には、フレームメモリか
ら読出した表示データを、複数のルックアップテーブル
メモリにより色データ又は輝度データが付された表示デ
ータに変換し、これを表示器に出力する。

【００１０】一方、書換用バッファメモリには、表示制
御回路からの書換データが表示期間であると表示ブラン
ク期間であるとを問わず随時書込まれる。

【００１１】このように、書換データが書換用バッファ
メモリに書込まれた後、表示ブランク期間に入ると、こ
の書換データが書換用バッファメモリから複数のルック
アップテーブルに転送され、ルックアップテーブルメモ
リ内の色データ又は輝度データの書換えが一括して行わ
れる。この書換えに要する時間は、表示ブランク期間よ
りも充分短いものである。したがって、この書換えを行
うことにより画面に乱れが生じることはない。

【００１２】

【実施例】以下、本発明の実施例を図１乃至図３に基づ
き説明する。図２は、この実施例に係るルックアップテ
ーブル回路の制御を行なう装置のブロック構成図であ
る。

【００１３】図２において、ＣＰＵ内に設けられている
表示制御回路１０１には、システムバス１０２を介して
主メモリ１０３、フレームメモリ１０４、表示タイミン
グ制御回路１０５が接続されている。

【００１４】主メモリ１０３は、表示制御回路１０１の
プログラム、データ等を記憶するものである。フレーム
メモリ１０４は、画面に表示するイメージを記憶するも
のであり、画面の１画素に対応して、例えば１バイトで
色あるいは階調などのインデクス情報を記憶する。

【００１５】表示タイミング制御回路１０５は表示タイ
ミング信号などを生成するものであり、画面の表示タイ
ミングに合わせてフレームメモリ１０４から順次表示デ
ータを読出し、それをルックアップテーブル回路１０６
を介して表示器１０７に出力する。

【００１６】ルックアップテーブル回路１０６は、フレ
ームメモリ１０４から読出した画面の色又は階調インデ
ックスを実際のＲ，Ｇ，Ｂの色データ又はモノクローム
の輝度データに変換し、これを表示器１０７に出力す
る。なお、表示器１０７としては、例えば、ＬＣＤ（液
晶）、ＥＬ（エレクトロルミネッセンス）、プラズマあ
るいはＣＲＴ等の平面ディスプレイ装置を挙げることが
できる。

【００１７】図１は図２におけるルックアップテーブル
１０６の構成を示すブロック図である。この図におい
て、ルックアップテーブル回路１０６には、１つの書換
用バッファメモリ（ＲＡＭ）２０１と、複数のルックア
ップテーブル用メモリ（ＲＡＭ）２０２とが設けられて
いる。

【００１８】書換用バッファメモリ２０１は１つのルッ
クアップテーブルメモリ２０２と同じ容量を有するもの
であり、ルックアップテーブルメモリ２０２に書込むデ
ータを一時的にバッファリングするものである。表示制
御回路１０１は、データバス１０２−１、アドレスバス
１０２−２、マルチプレクサ２０３、読出用出力バッフ
ァ２０９を介してこの書替用バッファメモリ２０１にリ
ードライトアクセスすることができる。なお、複数のル
ックアップテーブルメモリ２０２は、同時に表示器１０
７に出力するピクセルと同数のメモリ部を備えている。

【００１９】マルチプレクサ２０３は、表示制御回路１
０１からアドレスバス１０２−２を介して送られてくる
ＣＰＵアドレス信号と、カウンタ２０４からの転送アド
レス信号との間の切換えを行ない、いずれかのアドレス
信号を書換用バッファメモリ２０１に出力するものであ
る。また、カウンタ２０４は、書換用バッファメモリ２
０１の読出用アドレスであると共に、ルックアップテー
ブルメモリ２０２の書込用アドレスであるアドレス信号
を生成するものである。

【００２０】コントローラ２０８は、ルックアップテー
ブル回路１０６全体の制御を行うものであり、表示タイ
ミング制御回路１０５又は表示制御回路１０１から、垂
直ブランクタイミング信号、転送開始コマンド信号など
の制御信号２１０を入力する。

【００２１】入力レジスタ２０５は、フレームメモリ１
０４から表示データを受取り、保持するものである。こ
の複数の入力レジスタ２０５は、１画素を表わすインデ
ックスのビット数と同じビット数のレジスタ部を、表示
器１０７が同時に必要とするピクセル数だけ備えてい
る。

【００２２】マルチプレクサ２０６は、カウンタ２０４
の出力と入力レジスタ２０５の出力との間の切換えを行
ない、これらのいずれかをルックアップテーブルメモリ
２０２のアドレスとして出力するものである。また、出
力レジスタ２０７は、ルックアップテーブルメモリ２０
２から出力されるデータを一旦保持し、これを表示器１
０７に出力するものである。

【００２３】次に、上記のように構成される本発明の実
施例の動作を図３のタイムチャートを参照しつつ説明す
る。

【００２４】まず、通常の場合、マルチプレクサ２０３
はアドレスバス１０２−２側からの入力を選択し、マル
チプレクサ２０６は入力レジスタ２０５側からの入力を
選択している。したがって、書換用バッファメモリ２０
１は、表示期間、表示ブランク期間のいずれにおいても
表示制御回路１０１からの書換データを蓄積することが
できる。一方、ルックアップテーブル２０２では、入力
レジスタ２０５から送られてくるフレームメモリ１０４
のインデックス情報が色データ又は輝度データに変換さ
れ、これが出力レジスタ２０７に出力されている。

【００２５】ここで、図３に示したフレームパルス（Ｆ
Ｐ）３０１は表示タイミング制御回路１０５から出力さ
れる信号であり、１画面の表示毎に１回出力されるもの
である。すなわち、ＣＲＴにおける垂直同期信号ＶSYNC
に相当するものである。同様に、ラインパルス（ＬＰ）
３０２は１ラインの表示毎に１回出力されるものであ
り、ＣＲＴにおける水平同期信号ＨSYNCに相当する。

【００２６】そして、表示器１０７に出力されるデータ
３０３は、１回のラインパルス３０２につき１ライン
（１行）分が出力される。図３の例では、表示器１０７
の１画面は４８０ラインにより形成されており、４８０
ライン分のデータの出力後に、４ライン分のダミー行タ
イミングが生じるようになっている。なお、３０９は装
置全体の制御に用いられるクロックパルスである。

【００２７】さて、書換用バッファメモリ２０１に対す
るデータ書込みが終了すると、表示制御回路１０１は、
表示タイミング制御回路が垂直同期割込信号３０６（Ｌ
信号）を出力するのを待つことになる。この垂直同期割
込信号３０６は、１画面の表示の開始時点で出力される
ものである。

【００２８】垂直同期割込信号３０６が出力されると、
表示制御回路１０１は、表示タイミング制御回路１０５
を介してルックアップテーブル回路１０６に対し、ある
いは直接にルックアップテーブル回路１０６に対し、コ
マンド信号である転送スタート信号３０５をセットす
る。このセットにより、垂直同期割込信号３０６はＬレ
ベルからＨレベルにリセットされる。

【００２９】転送スタート信号３０５がセットされる
と、ルックアップテーブル回路１０６のコントローラ２
０８は垂直ブランク期間がくるまで待機する。そて、表
示タイミング制御回路１０５からの垂直ブランク信号３
０４（４ラインのダミー行の期間だけアクティブになっ
ている。）により垂直ブランク期間の開始を知ると、コ
ントローラ２０８は転送イネーブル信号３０７をセット
する。

【００３０】この転送イネーブル信号３０７がアクティ
ブになっている間、マルチプレクサ２０３，２０６は、
共にアドレスカウンタ２０４側からの入力を選択する。
これにより、書換用バッファメモリ２０１のリードアド
レスと、各ルックアップテーブル２０２のライトアドレ
スとが同一となり、書換データが書換用バッファメモリ
２０１から各ルックアップテーブルメモリ２０２へ転送
される。図３の３０８は、ルックアップテーブルメモリ
２０２に対するアドレス信号であり、書換データ転送中
はアドレスカウンタ２０４がスタートからエンドまでの
アドレスを生成する。

【００３１】書換データの転送が終了すると、転送イネ
ーブル信号３０７及び転送スタート信号３０５がリセッ
トされる。図３のタイムチャートから明らかなように、
転送イネーブル信号３０７がアクティブになっている期
間は垂直ブランク期間に比べて充分に短いものである。
したがって、表示期間中に書換データが行なわれること
はなく、垂直ブランク期間の短いフラット形画面の表示
デバイスの場合でも画面に乱れが生じることはない。

【００３２】

【発明の効果】以上のように、本発明によれば、書換用
バッファメモリを設けて随時書換データを蓄積できるよ
うにし、表示ブランク期間中に、この書換データを書換
用バッファメモリから各ルックアップテーブルメモリへ
一括して転送することにより書換えを行う構成としたの
で、表示ブランク期間の短い表示器であっても、画面に
乱れを生じさせることなく、ルックアップテーブルメモ
リのデータを書換えることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るルックアップテーブル回
路の構成を示すブロック図。

【図２】図１のルックアップテーブル回路を用いた情報
機器の構成例を示すブロック図。

【図３】図１及び図２の動作を説明するためのタイムチ
ャート。

【符号の説明】

１０１ 表示制御回路 １０４ フレームメモリ １０５ 表示タイミング制御回路 １０６ ルックアップテーブル回路 １０７ 表示器 ２０１ 書換用バッファメモリ ２０２ ルックアップテーブルメモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示制御回路及び表示タイミング制御回路
   からの制御信号に基づいて、フレームメモリに蓄積され
   た表示データの読込みを行い、この表示データを各画素
   毎に色又は輝度を与えて表示器に出力する表示用ルック
   アップテーブル回路において、 前記表示データに付された色情報又は輝度情報に対応す
   る色データ又は輝度データを格納する複数のルックアッ
   プテーブルメモリと、 前記表示制御回路から送られてくる、前記色データ又は
   輝度データについての書換データを、表示タイミング如
   何にかかわらず随時格納する書換バッファメモリと、 を備え、前記書換用バッファメモリに格納された書換デ
   ータを表示ブランク期間中に前記複数のルックアップテ
   ーブルメモリへ転送することにより、前記色データ又は
   輝度データの書換えを一括して行なうことを特徴とする
   表示用ルックアップテーブル回路。