[go: up one dir, main page]

JPH05175380A - Hybrid integrated circuit and its production - Google Patents

Hybrid integrated circuit and its production

Info

Publication number
JPH05175380A
JPH05175380A JP3344533A JP34453391A JPH05175380A JP H05175380 A JPH05175380 A JP H05175380A JP 3344533 A JP3344533 A JP 3344533A JP 34453391 A JP34453391 A JP 34453391A JP H05175380 A JPH05175380 A JP H05175380A
Authority
JP
Japan
Prior art keywords
solder
heat sink
flux
layer
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3344533A
Other languages
Japanese (ja)
Other versions
JP2680764B2 (en
Inventor
Kikuo Isoyama
貴久雄 磯山
Yuusuke Igarashi
優助 五十嵐
Kazunori Takashima
和典 高島
Masaru Kanakubo
優 金久保
Norihiro Sakai
紀泰 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3344533A priority Critical patent/JP2680764B2/en
Publication of JPH05175380A publication Critical patent/JPH05175380A/en
Application granted granted Critical
Publication of JP2680764B2 publication Critical patent/JP2680764B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To prevent a solder cavity generated on the interface between a heat sink, which is firmly fixed on a metal plate through a solder layer, and the solder layer. CONSTITUTION:A slight quantity of solder cream 5 or flux is applied on a solder layer 4 formed at a prescribed position on a conducting path 3 formed in a desired shape on a substrate, a heat sink 6 mounted with a power semiconductor element is mounted on the solder cream 5 or the flux and the heat sink 6 is firmly fixed on the solder layer 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は混成集積回路及びその製
造方法に関し、特にヒートシンクを介してパワー半導体
素子が固着搭載される混成集積回路及びその製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit and a manufacturing method thereof, and more particularly to a hybrid integrated circuit in which a power semiconductor element is fixedly mounted via a heat sink and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来、ヒートシンクを搭載した混成集積
回路は図9に示す如く、表面を絶縁処理したアルミニウ
ム板の如き良熱伝導性混成集積回路基板(21)上に銅
箔をエッチングして形成した所望の導電路(22)を有
し、この導電路(22)の一部に固着パッド(23)も
同時に形成する。固着パッド(23)はこれに固着する
ヒートシンク(24)と略同一形状に形成され、固着パ
ッド(23)には銅片等より成るヒートシンク(24)
を半田付けし、更にヒートシンク(24)にはパワー半
導体素子(25)を固着している。
2. Description of the Related Art Conventionally, as shown in FIG. 9, a hybrid integrated circuit having a heat sink is formed by etching a copper foil on a good thermal conductive hybrid integrated circuit board (21) such as an aluminum plate whose surface is insulated. The desired conductive path (22) is formed, and the fixing pad (23) is also formed on a part of the conductive path (22) at the same time. The fixing pad (23) is formed in substantially the same shape as the heat sink (24) fixed to the fixing pad (23), and the fixing pad (23) is made of a copper piece or the like.
, And the power semiconductor element (25) is fixed to the heat sink (24).

【0003】斯上した構造に於いて固着パッド(23)
に隣接して他の導電路(22)が配置されていると、固
着パッド(23)にヒートシンク(24)を超音波振動
を加えて半田付けする際にはみ出した半田が基板(2
1)表面の樹脂層上で球状となり隣接する他の導電路
(22)と短絡するおそれがあった。上記した問題は半
田クリームの量を比較的少なく設定すれば容易に解決で
きるものであるが、ヒートシンクと固着パッドとを確実
に固着させ且つ熱抵抗をある程度低くするためには、半
田クリーム量をどうしても若干多めに印刷しなければな
らないという解決できない問題があった。
In the above structure, the fixing pad (23)
If another conductive path (22) is disposed adjacent to the heat sink (24) when the heat sink (24) is soldered to the fixing pad (23) by applying ultrasonic vibration to the board (2).
1) There was a risk that the resin layer on the surface became spherical and short-circuited with another adjacent conductive path (22). The above-mentioned problem can be easily solved by setting the amount of the solder cream to a relatively small amount, but in order to securely fix the heat sink and the fixing pad and reduce the thermal resistance to some extent, the amount of the solder cream is inevitable. There was an unsolvable problem of having to print a little more.

【0004】かかる問題を解決するために種々の提案が
なされている。先ず、第1に、図9に示す如く、固着パ
ッド(23)の少なくとも一側辺に拡張部(26)を設
け、超音波振動印加時に生ずる過剰半田を拡張部(2
6)で吸収する。第2に、図10に示す如く、ヒートシ
ンク(30)の側面に溝(31)を設け、超音波振動印
加時に生ずる過剰半田を溝(31)を通じてせり上げて
吸収する。というような提案が既に為されている。
Various proposals have been made to solve such problems. First, as shown in FIG. 9, first, an expansion portion (26) is provided on at least one side of the fixing pad (23) to remove excess solder generated when ultrasonic vibration is applied to the expansion portion (2).
Absorb in 6). Secondly, as shown in FIG. 10, a groove (31) is provided on the side surface of the heat sink (30), and excess solder generated when ultrasonic vibration is applied is raised and absorbed through the groove (31). Such a proposal has already been made.

【0005】ところで、ヒートシンクをパッド上に半田
付ける場合、半田層中に半田ボイド(半田巣)の発生を
出来るだけおさえるために超音波振動をヒートシンクに
加えることにより、半田層中のボイドの発生をある程度
おさえることができる。
By the way, when a heat sink is soldered onto a pad, ultrasonic vibration is applied to the heat sink in order to suppress the generation of solder voids in the solder layer, so that the generation of voids in the solder layer is prevented. Can be suppressed to some extent.

【0006】[0006]

【発明が解決しようとする課題】上述した提案は、超音
波振動により生じる過剰半田の問題点を防止することが
できるものの新たな問題が発生する。即ち、図9に示す
如き、固着パッド(23)に拡張部(26)を設ける構
造においては、固着パッド(23)に必らず余剰半田を
確実に吸収することができる比較的大きめの拡張部(2
6)を形成しなければならず実装面積が低下し混成集積
回路の小型化の妨げとなる。
Although the above-mentioned proposal can prevent the problem of excessive solder caused by ultrasonic vibration, a new problem arises. That is, in the structure in which the expansion portion (26) is provided on the fixing pad (23) as shown in FIG. 9, the fixing pad (23) is a relatively large expansion portion that can surely absorb the excess solder. (2
6) must be formed, which reduces the mounting area and hinders downsizing of the hybrid integrated circuit.

【0007】また、図10に示す如き構造では、ヒート
シンク(30)の溝(31)でせり上り現像で半田を吸
収させなければならず、ヒートシンク(30)の肉厚を
ある程度厚く形成しないとせり上り半田がヒートシンク
上に固着された半導体チップまでせり上り不良となる恐
れがある。さらに図10に示す構造ではヒートシンク
(30)に側面に溝を形成しなければならず、かかる溝
を形成するため専用のプレス打抜き工程が必要である。
Further, in the structure as shown in FIG. 10, the groove (31) of the heat sink (30) must absorb the solder by the rising development, and the thickness of the heat sink (30) must be made thick to some extent. There is a risk that the rising solder will stick up to the semiconductor chip fixed on the heat sink, resulting in a failure. Furthermore, in the structure shown in FIG. 10, a groove must be formed on the side surface of the heat sink (30), and a dedicated press punching step is required to form such a groove.

【0008】いずれの提案においても、ヒートシンクに
超音波振動を印加し、半田ボイドの発生を防止する構造
であれば、上述した過剰半田は必らず発生し、上述した
問題は解決することができない課題である。さらに、従
来構造では、超音波振動をヒートシンクに印加させるた
めにヒートシンクがパワー半導体素子よりも大きめに形
成されるため、パワー半導体素子の大型化に伴い上述の
如く、ヒートシンクをチップサイズより大きめに形成し
なければならず、混成集積回路の小型化の妨げとなって
いた。
In any of the proposals, if the structure is such that ultrasonic vibration is applied to the heat sink to prevent the generation of solder voids, the above-mentioned excessive solder is inevitably generated and the above-mentioned problems cannot be solved. It is an issue. Furthermore, in the conventional structure, since the heat sink is formed larger than the power semiconductor element in order to apply ultrasonic vibration to the heat sink, as the power semiconductor element becomes larger, the heat sink is formed larger than the chip size as described above. This has been an obstacle to miniaturization of the hybrid integrated circuit.

【0009】[0009]

【課題を解決するための手段】上述した課題を解決する
ために、この発明に係わる混成集積回路は、良熱伝導性
の優れた硬質基板と、前記基板上に形成された所望形状
の金属層と、前記金属層の所望位置に塗布された半田層
と、前記半田層上に微量に塗布された半田クリームある
いはフラックスと、前記半田及び前記半田クリームある
いはフラックスを溶融させ前記金属層上に固着されたパ
ワー半導体素子を搭載したヒートシンクとを具備し、前
記半田層内に含まれたフラックスあるいは前記フラック
スを前記金属層の周端辺近傍にのみ残在させたことを特
徴としている。
In order to solve the above-mentioned problems, a hybrid integrated circuit according to the present invention comprises a hard substrate excellent in good thermal conductivity and a metal layer having a desired shape formed on the substrate. A solder layer applied at a desired position on the metal layer, a solder cream or flux applied in a trace amount on the solder layer, and the solder and the solder cream or flux are melted and fixed on the metal layer. And a heat sink having a power semiconductor element mounted thereon, wherein the flux contained in the solder layer or the flux is left only near the peripheral edge of the metal layer.

【0010】一方、この発明に係わる混成集積回路の製
造方法は、良熱伝導性の優れた金属基板を用意する工程
と、前記基板上の所望位置に半田を塗布し半田層を形成
する工程と、前記半田層上に半田クリームあるいはフラ
ックスを塗布した後、前記半田層上にヒートシンクを搭
載し、前記半田層を溶融させる工程とを具備したことを
特徴としている。
On the other hand, the method of manufacturing a hybrid integrated circuit according to the present invention comprises the steps of preparing a metal substrate having excellent thermal conductivity and applying solder at a desired position on the substrate to form a solder layer. After applying a solder cream or flux onto the solder layer, a heat sink is mounted on the solder layer to melt the solder layer.

【0011】さらに、この発明に係わる混成集積回路の
製造方法は、所望形状の導電路が形成された基板を準備
する工程と、前記導電路上の所望位置にクリーム半田を
塗布し、前記クリーム半田を溶融・硬化させ半田層を形
成する工程と、前記半田層上に微量の半田クリームある
いはフラックスを塗布した後、前記半田層上にパワー半
導体素子が固着されたヒートシンクを搭載し、前記基板
を加熱する工程とを具備したことを特徴としている。
Further, in the method for manufacturing a hybrid integrated circuit according to the present invention, a step of preparing a substrate on which a conductive path having a desired shape is formed, cream solder is applied to a desired position on the conductive path, and the cream solder is applied. A step of melting and curing to form a solder layer, and after applying a small amount of solder cream or flux on the solder layer, mount a heat sink having a power semiconductor element fixed on the solder layer and heat the substrate. And a process.

【0012】[0012]

【作用】以上の様に構成される混成集積回路及びその製
造方法においては、半田層上に微量の半田クリームある
いはフラックスを塗布してヒートシンクを固着すること
により、ヒートシンクと半田層との界面に生じる半田ボ
イド(半田の巣)の発生を著しく抑制することができ
る。その結果、ヒートシンクと半田層との熱伝導性を最
適にすることができ、ヒートシンクの熱放散効果を最大
限発揮させることができる。
In the hybrid integrated circuit and the method of manufacturing the same configured as described above, a slight amount of solder cream or flux is applied to the solder layer to fix the heat sink, so that it occurs at the interface between the heat sink and the solder layer. The generation of solder voids (solder nests) can be significantly suppressed. As a result, the thermal conductivity between the heat sink and the solder layer can be optimized, and the heat dissipation effect of the heat sink can be maximized.

【0013】また、半田層上には微量の半田クリームあ
るいはフラックスのみが配置されることにより、ヒート
シンク固着時の半田層溶融時に発生するフラックスを最
小限に抑制することができる。即ち、フラックスはヒー
トシンクの固着パッド周辺近傍のみに残在させることが
でき、フラックスを周辺に流出させることはない。
Further, by arranging only a small amount of solder cream or flux on the solder layer, it is possible to minimize the flux generated when the solder layer is melted when the heat sink is fixed. That is, the flux can be left only around the fixing pad of the heat sink, and the flux does not flow out to the periphery.

【0014】[0014]

【実施例】以下に、図1乃至図8に示した実施例に基づ
いて、本発明の混成集積回路及びその製造方法を説明す
る。本発明の混成集積回路は、図8に示す如く、良熱伝
導性の優れた基板(1)と、その基板(1)の一主面に
形成された絶縁層(2)と、その絶縁層(2)上に形成
された所望形状の導電路(3)と、導電路(3)の所望
位置に形成された半田層(4)と、半田層(4)上に微
量に塗布された半田クリーム(5)と、半田層(4)上
に搭載されたヒートシンク(6)とから構成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A hybrid integrated circuit of the present invention and a method of manufacturing the same will be described below with reference to the embodiments shown in FIGS. As shown in FIG. 8, the hybrid integrated circuit of the present invention includes a substrate (1) having excellent thermal conductivity, an insulating layer (2) formed on one main surface of the substrate (1), and an insulating layer thereof. (2) A conductive path (3) having a desired shape formed on the solder layer, a solder layer (4) formed at a desired position on the conductive path (3), and a small amount of solder applied on the solder layer (4). It consists of a cream (5) and a heat sink (6) mounted on the solder layer (4).

【0015】以下に本発明の混成集積回路の製造工程を
詳細に説明する。先ず、図1に示す如く、所望形状の導
電路(3)が形成された基板(1)を準備する。基板
(1)には、放熱特性および加工性を考慮して、表面を
例えば、陽極酸化処理した略2mm厚のアルミニウム等
の金属基板が使用される。この製造段階の基板(1)は
数乃至十数単位の混成集積回路装置の平面サイズを有し
ており、単位混成集積回路装置への分割を考慮してスリ
ット(図示しない)が形成されている。この基板(1)
の一主面に、エポキシ樹脂等の接着性を有する熱硬化性
絶縁樹脂と略35μm厚の銅箔とからなるクラッド材が
温度150℃〜170℃、1平方センチメートル当り5
0〜100Kgの圧力でホットプレスされる。このホッ
トプレス工程により、熱硬化性絶縁樹脂は完全硬化して
略35μm厚の絶縁層(2)となる。
The manufacturing process of the hybrid integrated circuit of the present invention will be described in detail below. First, as shown in FIG. 1, a substrate (1) on which a conductive path (3) having a desired shape is formed is prepared. For the substrate (1), a metal substrate such as aluminum having a thickness of about 2 mm whose surface is anodized is used in consideration of heat dissipation characteristics and workability. The substrate (1) at this manufacturing stage has a plane size of several to ten or more units of the hybrid integrated circuit device, and a slit (not shown) is formed in consideration of division into the unit hybrid integrated circuit device. .. This board (1)
On one main surface, a clad material composed of a thermosetting insulating resin having an adhesive property such as an epoxy resin and a copper foil having a thickness of about 35 μm is provided at a temperature of 150 ° C. to 170 ° C. and 5 per square centimeter.
It is hot pressed at a pressure of 0 to 100 kg. By this hot pressing process, the thermosetting insulating resin is completely cured to form the insulating layer (2) having a thickness of about 35 μm.

【0016】そして、ホットプレスされた銅箔を所望形
状にエッチングして所望のパターンを有する導電路
(3)を形成する。かかる導電路(3)は、半導体素
子、チップコンデンサー、チップ抵抗等の素子及びヒー
トシンクを固着するパッド(3a)を有している。それ
らのパッド(3a)の隣接する位置(約0.2〜0.5
mm間隔)には引回し用の導電パターン(3b)が延在
形成される。
Then, the hot-pressed copper foil is etched into a desired shape to form a conductive path (3) having a desired pattern. The conductive path (3) has pads (3a) for fixing elements such as semiconductor elements, chip capacitors, chip resistors and heat sinks. Adjacent positions (about 0.2 to 0.5) of those pads (3a)
A conductive pattern (3b) for wiring is extendedly formed in (mm interval).

【0017】次に、図2に示す如く、パッド(3a)の
所望位置に半田クリーム(4a)を塗布し、半田層
(4)を形成する。この工程で塗布される半田クリーム
(4a)は、ヒートシンクが固着されるパッド(3a)
及び図中には開示されてないが外部リードが固着される
パッドにのみ選択して、例えばスクリーン印刷等の手段
を用いて印刷される。
Next, as shown in FIG. 2, a solder cream (4a) is applied to a desired position of the pad (3a) to form a solder layer (4). The solder cream (4a) applied in this step is the pad (3a) to which the heat sink is fixed.
Although not shown in the drawing, only the pad to which the external lead is fixed is selected and printed using a means such as screen printing.

【0018】この工程で使用される半田クリーム(4
a)は、パッド(3a)の表面が酸化している恐れがあ
るため、表面活性化の強い無機酸フラックス入りの半田
クリーム(4a)が使用される。そのため、クリーム
(4a)を印刷・溶融・硬化させた後、洗浄しフラック
スを完全除去して半田層(4)が形成される。次に、図
3に示す如く、半田層(4)が形成されたパッド(3
a)以外のパッド(3b)上に、半田ペーストあるいは
銀ペースト等のペースト材をスクリーン印刷あるいはポ
ッティングする。そして、半田ペースト上にチップ抵
抗、チップコンデンサー等の電子部品(7)を搭載し、
リフローして完全に固着する。又、銀ペースト上にも小
信号用の素子を搭載し熱硬化させて小信号素子を完全固
着する。
Solder cream (4
For a), since the surface of the pad (3a) may be oxidized, a solder cream (4a) containing an inorganic acid flux with strong surface activation is used. Therefore, after the cream (4a) is printed / melted / cured, the cream (4a) is washed to completely remove the flux to form the solder layer (4). Next, as shown in FIG. 3, the pad (3
A paste material such as solder paste or silver paste is screen-printed or potted on the pads (3b) other than a). Then, electronic components (7) such as chip resistors and chip capacitors are mounted on the solder paste,
Reflow and fix completely. Also, a small signal element is mounted on the silver paste and thermally cured to completely fix the small signal element.

【0019】次に図4に示す如く、半田層(4)上に微
量の半田クリーム(5)あるいはフラックスを塗布す
る。本実施例では半田クリームを用いている。かかる半
田クリーム(5)は半田層(4)の融点よりも低い半田
クリームが用いられ、且つロジン系のフラックスでクリ
ーム状に形成される。その半田クリーム(5)を半田層
(4)の略中央部の一点に滴下する。
Next, as shown in FIG. 4, a small amount of solder cream (5) or flux is applied onto the solder layer (4). In this embodiment, solder cream is used. As the solder cream (5), a solder cream whose melting point is lower than the melting point of the solder layer (4) is used, and is formed into a cream shape with a rosin-based flux. The solder cream (5) is dropped on one point of the substantially central portion of the solder layer (4).

【0020】次に図5に示す如く、半田層(4)上にヒ
ートシンク(6)を載置する。ヒートシンク(6)は、
例えば銅材により形成され、その表面はニッケルメッキ
等の金属でメッキ処理が施されている。そのヒートシン
ク(6)の上面にはパワートランジスタ等のパワー半導
体素子(7)が半田固着されている。かかるヒートシン
ク(6)を半田層(4)上に載置すると、図6に示す如
く、半田層(4)上に滴下された半田クリーム(5)
(フラックス)は、ヒートシンク(6)の自重によっ
て、周辺部(矢印方向)へ一時的に広がる。
Next, as shown in FIG. 5, a heat sink (6) is placed on the solder layer (4). The heat sink (6) is
For example, it is formed of a copper material, and its surface is plated with a metal such as nickel plating. A power semiconductor element (7) such as a power transistor is soldered to the upper surface of the heat sink (6). When this heat sink (6) is placed on the solder layer (4), as shown in FIG. 6, the solder cream (5) dropped on the solder layer (4).
The (flux) is temporarily spread to the peripheral portion (in the direction of the arrow) by the weight of the heat sink (6).

【0021】次に図7に示す如く、基板(1)を約20
0℃位に加熱し、ヒートシンク(6)を半田層(4)上
に固着する。基板(1)を加熱すると、半田クリーム
(5)が塗布された半田層(4)の略中央部のみが半田
ぬれ性が良いため、中央部が半田溶融の起点となり半田
クリーム(5)の半田ボール(5a)と半田層(4)と
が融合しヒートシンク(6)の底面と金属結合する。そ
の結合が次第に中央部から周辺部へ放射状に拡散(矢印
方向)し、半田クリーム(5)中のフラックス(5b)
は金属結合拡散が広がるにつれ、除々に外側に押出され
るようになる。フラックス(5b)が外側へ押出される
と、ヒートシンク(6)の底面は半田ぬれ性が良好とな
り、図8に示す如く、半田クリーム(5)と半田層
(4)との融合した半田(8)とヒートシンク(6)と
が完全に金属結合される。
Next, as shown in FIG. 7, the substrate (1) is treated with about 20
The heat sink (6) is fixed on the solder layer (4) by heating to about 0 ° C. When the substrate (1) is heated, only the substantially central portion of the solder layer (4) coated with the solder cream (5) has good solder wettability, so that the central portion becomes a starting point of solder melting and solder of the solder cream (5). The ball (5a) and the solder layer (4) are fused and metal-bonded to the bottom surface of the heat sink (6). The bond gradually spreads radially from the central part to the peripheral part (in the direction of the arrow), and the flux (5b) in the solder cream (5).
Gradually becomes pushed out as the metal bond diffusion spreads. When the flux (5b) is extruded to the outside, the bottom surface of the heat sink (6) has good solder wettability, and as shown in FIG. 8, the solder (8) that is a fusion of the solder cream (5) and the solder layer (4) ) And the heat sink (6) are completely metal-bonded.

【0022】半田クリーム(5)のフラックス(5b)
は、ヒートシンク(6)固着時にヒートシンク(6)と
融合半田(8)間から全て排除される。このとき、半田
溶融時に発生するガス、あるいはゴミ等の不純物もフラ
ックスと同時に外部へ排除されるため、ヒートシンク
(6)と半田(8)の界面で半田ボイドが発生しない。
また、排除されたフラックス(5b)は、微量であるた
め、ヒートシンク(6)が固着されるパッド(3a)の
周辺近傍のみ流出し、周辺の導電路(3)に流出するこ
とはない。
Flux (5b) of solder cream (5)
Are all removed from between the heat sink (6) and the fused solder (8) when the heat sink (6) is fixed. At this time, gas generated during melting of the solder or impurities such as dust are also removed to the outside together with the flux, so that no solder void is generated at the interface between the heat sink (6) and the solder (8).
Further, since the removed flux (5b) is in a small amount, it flows out only in the vicinity of the periphery of the pad (3a) to which the heat sink (6) is fixed, and does not flow out into the peripheral conductive path (3).

【0023】本実施例では基板(1)として、アルミニ
ウム基板を用い説明したが、ハイパワー用として用いる
場合、基板(1)に銅板を用いる。この場合、ヒートシ
ンクが搭載される領域には絶縁層が形成されず、銅板上
に直接半田層が形成され、その半田層上にDBC構造の
ヒートシンクが固着される。また、本実施例では、半田
層(4)上に半田クリーム(5)を塗布したが、半田ク
リーム以外のものとしてはフラックスのみを塗布しても
同様の作用効果が期待できる。
Although an aluminum substrate is used as the substrate (1) in this embodiment, a copper plate is used as the substrate (1) when used for high power. In this case, the insulating layer is not formed in the area where the heat sink is mounted, the solder layer is directly formed on the copper plate, and the heat sink having the DBC structure is fixed on the solder layer. Further, in the present embodiment, the solder cream (5) is applied on the solder layer (4), but the same action and effect can be expected by applying only flux other than the solder cream.

【0024】[0024]

【発明の効果】以上詳述したように、この発明に係わる
混成集積回路は、良熱伝導性の優れた硬質基板と、前記
基板上に形成された所望形状の金属層と、前記金属層の
所望位置に塗布された半田層と、前記半田層上に微量に
塗布された半田クリームあるいはフラックスと、前記半
田及び前記半田クリームあるいはフラックスを溶融させ
前記金属層上に固着されたパワー半導体素子を搭載した
ヒートシンクとを具備し、前記半田層内に含まれたフラ
ックスあるいは前記フラックスを前記金属層の周端辺近
傍にのみ残在させたことを特徴としている。
As described above in detail, in the hybrid integrated circuit according to the present invention, a hard substrate excellent in good thermal conductivity, a metal layer having a desired shape formed on the substrate, and the metal layer are formed. A solder layer applied at a desired position, a small amount of solder cream or flux applied on the solder layer, and a power semiconductor element fixed on the metal layer by melting the solder and the solder cream or flux. And a flux contained in the solder layer or the flux is left only in the vicinity of the peripheral edge of the metal layer.

【0025】一方、この発明に係わる混成集積回路の製
造方法は、良熱伝導性の優れた金属基板を用意する工程
と、前記基板上の所望位置に半田を塗布し半田層を形成
する工程と、前記半田層上に半田クリームあるいはフラ
ックスを塗布した後、前記半田層上にヒートシンクを搭
載し、前記半田層を溶融させる工程とを具備したことを
特徴としている。
On the other hand, in the method of manufacturing a hybrid integrated circuit according to the present invention, a step of preparing a metal substrate having excellent thermal conductivity and a step of applying solder to a desired position on the substrate to form a solder layer. After applying a solder cream or flux onto the solder layer, a heat sink is mounted on the solder layer to melt the solder layer.

【0026】また、この発明に係わる混成集積回路の製
造方法は、所望形状の導電路が形成された基板を準備す
る工程と、前記導電路上の所望位置にクリーム半田を塗
布し、前記クリーム半田を溶融・硬化させ半田層を形成
する工程と、前記半田層上に微量の半田クリームあるい
はフラックスを塗布した後、前記半田層上にパワー半導
体素子が固着されたヒートシンクを搭載し、前記基板を
加熱する工程とを具備したことを特徴としている。
Further, in the method of manufacturing a hybrid integrated circuit according to the present invention, a step of preparing a substrate on which a conductive path having a desired shape is formed, and cream solder is applied to a desired position on the conductive path, and the cream solder is applied. A step of melting and curing to form a solder layer, and after applying a small amount of solder cream or flux on the solder layer, mount a heat sink having a power semiconductor element fixed on the solder layer and heat the substrate. And a process.

【0027】従って、この発明によれば、ヒートシンク
と半田層との界面に生じる半田ボイド(半田の巣)の発
生を著しく抑制することができる。その結果、ヒートシ
ンクと半田層との熱伝導性を最適にすることができ、ヒ
ートシンクの熱放散効果を最大限発揮させることができ
る。また、本発明に依れば、半田層上には微量の半田ク
リームあるいはフラックスのみが配置されることによ
り、ヒートシンク固着時の半田層溶融時に発生するフラ
ックスを最小限に抑制することができる。即ち、フラッ
クスはヒートシンクの固着パッド周辺近傍のみに残在さ
せることができ、フラックスを周辺の導電路に流出させ
ることはないため、洗浄工程を必要としない。又、ヒー
トシンクのパッド近傍に隣接して導電パターンを配置で
き、高集積化に寄与することができる。
Therefore, according to the present invention, the generation of solder voids (solder nests) at the interface between the heat sink and the solder layer can be significantly suppressed. As a result, the thermal conductivity between the heat sink and the solder layer can be optimized, and the heat dissipation effect of the heat sink can be maximized. Further, according to the present invention, by arranging only a small amount of solder cream or flux on the solder layer, it is possible to minimize the flux generated when the solder layer is melted when the heat sink is fixed. That is, the flux can be left only in the vicinity of the fixing pad of the heat sink, and the flux does not flow out to the peripheral conductive paths, so that the cleaning step is not required. Further, the conductive pattern can be arranged adjacent to the vicinity of the pad of the heat sink, which can contribute to high integration.

【0028】さらに、本発明では、従来の様にヒートシ
ンクに超音波振動を加える必要がないため、ヒートシン
クの大きさをチップ状のパターン素子と略同一の大きさ
とすることができ、最小限小型化されたヒートシンク構
造を実現できる。
Further, in the present invention, since it is not necessary to apply ultrasonic vibration to the heat sink as in the conventional case, the size of the heat sink can be made substantially the same as that of the chip-shaped pattern element, and the miniaturization can be minimized. The heat sink structure can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a hybrid integrated circuit of the present invention.

【図2】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 2 is a cross-sectional view showing a manufacturing process of the hybrid integrated circuit of the present invention.

【図3】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 3 is a cross-sectional view showing a manufacturing process of the hybrid integrated circuit of the present invention.

【図4】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 4 is a sectional view showing a manufacturing process of the hybrid integrated circuit of the present invention.

【図5】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 5 is a sectional view showing a manufacturing process of the hybrid integrated circuit of the present invention.

【図6】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 6 is a cross-sectional view showing a manufacturing process of the hybrid integrated circuit of the present invention.

【図7】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 7 is a cross-sectional view showing the manufacturing process of the hybrid integrated circuit of the present invention.

【図8】本発明の混成集積回路の製造工程を示す断面図
である。
FIG. 8 is a cross-sectional view showing a manufacturing process of the hybrid integrated circuit of the present invention.

【図9】従来のヒートシンク構造を示す平面図である。FIG. 9 is a plan view showing a conventional heat sink structure.

【図10】従来のヒートシンク構造を示す斜視図であ
る。
FIG. 10 is a perspective view showing a conventional heat sink structure.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金久保 優 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 酒井 紀泰 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yu Kanakubo, 2-18 Keihan Hondori, Moriguchi City, Osaka Prefecture Sanyo Electric Co., Ltd. (72) Inventor, Kiyasu Sakai 2-18 Keihan Hondori, Moriguchi City Sanyo Electric Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 良熱伝導性の優れた硬質基板と、前記基
板上に形成された所望形状の金属層と、前記金属層の所
望位置に塗布された半田層と、前記半田層上に微量に塗
布された半田クリームあるいはフラックスと、前記半田
及び前記半田クリームあるいはフラックスを溶融させ前
記金属層上に固着されたパワー半導体素子を搭載したヒ
ートシンクとを具備し、前記半田層内に含まれたフラッ
クスあるいは前記フラックスを前記金属層の周端辺近傍
にのみ残在させたことを特徴とする混成集積回路。
1. A hard substrate excellent in good thermal conductivity, a metal layer having a desired shape formed on the substrate, a solder layer applied to a desired position of the metal layer, and a trace amount on the solder layer. A solder cream or flux applied to the solder and a heat sink mounting the power semiconductor element fixed on the metal layer by melting the solder and the solder cream or flux, and the flux contained in the solder layer. Alternatively, the hybrid integrated circuit is characterized in that the flux is left only in the vicinity of the peripheral edge of the metal layer.
【請求項2】 良熱伝導性の優れた金属基板を用意する
工程と、前記基板上の所望位置に半田を塗布し半田層を
形成する工程と、前記半田層上に半田クリームあるいは
フラックスを塗布した後、前記半田層上にヒートシンク
を搭載し、前記半田層を溶融させる工程とを具備したこ
とを特徴とする混成集積回路の製造方法。
2. A step of preparing a metal substrate having excellent good thermal conductivity, a step of applying solder to a desired position on the board to form a solder layer, and a step of applying solder cream or flux on the solder layer. After that, a step of mounting a heat sink on the solder layer and melting the solder layer is performed, the manufacturing method of the hybrid integrated circuit.
【請求項3】 所望形状の導電路が形成された基板を準
備する工程と、前記導電路上の所望位置にクリーム半田
を塗布し、前記クリーム半田を溶融・硬化させ半田層を
形成する工程と、前記半田層上に微量の半田クリームあ
るいはフラックスを塗布した後、前記半田層上にパワー
半導体素子が固着されたヒートシンクを搭載し、前記基
板を加熱する工程とを具備したことを特徴とする混成集
積回路の製造方法。
3. A step of preparing a substrate on which a conductive path having a desired shape is formed, a step of applying cream solder to a desired position on the conductive path, and melting and curing the cream solder to form a solder layer, A step of applying a small amount of solder cream or flux onto the solder layer, mounting a heat sink to which a power semiconductor element is fixed on the solder layer, and heating the substrate. Circuit manufacturing method.
JP3344533A 1991-12-26 1991-12-26 Hybrid integrated circuit and manufacturing method thereof Expired - Fee Related JP2680764B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3344533A JP2680764B2 (en) 1991-12-26 1991-12-26 Hybrid integrated circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3344533A JP2680764B2 (en) 1991-12-26 1991-12-26 Hybrid integrated circuit and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH05175380A true JPH05175380A (en) 1993-07-13
JP2680764B2 JP2680764B2 (en) 1997-11-19

Family

ID=18370017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3344533A Expired - Fee Related JP2680764B2 (en) 1991-12-26 1991-12-26 Hybrid integrated circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2680764B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751569A3 (en) * 1995-06-26 1998-12-16 Siemens Aktiengesellschaft Hybrid power circuit
US6084299A (en) * 1995-11-09 2000-07-04 International Business Machines Corporation Integrated circuit package including a heat sink and an adhesive
JP2011096995A (en) * 2009-10-29 2011-05-12 Samsung Electro-Mechanics Co Ltd Heat dissipation structure and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751569A3 (en) * 1995-06-26 1998-12-16 Siemens Aktiengesellschaft Hybrid power circuit
US6084299A (en) * 1995-11-09 2000-07-04 International Business Machines Corporation Integrated circuit package including a heat sink and an adhesive
JP2011096995A (en) * 2009-10-29 2011-05-12 Samsung Electro-Mechanics Co Ltd Heat dissipation structure and method for manufacturing the same

Also Published As

Publication number Publication date
JP2680764B2 (en) 1997-11-19

Similar Documents

Publication Publication Date Title
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US7002236B2 (en) Semiconductor package and method for producing the same
KR20080035974A (en) Multilayer Wiring Board with Electronic Component and Manufacturing Method Thereof
JP2002026233A (en) Semiconductor device and manufacturing method therefor
JP5354224B2 (en) Manufacturing method of module with built-in components
JP3930222B2 (en) Manufacturing method of semiconductor device
JP2680764B2 (en) Hybrid integrated circuit and manufacturing method thereof
JP3058266B2 (en) Semiconductor integrated circuit device and semiconductor bare chip mounting method
JPH05327249A (en) Electronic circuit module and manufacture thereof
JP2004039988A (en) Circuit board for element mounting and electronic device
JPH05243287A (en) Hybrid integrated circuit device and its manufacture
JPH06132441A (en) Resin-sealed semiconductor device and manufacture thereof
JP2005051204A (en) Electrical component mounting module and manufacturing method thereof
JP2705653B2 (en) Electronic device assembly and method of manufacturing the same
JP2827965B2 (en) Ball grid array mounting method
JP2007059588A (en) Method of manufacturing wiring board, and wiring board
JP3296626B2 (en) Hybrid integrated circuit device
JP3258564B2 (en) Semiconductor device and manufacturing method thereof
KR101089840B1 (en) Circuit board module and manufacturing method thereof
JPH0837204A (en) Semiconductor device and method of manufacturing semiconductor device
JP2000294675A (en) Chip carrier, semiconductor device, and method of manufacturing chip carrier
JP3441194B2 (en) Semiconductor device and manufacturing method thereof
KR920005952Y1 (en) Semiconductor apparatus
JP2003338579A (en) Wiring board with heat sink
JP2006041238A (en) Wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees