JP3258564B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3258564B2 JP3258564B2 JP16949296A JP16949296A JP3258564B2 JP 3258564 B2 JP3258564 B2 JP 3258564B2 JP 16949296 A JP16949296 A JP 16949296A JP 16949296 A JP16949296 A JP 16949296A JP 3258564 B2 JP3258564 B2 JP 3258564B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- forming
- circuit board
- support substrate
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置および
半導体装置の製造方法に係り、特に、グランドプレーン
機能およびまたは放熱機能および導体回路の支持機能を
有する支持基板と回路基板との接合構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing a semiconductor device, and more particularly to a bonding structure between a support substrate having a ground plane function and / or a heat radiation function and a support function of a conductor circuit, and a circuit board.
【0002】[0002]
【従来の技術】IC、LSI等の半導体装置は、実装基
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、S
BC法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。2. Description of the Related Art Semiconductor devices such as ICs and LSIs are connected to circuit patterns on a mounting board by using solder or the like.
In recent years, in response to miniaturization of elements and miniaturization of devices, S
A method called a BC method for connecting a semiconductor package on a circuit board using a solder ball has been proposed. According to this method, the circuit pattern on the mounting board is positioned, mounted, heated and fixed, and is attracting attention because it is easy to mount.
【0003】この一例として、図14に示すように、両
面に回路パターンMの形成されたTABテープ201上
にフェイスダウンで半導体チップ202を接続し、この
周囲に金属板からなる支持体203を接着剤を介して固
着するとともに、このTABテープ201に形成された
ヴィアホールHを介して裏面に半田ボール204を配設
し、表面側を封止樹脂205によって封止してなるいわ
ゆるTBGA(Tape Ball Grid Aray )方式がある。As an example of this, as shown in FIG. 14, a semiconductor chip 202 is connected face-down on a TAB tape 201 having a circuit pattern M formed on both sides, and a support 203 made of a metal plate is adhered to the periphery thereof. A so-called TBGA (Tape Ball) in which a solder ball 204 is disposed on the back surface via a via hole H formed in the TAB tape 201 and the front surface side is sealed with a sealing resin 205, while being fixed via an agent. Grid Aray) method.
【0004】ところで、近年、情報処理機器の高速化に
伴い、半導体装置の作動に超高周波を用いるようになっ
てきている。しかしながら、TAB基板の回路パターン
の伝送路(リード)を超高周波信号が伝送される際、隣
接リードに信号が漏れてしまういわゆるクロストーク現
象が生じるという問題があった。[0004] In recent years, with the increase in the speed of information processing equipment, ultra-high frequencies have been used for the operation of semiconductor devices. However, when an ultrahigh-frequency signal is transmitted through the transmission path (lead) of the circuit pattern on the TAB substrate, there is a problem that a so-called crosstalk phenomenon occurs in which a signal leaks to an adjacent lead.
【0005】このような問題を解決するため、TAB基
板の絶縁性テープ面側に導電性の支持基板を固着し、こ
の回路基板の所定のリードと支持基板とを貫通孔を介し
て接続する方式のものが提案されている。To solve such a problem, a conductive support substrate is fixed to the insulating tape side of the TAB substrate, and predetermined leads of the circuit board are connected to the support substrate through through holes. Stuff has been proposed.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、この方
式ではTAB基板と支持基板との電気的接続のために、
TAB基板を貫通するヴィアホールを介して設けられ
る。この構造では、TAB基板の表面と裏面とで電気的
導通を行うために、ヴィアホールの内面に無電解めっき
を行うかまたはおよび導電性ペーストの一例であるシル
バーペーストを充填して導体層を形成する必要があり、
工数が増大し、生産効率を低下させるという問題があっ
た。However, in this method, the electrical connection between the TAB substrate and the supporting substrate is difficult.
It is provided through a via hole penetrating the TAB substrate. In this structure, in order to establish electrical conduction between the front and back surfaces of the TAB substrate, electroconductive plating is performed on the inner surface of the via hole or a conductive layer is formed by filling a silver paste which is an example of a conductive paste. Need to
There is a problem that the number of man-hours increases and production efficiency decreases.
【0007】また、この方式では、TAB基板と半導体
チップとを搭載した支持基板とを絶縁性接着剤の一例で
あるプリプレグを用いて接合する際に、前記TAB基板
と前記支持基板との間に位置ずれが生じるため、半導体
チップの電極パッドとリードとの間に位置ずれが生じ、
ボンディング不良が発生するという問題がある。Further, in this method, when a TAB substrate and a supporting substrate on which a semiconductor chip is mounted are joined using a prepreg which is an example of an insulating adhesive, the TAB substrate and the supporting substrate are interposed between the TAB substrate and the supporting substrate. Due to the misalignment, misalignment occurs between the electrode pads of the semiconductor chip and the leads,
There is a problem that a bonding failure occurs.
【0008】さらにまた、グランドプレーンや電源プレ
ーンの形成に際し、両面での回路パターンの位置合わせ
が困難である上、コストが高くまた、高集積化、高精度
化には限界があった。Furthermore, when forming a ground plane or a power plane, it is difficult to align circuit patterns on both sides, the cost is high, and there is a limit to high integration and high precision.
【0009】本発明は、前記実情に鑑みてなされたもの
で、製造が容易であってかつ、高集積化、高精度化に際
しても、実装が容易で信頼性の高い半導体装置を提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a highly reliable semiconductor device which is easy to manufacture and can be easily mounted even in high integration and high precision. Aim.
【0010】すなわち、TAB基板と支持基板とを接合
する際に、前記両基板に導体層を形成するなどの工数を
低減し、位置精度を保持すると共に接合強度を向上させ
ることのできる半導体装置を提供することを目的とす
る。In other words, there is provided a semiconductor device capable of reducing man-hours such as forming a conductor layer on both substrates when joining a TAB substrate and a supporting substrate, maintaining positional accuracy and improving joining strength. The purpose is to provide.
【0011】[0011]
【課題を解決するための手段】そこで本発明の第1の特
徴は、絶縁性部材の裏面側に、導体回路パターンを構成
する複数のリードを具備してなる回路基板と、前記絶縁
性部材の表面側に貼着せしめられ、少なくともこの貼着
面側が導体層を構成する支持基板と、前記回路基板と電
気的に接続せしめられた半導体チップとを具備してなる
半導体装置において、前記回路基板の所定の領域に少な
くとも1つの貫通孔を具備すると共に、前記支持基板
は、前記貫通孔に相当する位置に前記回路基板の裏面側
に突出する突起を具備し、前記突起の先端部に半田ボー
ルが配設せしめられていることにある。Therefore, a first feature of the present invention is that a circuit board having a plurality of leads constituting a conductive circuit pattern on the back side of an insulating member; A semiconductor device comprising: a support substrate that is attached to a front surface side, and at least the attachment surface side forms a conductor layer; and a semiconductor chip that is electrically connected to the circuit board. In addition to having at least one through hole in a predetermined area, the support substrate has a protrusion protruding on the back side of the circuit board at a position corresponding to the through hole, and a solder ball is provided at a tip of the protrusion. It has been arranged.
【0012】望ましくは、前記支持基板は、少なくとも
回路基板側がグランドプレーンを構成し、前記グランド
プレーンと前記リードと半田ボールとの接続が、前記リ
ードに相当する位置に配設された貫通孔に前記突起を挿
通し、この突起先端部に半田ボールを固着することによ
って達成されている。Preferably, at least the circuit board side of the support board constitutes a ground plane, and the connection between the ground plane, the leads and the solder balls is formed in a through hole provided at a position corresponding to the lead. This is achieved by inserting a projection and fixing a solder ball to the tip of the projection.
【0013】又望ましくは、前記回路基板の絶縁性部材
は、ポリイミドテープ又はガラスクロスエポキシ基板で
構成されている。Preferably, the insulating member of the circuit board is made of a polyimide tape or a glass cloth epoxy board.
【0014】又、前記支持基板は、全面にニッケル又は
パラジウムを含有する金属皮膜層を形成してなることを
特徴とする。Further, the support substrate is characterized in that a metal film layer containing nickel or palladium is formed on the entire surface.
【0015】さらにまた、前記支持基板は、中央に半導
体チップを搭載する凹部を形成してなることを特徴とす
る。Still further, the support substrate is characterized in that a concave portion for mounting a semiconductor chip is formed at the center.
【0016】又、前記回路基板の絶縁性部材は、中央に
半導体チップを搭載する開口部を具備し、この開口部の
周縁から内側に向かって突出するリードを具備したこと
を特徴とする。Further, the insulating member of the circuit board is provided with an opening for mounting a semiconductor chip in the center, and a lead protruding inward from a peripheral edge of the opening.
【0017】本発明の第2の特徴は、絶縁性部材の裏面
側に導体回路パターンを形成し回路基板を形成する回路
基板形成工程と、前記回路基板の前記導体回路パターン
を含む所定の領域に少なくとも1つの貫通孔を形成する
貫通孔形成工程と、前記貫通孔に符合する領域に前記回
路基板の厚さ程度の突出高さを有するように形成された
突起を有する支持基板を形成する支持基板形成工程と、
前記支持基板を、前記回路基板の絶縁性部材の表面側に
固着する固着工程と、前記突起表面に、外部接続端子と
しての半田ボールを載置し、前記半田ボールを加熱溶融
せしめることにより、前記導体回路パターンと前記半田
ボールとの電気的接続を達成する外部接続端子形成工程
とを具備したことにある。According to a second feature of the present invention, a circuit board forming step of forming a circuit board by forming a conductive circuit pattern on the back surface side of an insulating member, and forming a conductive circuit pattern on a predetermined area of the circuit board including the conductive circuit pattern. A through-hole forming step of forming at least one through-hole, and a support substrate forming a support substrate having a projection formed in a region corresponding to the through-hole so as to have a protrusion height about the thickness of the circuit board Forming step;
A fixing step of fixing the support substrate to a surface side of the insulating member of the circuit board, and placing a solder ball as an external connection terminal on the projection surface, and heating and melting the solder ball, An external connection terminal forming step for achieving electrical connection between the conductive circuit pattern and the solder ball is provided.
【0018】望ましくは、前記支持基板形成工程は、金
属基板に、フォトリソグラフィを用いたエッチング加工
を行うことにより、突起を形成するエッチング加工工程
を含む。Preferably, the supporting substrate forming step includes an etching step of forming projections on the metal substrate by performing etching processing using photolithography.
【0019】また望ましくは前記支持基板形成工程は、
絶縁性部材で構成され、突起を形成した後、表面に金属
皮膜を形成する工程を含むようにしたことを特徴とす
る。Preferably, the supporting substrate forming step comprises:
The method is characterized in that the method includes a step of forming a metal film on the surface after forming the protrusions by using an insulating member.
【0020】本発明の半導体装置によれば、表面に導体
層を形成した突起をTAB基板などの回路基板の貫通孔
に挿通することにより、回路基板の表面と裏面との電気
的導通が極めて容易であり、深いヴィアホールを形成し
た場合にも容易に導通させることが可能である。According to the semiconductor device of the present invention, the projection having the conductor layer formed on the front surface is inserted into the through-hole of the circuit board such as the TAB substrate, so that the electrical conduction between the front and back surfaces of the circuit board is extremely easy. Therefore, conduction can be easily achieved even when a deep via hole is formed.
【0021】さらにまた支持基板を導体板で構成すれ
ば、支持機能の他に、グランドプレーンとしても使用す
ることが出来叉、放熱機能も良好なものとなる。また製
造工数の低減を図る事が可能となる。Furthermore, if the support substrate is formed of a conductive plate, it can be used as a ground plane in addition to the support function, and the heat dissipation function can be improved. In addition, the number of manufacturing steps can be reduced.
【0022】また、TABテープの片面にのみ導体回路
パターンを形成したTBGA方式の半導体装置において
もグランドプレーンを容易に形成することができる。Further, a ground plane can be easily formed even in a TBGA type semiconductor device in which a conductor circuit pattern is formed only on one surface of a TAB tape.
【0023】また、望ましくはここで半田ボールの形成
に先だち、ヴィアホール内の突起表面にフラックス層を
形成し、このフラックス層上に半田ボールを供給し加熱
することにより、ヴィアホール内に露呈する導体回路パ
ターンと固溶状態になり、このヴィアホール内に半田ボ
ールを固着せしめることができ、極めて容易に実装を行
うことができる。そして、ヴィアホール内にのみ選択性
よく、良好に固着せしめられる。最後に、余剰のフラッ
クスを除去する工程を付加するようにしてもよい。この
ようにして高精度の半田ボールの形成が可能となる。Preferably, prior to the formation of the solder ball, a flux layer is formed on the surface of the projection in the via hole, and the solder ball is supplied onto the flux layer and heated to be exposed in the via hole. It becomes a solid solution state with the conductor circuit pattern, and the solder ball can be fixed in the via hole, and mounting can be performed very easily. And, it can be fixed well in the via hole with good selectivity. Finally, a step of removing excess flux may be added. In this way, it is possible to form a solder ball with high precision.
【0024】さらに本発明の半導体装置によれば、片面
に導体回路パターンを形成した絶縁性テープなどの回路
基板を用いて実装しているため、表面と裏面のパターン
のマスク合わせの必要もなくまた、ヴィアホールめっき
も不要であり、製造が容易かつ高精度で安価である。Further, according to the semiconductor device of the present invention, since the semiconductor device is mounted using a circuit board such as an insulating tape having a conductive circuit pattern formed on one surface, it is not necessary to align the masks on the front and rear patterns. Also, no via-hole plating is required, and it is easy to manufacture, highly accurate and inexpensive.
【0025】[0025]
【発明の実施の形態】以下、本発明の実施例について、
図面を参照しつつ詳細に説明する。本発明の第1の実施
例の半導体装置は図1に示すように、TBGA方式の半
導体装置において、TAB基板の所定の領域に少なくと
も1つの貫通孔を具備すると共に、銅板からなる支持基
板4の前記貫通孔に相当する領域に前記TAB基板の裏
面側に突出する突起4sを具備し、前記突起4sの先端
面に半田ボール5を固着すると共に、TAB基板表面の
導体回路パターン1との電気的接続を達成することによ
り、この支持基板にTAB基板を支持するための機能の
他にグランドプレーンとしての機能と放熱機能とを持た
せたことを特徴とするものである。そしてこの突起によ
り、導体回路パターン1と、このグランドプレーンとの
電気的接続を達成している。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described.
This will be described in detail with reference to the drawings. As shown in FIG. 1, a semiconductor device according to a first embodiment of the present invention is a TBGA type semiconductor device having at least one through hole in a predetermined region of a TAB substrate and a support substrate 4 made of a copper plate. The area corresponding to the through hole is provided with a protrusion 4s protruding from the back surface side of the TAB substrate. By achieving the connection, the support substrate has a function as a ground plane and a heat dissipation function in addition to the function to support the TAB substrate. The projections achieve electrical connection between the conductor circuit pattern 1 and the ground plane.
【0026】すなわちこの半導体装置は、半導体チップ
3に接続する導体回路パターン1を片面に形成した絶縁
性テープ2からなるTAB基板と、前記絶縁性テープの
裏面側に貼着せしめられた銅板からなる支持基板4とを
具備し、この絶縁性テープに形成された貫通孔Hに挿通
された突起4sを介して支持基板4を表面側の導体回路
パターンの少なくとも1つに接続するとともに半田ボー
ル5に接続したことを特徴とするものである。1sはバ
ンプであり、半導体チップは封止樹脂9で被覆されてい
る。ここで図1は断面図、図2は裏面側からみた平面
図、図3は要部説明図を示す。That is, this semiconductor device comprises a TAB substrate made of an insulating tape 2 having a conductor circuit pattern 1 connected to a semiconductor chip 3 formed on one side, and a copper plate adhered to the back side of the insulating tape. And a support substrate 4 connected to at least one of the conductor circuit patterns on the front surface side via the projections 4s inserted into the through holes H formed in the insulating tape, and to the solder balls 5. It is characterized by being connected. 1s is a bump, and the semiconductor chip is covered with a sealing resin 9. Here, FIG. 1 is a cross-sectional view, FIG. 2 is a plan view as viewed from the back side, and FIG.
【0027】ここでTAB基板は、チップ搭載領域に開
口を有する絶縁性テープ2の片面に導体回路パターン1
を形成して構成されている。また支持基板4とTAB基
板はその周縁部でポリイミド樹脂からなる絶縁性接着剤
を介してTAB基板に固着されている。また、支持基板
4の中央部に形成された凹部にはこの絶縁性接着剤を介
して半導体チップが固着せしめられている。また、半田
ボール5は、格子状をなすように全面に形成され、その
一部が前述したような突起4sを介してグランドプレー
ンに接続されており、また半導体チップ3は封止樹脂9
で被覆保護されている。Here, the TAB substrate is provided with a conductive circuit pattern 1 on one surface of an insulating tape 2 having an opening in a chip mounting area.
Is formed. Further, the supporting substrate 4 and the TAB substrate are fixed to the TAB substrate at the peripheral portions thereof via an insulating adhesive made of polyimide resin. In addition, a semiconductor chip is fixed to the concave portion formed in the center of the support substrate 4 via the insulating adhesive. The solder balls 5 are formed on the entire surface so as to form a lattice shape, a part of which is connected to the ground plane via the above-described protrusion 4s.
Protected by coating.
【0028】図4乃至図13はこの半導体装置の製造工
程の一部を示す図である。FIGS. 4 to 13 show a part of the manufacturing process of this semiconductor device.
【0029】まず、図4に示すように、膜厚50μm の
ポリイミド樹脂からなる絶縁性テープ2のチップ搭載領
域に開口Oを形成すると共に、図5に示すように、厚さ
18μm の銅箔を貼着し、この銅箔および絶縁性テープ
2をフォトリソグラフィによりパターニングし図6に示
すように貫通孔Hを形成する。そしてこの後、膜厚0.
5μmの錫めっき層Mを形成し導体回路パターン1を有
するTAB基板を構成する(図7)。First, as shown in FIG. 4, an opening O is formed in a chip mounting area of an insulating tape 2 made of a polyimide resin having a film thickness of 50 μm, and as shown in FIG. 5, a copper foil having a thickness of 18 μm is formed. The copper foil and the insulating tape 2 are patterned by photolithography to form through holes H as shown in FIG. Then, after this, the film thickness is set to 0.
A 5 μm tin plating layer M is formed to form a TAB substrate having a conductor circuit pattern 1 (FIG. 7).
【0030】次に、図8に示すように、キャビティ領域
をカットする。Next, as shown in FIG. 8, the cavity region is cut.
【0031】続いて、図9に示すように半導体チップ3
をダイレクトボンディングによりバンプ1sを介して導
体回路パターン1に接続する。ここでまた他の信号線に
接続するリードについても、従来と同様に接続する。Subsequently, as shown in FIG.
Is connected to the conductor circuit pattern 1 via the bump 1s by direct bonding. Here, the leads connected to other signal lines are also connected in the same manner as in the related art.
【0032】一方、図10に示すように銅板をプレス加
工により成形し突起4sを有する支持基板4を形成す
る。On the other hand, as shown in FIG. 10, a copper plate is formed by press working to form a support substrate 4 having projections 4s.
【0033】そして図11に示すようにこの支持基板4
に、半導体チップ3を搭載したTAB基板を絶縁性接着
剤を介して固着し、半導体チップを覆うようにポッティ
ングにより樹脂を充填する。そして、この貫通孔H内に
突出せしめられた突起4s表面にフラックスを印刷し、
Pb10%、Sn90%の半田からなる直径0.7mmの
半田ボール5を供給し、320℃10秒間(ピーク温度
維持時間)の加熱工程を経て、表面を導体回路パターン
1に固着する。Then, as shown in FIG.
Then, a TAB substrate on which the semiconductor chip 3 is mounted is fixed via an insulating adhesive, and a resin is filled by potting so as to cover the semiconductor chip. Then, a flux is printed on the surface of the projection 4s protruding into the through hole H,
A solder ball 5 made of 10% Pb and 90% Sn solder having a diameter of 0.7 mm is supplied, and the surface is fixed to the conductive circuit pattern 1 through a heating process at 320 ° C. for 10 seconds (peak temperature maintaining time).
【0034】そして最後に必要に応じて、イソプロピル
アルコール(IPA)に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。このようにして低コストで
かつ高精度に配列された半田ボールが形成される。Finally, if necessary, the substrate is immersed in isopropyl alcohol (IPA) and subjected to ultrasonic cleaning to remove excess flux. In this way, low-cost and highly-accurately arranged solder balls are formed.
【0035】また、ヴィアホールの孔ピッチや孔径は前
記実施例に限定されることなく適宜変形可能であり、例
えば格子ピッチが1mmであれば、孔径は0.55mm、格
子ピッチが1.5mmであれば、孔径は0.75mmという
ふうに適宜変更可能である。The hole pitch and the hole diameter of the via hole are not limited to those in the above-described embodiment, but can be appropriately changed. For example, if the lattice pitch is 1 mm, the hole diameter is 0.55 mm and the lattice pitch is 1.5 mm. If so, the hole diameter can be changed as appropriate to 0.75 mm.
【0036】さらに半田ボールの組成についても適宜選
択可能であり、例えばPb37%Sn63%の共晶半田
を用いた場合には固着工程での加熱温度は230℃程度
でよい。Furthermore, the composition of the solder ball can be appropriately selected. For example, when eutectic solder of Pb 37% Sn 63% is used, the heating temperature in the fixing step may be about 230 ° C.
【0037】なお、突起先端にパラジウムなどのメッキ
を施すことにより半田ボールの接続が安定する。The connection of the solder ball is stabilized by plating the tip of the projection with palladium or the like.
【0038】また前記実施例では突起の高さはTAB基
板表面とほぼ同程度となるようにしたが、突起の先端を
これより若干下げた位置にすることにより、半田ボール
の位置決めが容易になり、かつ接続の安定化をはかるこ
とができる。In the above embodiment, the height of the projection is set to be substantially the same as the surface of the TAB substrate. However, by setting the tip of the projection to a position slightly lower than this, the positioning of the solder ball becomes easy. , And the connection can be stabilized.
【0039】さらにまた、突起の先端を逆にTAB基板
上面より若干突出させた場合は、突起先端を半田ボール
が積み込むような状態で接合するため、半田ボールの位
置決めが容易になりかつ安定する。Further, when the tip of the projection is slightly protruded from the upper surface of the TAB substrate, the tip of the projection is joined in a state where the solder ball is loaded, so that the positioning of the solder ball becomes easy and stable.
【0040】また、導体回路パターン1上を覆うように
絶縁膜を形成し、半田ボール形成領域を除く表面全体を
保護するようにしてもよい。Further, an insulating film may be formed so as to cover the conductive circuit pattern 1 so as to protect the entire surface excluding the solder ball forming region.
【0041】さらにまたTAB基板に代えて、ガラスク
ロスエポキシ基板などの剛性基板を用いるようにしても
よい。またプリプレグと呼ばれる未硬化性樹脂を用い、
表面に銅箔を貼着し、加熱硬化させ、この銅箔をパター
ニングして導体回路パターンを形成するようにしてもよ
い。Further, instead of the TAB substrate, a rigid substrate such as a glass cloth epoxy substrate may be used. Also, using an uncured resin called prepreg,
A copper foil may be adhered to the surface, cured by heating, and the copper foil may be patterned to form a conductor circuit pattern.
【0042】次に、本発明の第2の実施例として、支持
基板14を絶縁性のガラスエポキシ基板で構成した例に
ついて説明する。この半導体装置は、図13に示すよう
に、支持基板を絶縁性基板で構成して、突起14sを形
成した後表面全体にめっき層15を形成する。そしてこ
の突起をTAB基板に形成した貫通孔に挿通し、導体回
路パターン1と半田ボールとの接続と同時に、支持基板
とTAB基板とを一体的に固定する様にしたことを特徴
とするものである。Next, as a second embodiment of the present invention, an example in which the support substrate 14 is formed of an insulating glass epoxy substrate will be described. In this semiconductor device, as shown in FIG. 13, the supporting substrate is formed of an insulating substrate, and after forming the projections 14s, the plating layer 15 is formed on the entire surface. The projection is inserted into a through-hole formed in the TAB substrate to simultaneously connect the conductive circuit pattern 1 and the solder ball, and simultaneously fix the support substrate and the TAB substrate integrally. is there.
【0043】この半導体装置は、前記第1の実施例と同
様にして形成されたTAB基板を用い、ボンディングワ
イヤ7を介して、導体回路パターン1の先端と半導体チ
ップとを接続したものである。そしてこの例では、支持
基板として平板を使用している。This semiconductor device uses a TAB substrate formed in the same manner as in the first embodiment, and connects the tip of the conductor circuit pattern 1 and the semiconductor chip via bonding wires 7. In this example, a flat plate is used as a support substrate.
【0044】実装に際しては、支持基板14上にTAB
基板及び半導体チップ3を固着し、この後ワイヤボンデ
ィングを行う。そして最後に封止樹脂9を用いて樹脂封
止を行うことによって図13に示した半導体装置が完成
する。At the time of mounting, a TAB
The substrate and the semiconductor chip 3 are fixed, and thereafter, wire bonding is performed. Finally, the semiconductor device shown in FIG. 13 is completed by performing resin sealing using the sealing resin 9.
【0045】ここで半田ボール5の溶融物のみならず、
TAB基板の貫通孔と支持基板の突起との間隙にシルバ
ーペーストと呼ばれる導電性接着剤を充填する様にして
も良い。Here, not only the molten solder ball 5 but also
A gap between the through hole of the TAB substrate and the protrusion of the support substrate may be filled with a conductive adhesive called silver paste.
【0046】また、前記実施例ではガラスクロスエポキ
シ基板を用いたが、アルミナ基板など熱伝導性の良好な
材料であれば、他の材料を用いても良いことはいうまで
もない。Although the glass cloth epoxy substrate is used in the above embodiment, it goes without saying that another material such as an alumina substrate may be used as long as it has good thermal conductivity.
【0047】更に又、めっき層15など支持基板表面を
覆う導体層は、裏面も含めて全体に形成しても突起を含
むように部分的に形成してもよい。Furthermore, the conductor layer covering the surface of the supporting substrate such as the plating layer 15 may be formed entirely including the back surface or may be formed partially including the projection.
【0048】加えてTAB基板表面の導体回路パターン
は絶縁膜で被覆するようにしてもよい。In addition, the conductor circuit pattern on the surface of the TAB substrate may be covered with an insulating film.
【0049】この半導体装置では、支持強度が高くかつ
放熱特性も良好である。In this semiconductor device, the supporting strength is high and the heat radiation characteristics are good.
【0050】[0050]
【発明の効果】以上説明したように本発明によれば、製
造が容易でかつ支持強度が大きく、信頼性の高い半導体
装置を提供することが可能となる。As described above, according to the present invention, it is possible to provide a semiconductor device which is easy to manufacture, has a large supporting strength, and is highly reliable.
【図1】本発明の第1の実施例の半導体装置を示す断面
図FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention;
【図2】同半導体装置を示す平面図FIG. 2 is a plan view showing the semiconductor device.
【図3】同半導体装置を示す要部拡大図FIG. 3 is an enlarged view of a main part showing the semiconductor device.
【図4】本発明の第1の実施例の半導体装置の製造工程
を示す図FIG. 4 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図5】本発明の第1の実施例の半導体装置の製造工程
を示す図FIG. 5 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図6】本発明の第1の実施例の半導体装置の製造工程
を示す図FIG. 6 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図7】本発明の第1の実施例の半導体装置の製造工程
を示す図FIG. 7 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図8】本発明の第1の実施例の半導体装置の製造工程
を示す図FIG. 8 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図9】本発明の第1の実施例の半導体装置の製造工程
を示す図FIG. 9 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図10】本発明の第1の実施例の半導体装置の製造工
程を示す図FIG. 10 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図11】本発明の第1の実施例の半導体装置の製造工
程を示す図FIG. 11 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図12】本発明の第1の実施例の半導体装置の製造工
程を示す図FIG. 12 is a view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention;
【図13】本発明の第2実施例の半導体装置を示す断面
図FIG. 13 is a sectional view showing a semiconductor device according to a second embodiment of the present invention;
【図14】従来例の半導体装置を示す平面図FIG. 14 is a plan view showing a conventional semiconductor device.
1 導体回路パターン 2 絶縁性テープ 3 半導体チップ 4 支持基板 5 半田ボール 6 絶縁性樹脂 7 ボンディングワイヤ 9 封止樹脂 H ヴィアホール(貫通孔) M 錫メッキ層 15 めっき層 201 TABテープ 202 半導体チップ 203 支持体 204 ソルダーボール 205 封止樹脂 Reference Signs List 1 conductor circuit pattern 2 insulating tape 3 semiconductor chip 4 support substrate 5 solder ball 6 insulating resin 7 bonding wire 9 sealing resin H via hole (through hole) M tin plating layer 15 plating layer 201 TAB tape 202 semiconductor chip 203 support Body 204 Solder ball 205 Sealing resin
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−183336(JP,A) 特開 平8−162496(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/34 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-7-183336 (JP, A) JP-A 8-162496 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/60 H01L 23/34
Claims (9)
ンを構成する複数のリードを具備してなる回路基板と、 前記絶縁性部材の表面側に貼着せしめられ、少なくとも
この貼着面側が導体層を構成する支持基板と、 前記回路基板と電気的に接続せしめられた半導体チップ
とを具備してなる半導体装置において、 前記回路基板の所定の領域に少なくとも1つの貫通孔を
具備すると共に、前記支持基板は、前記貫通孔に相当す
る位置に前記回路基板の裏面側に突出する突起を具備
し、前記突起の先端部に半田ボールが配設せしめられて
いることを特徴とする半導体装置。1. A circuit board comprising a plurality of leads constituting a conductive circuit pattern on a back side of an insulating member; and a circuit board adhered to a front side of the insulating member. In a semiconductor device comprising: a support substrate forming a conductor layer; and a semiconductor chip electrically connected to the circuit board, the semiconductor device includes at least one through hole in a predetermined region of the circuit board, The semiconductor device according to claim 1, wherein the support substrate includes a protrusion protruding from the rear surface of the circuit board at a position corresponding to the through hole, and a solder ball is disposed at a tip of the protrusion.
がグランドプレーンを構成し、前記グランドプレーンと
前記リードと半田ボールとの接続が、前記リードに相当
する位置に配設された貫通孔に前記突起を挿通し、この
突起先端部に半田ボールを固着することによって達成さ
れていることを特徴とする請求項1記載の半導体装置。2. The support board, wherein at least the circuit board side constitutes a ground plane, and a connection between the ground plane, the lead and the solder ball is formed in a through hole provided at a position corresponding to the lead. 2. The semiconductor device according to claim 1, wherein the semiconductor device is achieved by inserting a solder ball into the tip of the projection.
ドテープ又はガラスクロスエポキシ基板で構成されてい
ることを特徴とする請求項1記載の半導体装置。3. The semiconductor device according to claim 1, wherein the insulating member of the circuit board is made of a polyimide tape or a glass cloth epoxy board.
ラジウムを含有する金属皮膜層を形成してなることを特
徴とする請求項1記載の半導体装置。4. The semiconductor device according to claim 1, wherein the support substrate is formed by forming a metal film layer containing nickel or palladium on the entire surface.
搭載する凹部を形成してなることを特徴とする請求項1
記載の半導体装置。5. The support substrate according to claim 1, wherein a concave portion for mounting a semiconductor chip is formed in the center.
13. The semiconductor device according to claim 1.
導体チップを搭載する開口部を具備し、この開口部の周
縁から内側に向かって突出するリードを具備したことを
特徴とする請求項1記載の半導体装置。6. The circuit board according to claim 1, wherein the insulating member has an opening for mounting a semiconductor chip at a center thereof, and a lead protruding inward from a peripheral edge of the opening. 2. The semiconductor device according to 1.
を形成し回路基板を形成する回路基板形成工程と、 前記回路基板の前記導体回路パターンを含む所定の領域
に少なくとも1つの貫通孔を形成する貫通孔形成工程
と、 前記貫通孔に符合する位置に前記回路基板の厚さ程度の
突出高さを有するように形成された突起を有する支持基
板を形成する支持基板形成工程と、 前記支持基板を、前記回路基板の絶縁性部材の表面側に
固着する固着工程と、 前記突起表面に、外部接続端子としての半田ボールを載
置し、前記半田ボールを加熱溶融せしめることにより、
前記導体回路パターンと前記半田ボールとの電気的接続
を達成する外部接続端子形成工程とを具備したことを特
徴とする半導体装置の製造方法。7. A circuit board forming step of forming a circuit board by forming a conductor circuit pattern on the back surface side of an insulating member, and forming at least one through hole in a predetermined area of the circuit board including the conductor circuit pattern. Forming a support substrate having a projection formed at a position corresponding to the through hole so as to have a projection height about the thickness of the circuit board; and forming the support substrate. A fixing step of fixing to the surface side of the insulating member of the circuit board, placing a solder ball as an external connection terminal on the projection surface, and heating and melting the solder ball,
A method of manufacturing a semiconductor device, comprising: a step of forming an external connection terminal for achieving an electrical connection between the conductive circuit pattern and the solder ball.
トリソグラフィを用いたエッチング加工を行うことによ
り、突起を形成するエッチング加工工程を含むことを特
徴とする請求項7記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 7, wherein said supporting substrate forming step includes an etching processing step of forming projections by performing etching processing using photolithography on said supporting substrate. Method.
なる支持基板に、突起を形成した後、表面に金属皮膜を
形成する工程を含む様にしたことを特徴とする請求項7
記載の半導体装置の製造方法。9. The method according to claim 7, wherein the step of forming a support substrate includes a step of forming a projection on the support substrate made of an insulating member and then forming a metal film on the surface.
The manufacturing method of the semiconductor device described in the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16949296A JP3258564B2 (en) | 1996-06-28 | 1996-06-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16949296A JP3258564B2 (en) | 1996-06-28 | 1996-06-28 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1022324A JPH1022324A (en) | 1998-01-23 |
JP3258564B2 true JP3258564B2 (en) | 2002-02-18 |
Family
ID=15887538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16949296A Expired - Fee Related JP3258564B2 (en) | 1996-06-28 | 1996-06-28 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3258564B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3081168B2 (en) | 1997-04-30 | 2000-08-28 | イビデン株式会社 | Substrate for mounting electronic components |
KR100618700B1 (en) | 2004-07-20 | 2006-09-08 | 주식회사 하이닉스반도체 | Wafer Level Package Manufacturing Method |
-
1996
- 1996-06-28 JP JP16949296A patent/JP3258564B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1022324A (en) | 1998-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526788B2 (en) | Method for manufacturing semiconductor device | |
JP2002184904A (en) | Semiconductor device manufacturing method and semiconductor device | |
US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
JP2000022027A (en) | Semiconductor device, manufacture thereof, and package board | |
US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
KR100300922B1 (en) | Semiconductor device | |
JP2000138317A (en) | Semiconductor device and its manufacture | |
US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
JPH0864635A (en) | Semiconductor device | |
JP3522403B2 (en) | Semiconductor device | |
JP3258564B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3686047B2 (en) | Manufacturing method of semiconductor device | |
JP3084648B2 (en) | Semiconductor device | |
JP2658967B2 (en) | Supporting member for electronic package assembly and electronic package assembly using the same | |
JP3529507B2 (en) | Semiconductor device | |
JP3331146B2 (en) | Manufacturing method of BGA type semiconductor device | |
JP3472601B2 (en) | Semiconductor device | |
JP3192087B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH11251360A (en) | Semiconductor device and manufacture thereof | |
JPH0837204A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH10154768A (en) | Semiconductor device and manufacturing method thereof | |
JPH10154766A (en) | Manufacture of semiconductor package and semiconductor package | |
JPH08274250A (en) | Semiconductor device | |
JPH0955448A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |