JPH05173545A

JPH05173545A - 表示制御方式

Info

Publication number: JPH05173545A
Application number: JP3344713A
Authority: JP
Inventors: Hiroteru Yoshida; 浩輝善田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-12-26
Filing date: 1991-12-26
Publication date: 1993-07-13

Abstract

(57)【要約】【目的】第１グラフィックサブシステムのハードウエア
を内蔵し、第１グラフィックサブシステムを用いて第２
グラフィックサブシステムをエミユレートする表示制御
方式を提供することである。【構成】ＶＧＡモードよりも表示解像度の高い第１グラ
フィックサブシステムを内蔵し、アドレスバッファを有
する。アドレスバッファはＶＧＡモードにおいてＣＰＵ
から出力されたアドレスデータを順次格納する。グラフ
ィックシステムプロセッサはアドレスバッファに格納さ
れたアドレスの表示データのみを書き換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＲＴ（Ｃａｔｈｏ
ｄｅＲａｙＴｕｂｅ）ディスプレイ等のインターレ
ースディスプレイや、フラットパネルディスプレイ等の
ノンインターレースディスプレイが接続可能なパーソナ
ルコンピュータやパーソナルワークステーション等のコ
ンピュータシステムに使用するのに適した表示制御方式
に関し、特にＶＧＡエミュレータにおけるアドレスバッ
ファに関する。

【０００２】

【従来の技術】従来より、パソコン用グラフィックスコ
ントローラ（ビデオサブシステム）としてＶＧＡ（Ｖｉ
ｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ）（第２グラフ
ィックサブシステム）が使用されている。ＶＧＡはディ
スプレイへの表示を制御するメカニズムを備え、解像度
が６４０ｘ４８０画素、色数が２５６色の表示機能を有
している。他方、種々のグラフィカルユーザインターフ
ェース（ＧＵＩ）が開発されている。このようなＧＵＩ
を効率よく動かしたいというユーザの要望がある。すな
わち、１画面上に複数のウインドウを表示するために
は、解像度の大きな画面が必要である。また、マウスの
応答性も良くしたいという要望がある。

【０００３】このような問題を解決するために、表示解
像度が１０２４ｘ７６８画素、色数２５６色の表示モー
ドを有したグラフィックスコントローラ（第２グラフィ
ックサブシステムよりも表示解像度の高い第１グラフィ
ックサブシステム）が開発されている。

【０００４】第１グラフィックサブシステムでは、解像
度の増加に見合う処理速度を得るために、描画専用のコ
プロセサ（グラフィックシステムプロセッサ；ＧＳＰ）
を含んでいる。

【０００５】しかしながら、従来第１グラフィックサブ
システムを動作させる場合には、第２グラフィックサブ
システムを有したパーソナルコンピュータにアダプタカ
ードを介して第１グラフィックサブシステムを接続し、
第２グラフィックサブシステムから第１フラフィックサ
ブシステムに切り替えて使用する必要がある。このた
め、第２グラフィックサブシステム用ハードウエアと第
１グラフィックサブシステム用ハードウエアの両方を用
意する必要があり、ハードウエア構成が複雑となり、操
作性も良くない。

【０００６】

【発明が解決しようとする課題】上に例を示して説明し
たように、従来は、第２グラフィックサブシステムを有
したパーソナルコンピュータにおいて、第２グラフィッ
クサブシステムよりも解像度の高い第１グラフィックサ
ブシステムを動作させる場合、アダプタカードを用いて
第１グラフィックサブシステムを外部接続し、切り替え
回路を介して第２グラフィックサブシステムから第１グ
ラフィックサブシステムに切り替えて使用していた。こ
のため、ハードウエア回路が複雑になるとともに、操作
性も良くないという欠点があった。

【０００７】この発明の目的は、第１グラフィックサブ
システムのハードウエアを内蔵し、第１グラフィックサ
ブシステムを用いて第２グラフィックサブシステムをエ
ミユレートすることにより、ハードウエアを簡単化する
とともに、高速表示処理を可能とする表示制御方式を提
供することである。

【０００８】

【課題を解決するための手段】この発明の表示制御方式
は、第１グラフィックサブシステムモードにおいて、ビ
デオデータが格納される第１ビデオデータエリアと、前
記第２グラフィックサブシステムモードにおいて、ビデ
オデータが格納される第２ビデオデータエリアとから成
るビデオランダムアクセスメモリ（ＶＲＡＭ）と、前記
第２ビデオデータエリアに格納されたビデオデータを第
１ビデオデータエリアに転送し、前記第１グラフィック
サブシステムモードの解像度で表示するグラフィックシ
ステムプロセッサを有し高解像度を提供する第１グラフ
ィックサブシステムと；第２グラフィックサブシステ
ムモードの仮想空間として、前記第２ビデオエリアをア
クセスする中央処理装置（ＣＰＵ）と；前記第１グラフ
ィックサブシステムを用いて、第１グラフィックサブシ
ステムよりも解像度の低い第２グラフィックサブシステ
ムをエミュレートする手段とを備え、前記第２グラフィ
ックサブシステムモードにおいて、前記ＣＰＵが前記第
２ビデオエリアをアクセスしたアドレスデータを格納す
るアドレスバッファを有する。前記グラフィックシステ
ムプロセッサは前記アドレスバッファをポーリングし、
そのアドレスに対応するビデオデータのみを前記第２ビ
デオエリアから読みだし、前記第１ビデオエリアに書き
込む。

【０００９】

【作用】この発明によれば、ＣＰＵによりアクセスされ
る、第２グラフィックサブシステム用ビデオＲＡＭエリ
ア（第２ビデオＲＡＭエリア）と、ＧＳＰによりアクセ
スされる、第１グラフィックサブシステム用ビデオＲＡ
Ｍエリア（第１ビデオＲＡＭエリア）とを備えている。
ＣＰＵは、第２グラフィックサブシステム用アプリケー
ションプログラムを実行し、第２ビデオＲＡＭエリアに
表示データを書き込み、ＧＳＰを起動させる。ＧＳＰ
は、第２ビデオＲＡＭエリアにセットされた表示データ
を読み、ファームウエア制御によりエミュレートして、
第１ビデオＲＡＭに書き込み、第１グラフィックサブシ
ステムのモードで、第１ビデオＲＡＭの表示データをス
キャンし、表示装置に表示する。

【００１０】この発明によれば、ＶＧＡモードにおいて
使用される、ＦＩＦＯレジスタで構成されたアドレスバ
ッファを有する。アドレスバッファはＶＧＡモードにお
いてＣＰＵから出力されたアドレスデータをアドレスコ
ントローラを介して順次格納する。ＣＰＵがＶＧＡ用ビ
デオデータエリアのあるアドレスをアクセスすると、そ
のアドレスがアドレスバッファに格納される。グラフィ
ックシステムプロセッサはアドレスバッファをポーリン
グし、そのアドレスの表示データが書き換わったことを
知り、そのアドレスに記憶されている表示データを読
み、第１グラフィックサブシステム用表示データエリア
７ａに転送する。このようにすることにより、ＣＰＵに
よる表示データの書換えに対して即グラフィックシステ
ムプロセッサが転送処理を行なうので、画面の処理速度
が速くなる。

【００１１】

【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、この発明の一実施例を示す概念ブロック図
である。この発明の特徴は、第１グラフィックサブシス
テムのハードウエアのみを装備して、第２グラフィック
サブシステムをエミュレートすることである。

【００１２】図１において、システムバス１には、メイ
ンプロセッサとして作用する中央処理装置（ＣＰＵ）３
が接続されている。ＣＰＵ３は例えば３２ビットのマイ
クロプロセッサで構成されている。さらに、描画用コプ
ロセサとしての機能を果たすグラフィックシステムプロ
セサ（ＧＳＰ）５が接続されている。ビデオＲＡＭ（Ｖ
ＲＡＭ）７は機能的に第１および第２のエリア７ａ，７
ｃに分かれている。第１のエリア７ａは、第１のグラフ
ィックサブシステム（例えば１０２４ｘ７６８画素、２
５６色の高解像度ディスプレイアダプタ）に利用され、
ＧＳＰ５のみによりアクセスされる。第２のエリア７ｃ
は、第２グラフィックサブシステム（例えばＶＧＡ）に
利用され、ＣＰＵ３およびＧＳＰ５によりアクセスされ
る。第１エリア７ｃ内の斜線部分７ｂには、ＣＰＵ３か
ら第２エリア７ｃに書き込まれた図形作成コマンドおよ
びそのコマンドに対応する図形作成処理プログラムが書
き込まれる。すなわち、パーソナルコンピュータの電源
を立ち上げると、イニシャライズルーチンが実行され、
初期設定が行われる。ディスクオペレーティングシステ
ムでは電源を立ち上げると、第２グラフィックサブシス
テム、たとえばＶＧＡモードで動作するように構成され
ている。従って、初期設定において、ＶＧＡモード用エ
ミユレーションプログラムをエリア７ｂにダウンロード
する。

【００１３】ＣＰＵ３からはエリア７ｃだけが見えてい
る。すなわち、高解像度ディスプレイアダプタ用のＶＲ
ＡＭ７にＶＧＡ用の仮想空間が形成される。ＶＧＡ用に
作られたアプリケーションプログラムが実行されると、
ＣＰＵ３は表示データをエリア７ｃにセットする。ＧＳ
Ｐ５はＶＧＡモードであることを検出すると、エリア７
ｃのデータをエリア７ａに転送する。図２はこの発明の
表示制御方式の一実施例を示す詳細ブロック図である。
なお、図１と同一部には同符号を付してその説明を省略
する。

【００１４】アドレスコントローラ１３は、第２グラフ
ィックサブシステムモード（例えば、ＶＧＡ）における
表示スクリーンのスタートアドレスや、カーソルアドレ
スなどの指定を第１グラフィックサブシステムモード
（例えば１０２４ｘ７６８ピクセルの高解像度ディスプ
レイアダプタ）におけるアドレスに変換する。

【００１５】アドレスフラッグ２９はＣＰＵ３によりあ
るアドレスが指定されたことをを示すフラッグである。
例えば、ＶＧＡ用につくられたアプリケーションプログ
ラムがＢＩＯＳ（ＢａｓｉｃＩｎｐｕｔａｎｄＯ
ｕｔｐｕｔＳｙｓｔｅｍ）をアクセスしたことを示す
フラッグ、メモリ４をアクセスしたことを示すフラッ
グ、シーケンサ１７をリセットしたことを示すフラッグ
などで構成されている。従来ＶＧＡにおいて、ＣＲＴコ
ントローラ内に設けられている各種表示制御用レジスタ
の中には、実質必要ないレジスタも含まれているので、
この実施例では、図２のＩ／Ｏバッファ２１のなかに、
その為のレジスタを設けず、フラッグのみをアドレスフ
ラッグ２９として持ち、データ格納容量のダウンサイジ
ングをはかっている。

【００１６】グラフィックシステムプロセッサ（ＧＳ
Ｐ）５（第１グラフィックサブシステム）は描画用コプ
ロセッサであり、高解像度（例えば１０２４ｘ７６８画
素）で描画を行う。ＧＳＰ５はＧＳＰの動作モードや各
種フォーマットの指定を行うためのＩ／Ｏレジスタ（１
６ビット長）を有している。このＩ／Ｏレジスタを用い
て例えばインターレースモード（ＣＲＴ）、ノンインタ
ーレースモード（プラズマディスプレイ（ＰＤＰ）や液
晶表示装置（ＬＣＤ）等）の選択が行われ、選択された
表示装置に対応した表示タイミング制御信号を出力する
ように構成されている。このような、ＧＳＰ５として
は、例えば米国テキサスインスツルメント社製のＴＭＳ
３４０２０が適用できる。

【００１７】アドレスバッファ１５はＶＧＡモードにお
いて使用されるバッファであり例えばＦＩＦＯ（Ｆｉｒ
ｓｔ−ＩｎＦｉｒｓｔ−Ｏｕｔ）で構成されている。
アドレスバッファ１５はＶＧＡモードにおいてＣＰＵ１
から出力されたアドレスデータをアドレスコントローラ
１３を介して順次格納する。すなわち、ＣＰＵ３が図１
のエリア７ｃのあるアドレスをアクセスすると、そのア
ドレスがアドレスバッファ１５に書かれる。ＧＳＰ５は
アドレスバッファ１５をポーリングし、そのアドレスの
表示データが書き換わったことを知り、そのアドレスの
表示データを読みエリア７ａに転送する。このようにす
ることにより、ＣＰＵ３による表示データの書換に対し
て即ＧＳＰ５が転送処理を行うので、画面の処理速度が
早くなる。

【００１８】フォーマットトランスレータ２３は、第２
グラフィックサブシステム（ＶＧＡ）におけるＶＲＡＭ
７の表示データの配列を第１グラフィックサブシステム
におけるＶＲＡＭ７の表示データの配列に変換する。こ
の変換作業は、第１グラフィックサブシステムのＶＲＡ
Ｍにおける表示配列とは異なる表示配列を有する第２グ
ラフィックサブシステムをエミュレートするのに必要で
ある。従って、第２グラフィックサブシステムをエミュ
レートする場合にのみ使用され、第１グラフィックサブ
システムモードでは、この回路はパススルーされる。

【００１９】ビデオＲＡＭ７は、ＶＧＡモードにおいて
使用される第２のビデオＲＡＭエリア７ｃと高解像度モ
ードにより使用される第１のビデオＲＡＭエリア７ａと
で構成される。これらのエリア７ａ，７ｂは１つのＶＲ
ＡＭデュアルポートメモリで実現されている。

【００２０】なお、ＶＲＡＭ７のシリアルポートから出
力されたビデオデータはアトリビュートコントローラ２
５に供給される。アトリビュートコントローラ２５は受
け取ったビデオデータを１画素毎に内部のパレットに出
力する。パレットは受け取った画素に対応したカラー値
をＤ−Ａ変換器（ＲＡＭＤＡＣ）２７に出力する。ＲＡ
ＭＤＡＣ２７は受け取ったカラー値を、モニタに出力す
るためのアナログビデオ信号に変換する。

【００２１】シーケンサ１７は、ＣＰＵ３とＧＳＰ５の
ＶＲＡＭ７に対するアクセス要求を調節する機能を有す
る。ＶＧＡモードでは、各レジスタは８ビットで構成さ
れている。

【００２２】Ｉ／Ｏバッファ２１はＶＧＡモードにおい
て、ホストＣＰＵ３から送られてくる制御コマンド、例
えば従来存在したＣＲＴコントローラに対する制御コマ
ンドを保持する。グラフィックスコントローラ１９は、
ＶＧＡモードを実行するためにもうけられている機能で
あり、グラフィックスインデックスレジスタ（Ｇｒａｐ
ｈｉｃｓＩｎｄｅｘＲｅｇｉｓｔｅｒ）、セット・
リセット（Ｓｅｔ／Ｒｅｓｅｔ）、イネーブルセット・
リセット（ＥｎａｂｌｅＳｅｔ／Ｒｅｓｅｔｒｅｇｉ
ｓｔｅｒ）、カラーコンペア（ＣｏｌｏｒＣｏｍｐａ
ｒｅｒｅｇｉｓｔｅｒ），データローテート（Ｄａｔａ
Ｒｏｔａｔｅ）、リードマップセレクト（Ｒｅａｄ
ＭａｐＳｅｌｅｃｔ）、グラフィックスモードレジス
タ（ＧｒａｐｈｉｃｓＭｏｄｅＲｅｇｉｓｔｅ
ｒ）、ミスセラニアスレジスタ（ｍｉｓｃｅｌｌａｎｅ
ｏｕｓＲｅｇｉｓｔｅｒ）、カラードントケア（Ｃｏ
ｌｏｒＤｏｎ’ｔＣａｒｅ）、ビットマスクレジスタ
（ＢｉｔＭａｓｋＲｅｇｉｓｔｅｒ）などを備えてい
る。なお、グラフィックスコントローラの詳細について
は、例えば米国ＰａｒａｄａｉｓｅＳｙｓｔｅｍｓ，
Ｉｎｃ．の”ＰＶＧＡ１ＡＰａｒａｄｉｓｅＶｉｄ
ｅｏＧｒａｐｈｉｃｓＡｒｒａｙ”に記載されてい
る。以下、この発明の一実施例の動作ついて図３乃至図
６を参照して説明する。

【００２３】図３はＣＰＵ３の処理を示す動作フローで
ある。電源の立ち上げに応答して、ＣＰＵ３は、イニシ
ャルプログラムモードをロードし、メモリチェック、レ
ジスタチェックの他、各種初期設定を行なう。次に、Ｃ
ＰＵ３はＧＳＰプログラムをＶＲＡＭエリア７ｂにダウ
ンロードする。これは、外部記憶装置、例えばフロッピ
ーディスクやハードディスク６からＧＳＰプログラムを
ダウンロードしてもよいし、ＲＯＭ４からダウンロード
してもよい。次に、ステップ３５において、ＣＰＵ３は
ＧＳＰ５をイニシャライズする。すなわち、ＣＰＵ３は
ＧＳＰ５のメモリクリアや、各種レジスタのセット等の
初期設定処理を行なう。そして、ステップ３７におい
て、ＣＰＵ３は、アプリケーションプログラムを実行す
る。この結果、ＣＰＵ３は、アプリケーションプログラ
ムに従って、ＶＲＡＭエリア７ｃに表示データをセット
する。

【００２４】一方、ＧＳＰ５は図４に示すように、ＣＰ
Ｕ３によりイニシャライズされることにより、ＶＲＡＭ
エリア７ｂにセットされたＧＳＰプログラムをフェッチ
し（ステップ４１）、解釈、実行する（ステップ４
３）。すなわち、ＧＳＰ５は、ステップ４５においてＣ
ＰＵ３により実行されるアプリケーションプログラムの
表示制御に関する内容に応じて、ＶＲＡＭエリア７ｃの
内容をリードし、ＶＲＡＭエリア７ａにイメージ展開す
る。そして、ステップ４７において、ＶＲＡＭエリア７
ａをスキャンし、表示装置に表示する。このようにし
て、ＧＳＰによりＶＧＡモードがエミュレーションされ
る。以下、アドレスバッファ１５を使用する場合の、テ
キストモードでの処理の例を図５を参照して説明する。

【００２５】いま、図５のステップ５１において、アプ
リケーションプログラムがＶＲＡＭエリア７ｃ（ＶＧＡ
ＶＲＡＭ）のアドレスαのコードを”Ａ”から”Ｂ”
に書き換えたとする。アドレスコントローラ１３はこの
アドレスの書換えを検知し、アドレスαをアドレスバッ
ファ（ＦＩＦＯバッファ）１５に書き込む。

【００２６】ＧＳＰ５は、ステップ５３においてアドレ
スバッファ１５をリード（ポーリング）し、ステップ５
５において、バッファ１５にアドレスが書かれているか
どうか、すなわちアドレス書換えがあったかどうか判断
する。アドレスの書換えがあった場合には、ステップ５
７において、ＶＧＡのテキストコードＶＲＡＭ（ＶＲＡ
Ｍエリア７ｃ）のアドレスαをリードする。次に、ステ
ップ５９において、そのアドレスαに書かれている文字
コードをリードして、その文字コードに対応するフォン
トアドレスを計算してアドレスβを求める。次に、ステ
ップ６１において、ＶＧＡのフォントＶＲＡＭのアドレ
スβからフォントをリードする。さらに、ステップ６３
において、ＶＧＡのアトリビュートＶＲＡＭから対応す
るカラーコードをリードする。次に、ＧＳＰ５はそのカ
ラーコードに対応するパレットデータをＩ／Ｏバッファ
２１からリードする。次に、ＧＳＰ５はステップ６７に
おいて、ＶＧＡのアドレスαに対応するＧＳＰ５のＶＲ
ＡＭアドレスγにフォントデータをライトする。次に、
ステップ７１において、アドレスバッファ１５のポイン
タを１だけインクリメントし、上述したステップ５３乃
至７１を繰り返す。この処理は、アドレスバッファ１５
にセットされているすべてのアドレスに対する処理が完
了するまで続行される。図６は図５に示す処理動作を概
念的に示す図である。

【００２７】上述のように構成された表示制御方式によ
れば、ＣＰＵ３が例えばＶＧＡ用アプリケーションプロ
グラムを実行し、ＶＲＡＭエリア７ｃのあるアドレスを
アクセスするとそのアドレスがアドレスバッファ１５に
書かれる。ＧＳＰ５はアドレスバッファ１５をポーリン
グし、アドレスバッファ１５にアドレスが格納されてい
ると、ＶＲＡＭエリア７ｃをアクセスし、そのアドレス
に格納されている内容をＶＲＡＭエリア７ａに転送す
る。従って、ＶＲＡＭエリア７ｃのすべてのロケーショ
ンの内容をシーケンシャルにリードしてＶＲＡＭエリア
７ａに転送する場合に比べて高速に表示処理することが
できる。

【００２８】なお、上記実施例では、第２グラフィック
サブシステムの具体例としてＶＧＡを挙げたが、この発
明は、ＶＧＡに限らない。すなわち、第２グラフィック
サブシステムとしては、ＣＲＴ表示を目的とした表示シ
ステムであれば何であってもよい。

【００２９】

【発明の効果】以上述べたように、この発明によれば、
ＣＰＵによりアクセスされる、第２グラフィックサブシ
ステム用ビデオＲＡＭエリア（第２ビデオＲＡＭエリ
ア）と、ＧＳＰによりアクセスされる、第１グラフィッ
クサブシステム用ビデオＲＡＭエリア（第１ビデオＲＡ
Ｍエリア）とを備えている。ＣＰＵは、第２グラフィッ
クサブシステム用アプリケーションプログラムを実行
し、第２ビデオＲＡＭエリアに表示データを書き込む。
このときのアドレスはＦＩＦＯで構成されたアドレスバ
ッファ１５に順次格納される。ＧＳＰはアドレスバッフ
ァをポーリングし、アドレスが格納されている場合に
は、そのアドレスの内容をＶＲＡＭエリア７ｃからリー
ドし、ＶＲＡＭエリア７ａに転送する。

【図面の簡単な説明】

【図１】この発明の表示制御方式の一実施例を示す概念
図；

【図２】図１に示す概念を実現した例を示すブロック
図；

【図３】ＣＰＵの処理動作を示すフローチャート。

【図４】ＧＳＰの処理動作を示すフローチャート。

【図５】ＶＧＡモードにおいて、テキストモードでの処
理をエミュレートする場合の処理を示すフローチャー
ト。

【図６】図５に示す処理フローの動作を示す概念図。

【符号の説明】

１…システムバス、３…ＣＰＵ、５…グラフィックシス
テムプロセッサ（ＧＳＰ）、７…ビデオＲＡＭ（ＶＲＡ
Ｍ）、１３…アドレスコントローラ、１５…アドレスバ
ッファ、１７…シーケンサ、１９…グラフィックスコン
トローラ、２１…Ｉ／Ｏバッファ、２３…フォーマット
トランスレータ、２５…属性コントローラ、２７…ＲＡ
ＭＤＡＣ、２９…アドレスフラッグ

Claims

【特許請求の範囲】

【請求項１】第１グラフィックサブシステムモードに
おいて、ビデオデータが格納される第１ビデオデータエ
リアと、前記第２グラフィックサブシステムモードにお
いて、ビデオデータが格納される第２ビデオデータエリ
アとから成るビデオランダムアクセスメモリ（ＶＲＡ
Ｍ）と、前記第２ビデオデータエリアに格納されたビデ
オデータを第１ビデオデータエリアに転送し、前記第１
グラフィックサブシステムモードの解像度で表示するグ
ラフィックシステムプロセッサを有し高解像度を提供す
る第１グラフィックサブシステムと；第２グラフィック
サブシステムモードの仮想空間として、前記第２ビデオ
エリアをアクセスする中央処理装置（ＣＰＵ）と；前記
第１グラフィックサブシステムを用いて、第１グラフィ
ックサブシステムよりも解像度の低い第２グラフィック
サブシステムをエミュレートする手段とを備え、前記第
２グラフィックサブシステムモードにおいて、前記ＣＰ
Ｕが前記第２ビデオエリアをアクセスしたアドレスデー
タを格納するアドレスバッファを有し、前記グラフィッ
クシステムプロセッサは前記アドレスバッファをポーリ
ングし、そのアドレスに対応するビデオデータのみを前
記第２ビデオエリアから読みだし、前記第１ビデオエリ
アに書き込むことを特徴とする表示制御方式。
【請求項２】前記アドレスバッファはファーストイン・
ファーストアウト（ＦＩＦＯ）レジスタで構成されるこ
とを特徴とする請求項１に記載の表示制御方式。