JPH07234773A

JPH07234773A - 表示制御装置

Info

Publication number: JPH07234773A
Application number: JP6260590A
Authority: JP
Inventors: Teruhisa Fujimoto; 曜久藤本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-12-27
Filing date: 1994-10-25
Publication date: 1995-09-05

Abstract

(57)【要約】【目的】ＶＲＡＭの書き換え無しで、ＸＧＡ仕様の高解
像度スクリーン上にＶＧＡデータを任意の位置及び任意
の大きさで表示する。【構成】スクリーンＣＲＴＣ１６１はスクリーンパラメ
ータに従って１０２４×７６８画素のスクリーン領域１
００を制御するための同期信号などを発生し、またウイ
ンドウＣＲＴＣ１６２はウインドウパラメータに従って
ウインドウ領域２００の表示を制御する。スクリーンＣ
ＲＴＣ１６１によってウインドウ領域２００の表示開始
位置が検出されると、ウインドウＣＲＴＣ１６２による
ウインドウ領域２００の表示制御が開始され、これによ
ってＶＲＡＭ３０のスタートアドレスからＶＧＡデータ
が順次読み出されてビデオデータに変換される。このビ
デオデータは、ウインドウ領域の表示期間中ディスプレ
イモニタに供給され、これによってウインドウ領域１０
０にビデオデータが表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は表示制御装置に関し、
特にパーソナルコンピュータ等のコンピュータシステム
で使用されるディスプレイモニタを制御する表示制御装
置に関する。

【０００２】

【従来の技術】一般に、パーソナルコンピュータ等のコ
ンピュータシステムのディスプレイモニタとしては、液
晶ディスプレイやプラズマディスプレイのようなフラッ
トパネルディスプイ、あるいはＣＲＴディスプイが使用
されている。現在、これらディスプレイの制御は、ＶＧ
Ａ（ＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ）と称
される表示コントローラを用いて行われている。

【０００３】このため、コンピュータシステム上で起動
される多くのアプリケーションプログラムも、このＶＧ
Ａの仕様に適合するように作成されている。ＶＧＡの表
示コントローラにおいては、６４０×４８０画素、最大
２５６色同時表示というモード等が用意されている。

【０００４】しかしながら、最近のコンピュータシステ
ムにおいては、ＤＴＰ（ＤｅｓｋＴｏｐＰａｂｌｉｓ
ｈｉｎｇ）のような高彩度画面を用いた高度な運用が要
求されており、ＶＧＡで提供される解像度や表示色数で
はそのような運用には適さなくなってきている。

【０００５】そこで、最近のコンピュータシステムで
は、ＶＧＡよりも高解像度表示を実現できる表示モード
を持つＸＧＡ（ＥｘｔｅｎｄｅｄＧｒａｐｈｉｃｓ
Ａｒｒａｙ）仕様の表示コントローラが使用され始めて
いる。このＸＧＡ仕様の表示コントローラにおいては、
１０２４×７６８画素という高解像度モード等が用意さ
れているので、多数のウインドウを同一画面上に表示で
きる。このため、このＸＧＡ仕様の表示コントーラは、
ＤＴＰの運用を初め、ウインドウ表示を多用するグラフ
ィカル・ユーザ・インターフェースに必要な性能も十分
に提供することができる。

【０００６】ところで、これら表示コントローラでは、
ＸＧＡおよびＶＧＡの異なる解像度に対応するために、
マルチシンクタイプのＣＲＴディスプレイを利用して１
０２４×７６８画素の高解像度表示と６４０×４８０画
素の中解像度表示の切り替えが行われている。この場
合、高解像度データと中解像度データのどちらも、ＣＲ
Ｔディスプレイ内の同期処理によって表示画面全体にフ
ルスクリーンモードで表示される。

【０００７】しかしながら、例えばＸＧＡ仕様またはＳ
ＶＧＡ仕様のアプリケーションプログラムとＶＧＡ仕様
のアプリケーションプログラムを同時実行し、それらの
画面データを交互に切り替えて表示するといった場合の
ように解像度の異なる画面の切り替えが頻繁に行われる
場合には、ＣＲＴディスプレイによっては、その切り替
えの度に表示画面にチラツキが発生するなどの不具合が
生じることがある。

【０００８】ＣＲＴディスプレイを高解像度モードにし
たままで中解像度のデータを表示すれば、このような同
期に関わるチラツキの発生の問題は解消できる。ところ
が、このようにすると今度は、中解像度のデータが画面
の隅に表示されることになり、データの視認識が悪化さ
れるという弊害が発生する。この問題は、１０２４×７
６８画素の高解像度画面を持つフラットパネルディスプ
レイに６４０×４８０画素の中解像度データを表示した
場合にも同様に発生し、中解像度データの表示位置は高
解像度画面内のある特定の位置に固定され、その表示位
置をユーザの指定によって変化させることはできない。

【０００９】

【発明が解決しようとする課題】従来では、高解像度画
面上にそれよりも解像度の低い中低解像度のデータを表
示すると、そのデータの表示位置はある特定の位置に固
定されてしまい、その表示位置を変化させることはでき
ない欠点があった。

【００１０】この発明はこのような点に鑑みてなされた
もので、中低解像度のデータを高解像度画面上に、任意
の位置及び任意の大きさのウインドウとして表示するこ
とができる表示制御装置を提供することを目的とする。

【００１１】

【課題を解決するための手段および作用】この発明は、
コンピュータシステムのディスプレイモニタを制御する
表示制御装置において、前記コンピュータシステムによ
って実行されるアプリケーションプログラムによって作
成された表示データが所定の格納開始位置から格納され
る画像メモリと、前記システムから指示された各種パラ
メータ値がセットされる書き換え可能なパラメータレジ
スタ群であって、前記ディスプレイモニタに表示可能な
全表示画面領域のサイズを指定するスクリーンパラメー
タ、および前記全表示画面領域内に表示すべきウインド
ウ領域の表示開始位置およびサイズを指定するウインド
ウパラメータがセットされるパラメータレジスタ群と、
前記スクリーンパラメータに従って前記全表示画面領域
を制御する第１の表示制御回路であって、前記全表示画
面領域を前記ディスプレイモニタに表示するための走査
タイミングに応じて前記ディスプレイモニタの水平およ
び垂直同期信号を発生する手段と、前記走査タイミング
に応じて前記全表示画面上の走査位置を示す座標アドレ
スを発生する手段と、前記ウインドウパラメータによっ
て指定されるウインドウ領域表示開始位置と前記座標ア
ドレスの値とを比較し、その比較結果に基づいて前記全
表示画面上の走査位置が前記ウインドウ領域の表示開始
位置に達したことを示すウインドウ領域検出信号を発生
する手段とを含む第１の表示制御回路と、前記ウインド
ウパラメータに従って前記ウインドウ領域を制御する第
２の表示制御回路であって、前記ウインドウ領域検出信
号に応答して前記ウインドウ領域に対応する表示期間を
示す表示イネーブル信号を発生する手段と、前記ウイン
ドウ領域検出信号に応答して前記画像メモリの前記格納
開始位置から前記表示データを読み出すためのメモリア
ドレスを発生する手段とを含む第２の表示制御回路と、
この第２の表示制御回路から発生されるメモリアドレス
に従って前記画像メモリの格納開始位置から前記表示デ
ータを読み出し、その表示データを前記ディスプレイモ
ニタに供給するためのビデオデータに変換する手段と、
前記ウインドウ領域に前記アプリケーションプログラム
によって作成された表示データが表示されるように、前
記表示イネーブル信号によって指定される表示期間中前
記ビデオデータを前記ディスプレイモニタに供給する手
段とを具備することを特徴とする。

【００１２】この表示制御装置においては、第１および
第２の２つの表示制御回路が設けられており、第１の表
示制御回路はスクリーンパラメータに従って全表示画面
領域を制御するための同期信号を発生し、また第２の表
示制御回路はウインドウパラメータに従ってウインドウ
領域の表示を制御する。第１の表示制御回路によってウ
インドウ領域が検出されると、第２の表示制御回路によ
るウインドウ領域の表示制御が開始され、これによって
画像メモリの格納開始位置から表示データが順次読み出
されてビデオデータに変換される。このビデオデータ
は、表示イネーブル信号によって規定されるウインドウ
領域の表示期間中ディスプレイモニタに供給され、これ
によってウインドウ領域にビデオデータが表示される。

【００１３】この場合、ウインドウ領域の位置および大
きさは、パラメータレジスタ群にセットするウインドウ
パラメータの値によってプログラマブルに変更できる。
したがって、高解像度表示画面上にアプリケーションプ
ログラムによって作成された中低解像度のデータを任意
の位置および任意の大きさで表示することが可能とな
る。

【００１４】また、この表示制御装置においては、アプ
リケーションプログラムによる画像メモリへのデータ格
納開始位置からウインドウ領域に表示すべきデータが読
み出される。このため、画像メモリのデータ格納位置を
変更することなく、既存のアプリケーションプログラム
をそのまま利用した状態でウインドウ表示を行う事がで
きる。

【００１５】さらに、この発明の表示制御装置は、スク
リーンパラメータの代わりにウインドウパラメータを使
用するモードを備えている。これによって、第１の表示
制御回路によって使用されるパラメータ値が第２の表示
制御回路で使用されるウインドウパラメータ値と同一と
なり、ウインドウ領域のサイズに対応する水平／垂直同
期信号が発生される。この場合、ＣＲＴディスプレイを
使用した場合には、アプリケーションプログラムによっ
て作成された中低解像度のデータは、ＣＲＴディスプレ
イの表示画面全体にフルスクリーンモードで表示され
る。

【００１６】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係わる表示制御
システムの全体の構成が示されている。この表示制御シ
ステム４は、例えば、１０２４×７６８ドット、２５６
色同時表示などの表示モードを持つＸＧＡ（ eＸtended
Ｇraphics Ａrray）仕様の表示制御システムであ
り、ポータブルコンピュータのＣＰＵローカルバス３に
接続される。この表示制御システム４は、ポータブルコ
ンピュータ本体に標準装備されるフラットパネルディス
プレイ４０およびポータブルコンピュータ本体に着脱自
在に接続されるカラーＣＲＴディスプレイ５０双方に対
する表示制御を行なう。

【００１７】表示制御システム４には、ディスプレイコ
ントローラ１０、およびデュアルポート画像メモリ（Ｖ
ＲＡＭ）３０が設けられている。これらディスプレイコ
ントローラ１０、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０は、図示しない回路基板上に搭載されている。

【００１８】ディスプレイコントローラ１０はゲートア
レイによって実現されるＬＳＩであり、この表示制御シ
ステム４の主要部を成す。このディスプレイコントロー
ラ１０は、ホストＣＰＵ１からの指示に従い、デュアル
ポート画像メモリ（ＶＲＡＭ）３０を利用して、フラッ
トパネルディスプレイ４０およびカラーＣＲＴディスプ
レイ５０に対する表示制御を実行する。また、このディ
スプレイコントローラ１０は、バスマスタとして機能
し、コンピュータのシステムメモリ２を直接アクセスす
ることができる。

【００１９】デュアルポート画像メモリ（ＶＲＡＭ）３
０は、シリアルアクセスに使用されるシリアルポート
（シリアルＤＡＴＡ）とランダムアクセスのためのパラ
レルポート（ＤＡＴＡ）を備えている。シリアルポート
（シリアルＤＡＴＡ）は表示画面リフレッシュのための
データ読み出しに使用され、またパラレルポート（ＤＡ
ＴＡ）は画像データの更新に使用される。このデュアル
ポート画像メモリ（ＶＲＡＭ）３０は、複数のデュアル
ポートＤＲＡＭから構成されており、１Ｍバイト乃至４
Ｍバイトの記憶容量を有している。このデュアルポート
画像メモリ（ＶＲＡＭ）３０はフレームバッファとして
使用され、フラットパネルディスプレイ４０またはカラ
ーＣＲＴディスプレイ５０に表示するための画像データ
が描画される。

【００２０】この場合、ＸＧＡ仕様に適合したアプリケ
ーションプログラム等で作成されたＸＧＡ仕様の描画デ
ータは、パックドピクセル方式によってデュアルポート
画像メモリ（ＶＲＡＭ）３０の先頭アドレスから格納さ
れる。このパックドピクセル方式は、メモリ上の連続す
る複数のビットで１画素を表す色情報マッピング形式で
あり、例えば、１画素を１，２，４，８，または１６ビ
ットで表す方式が採用されている。一方、ＶＧＡ仕様の
描画データは、ＶＧＡ仕様に適合したアプリケーション
プログラム等で作成されるものであり、メモリプレーン
方式によってデュアルポート画像メモリ（ＶＲＡＭ）３
０の先頭アドレスから描画される。このメモリプレーン
方式は、メモリ領域を同一アドレスで指定される複数の
プレーンに分割し、これらプレーンに各画素の色情報を
割り当てる方式である。例えば、４プレーンを持つ場合
には、１画素は、各プレーン毎に１ビットづつの合計４
ビットのデータによって表現される。

【００２１】また、デュアルポート画像メモリ（ＶＲＡ
Ｍ）３０には、テキストデータも格納される。１文字分
のテキストデータは、ＸＧＡ、ＶＧＡのどちらの仕様に
おいても，８ビットのコードと８ビットのアトリビュー
トからなる合計２バイトのサイズを持つ。アトリビュー
トは、フォアグランドの色を指定する４ビットデータと
バックグランドの色を指定する４ビットデータから構成
されている。

【００２２】このディスプレイコントローラ１０は、レ
ジスタ制御回路１１、システムバスインターフェース１
２、描画用のコプロセッサ１３、メモリ制御回路１４、
ＣＲＴコントローラ（ＣＲＴＣ）１６、シリアルポート
制御回路１８、スプライトメモリ１９、シリアライザ２
０、ラッチ回路２１、フォアグランド／バックグランド
マルチプレクサ２２、グラフィック／テキストマルチプ
レクサ２３、カラーパレット制御回路２４、スプライト
カラーレジスタ２５、ＣＲＴビデオマルチプレクサ２
６、スプライト制御回路２７、フラットパネルエミュレ
ーション回路２８、およびＤＡＣ（Ｄ／Ａコンバータ）
３５から構成されている。

【００２３】レジスタ制御回路１１は、システムバスイ
ンターフェース１２を介してシステムバス３からのアド
レスおよびデータを受けとり、アドレスのデコード、お
よびそのデコード結果によって指定される各種レジスタ
に対するリード／ライト制御を行なう。システムバスイ
ンターフェース１２は、ローカルバス３を介してホスト
ＣＰＵ１とのインターフェース制御を行なうものであ
り、ローカルバスだけでなく、ＩＳＡ、ＥＩＳＡ、マイ
クロチャネル等の各種仕様のシステムバスに適合したバ
スインターフェースをサポートする。

【００２４】描画用コプロセッサ１３はグラフィックア
クセラレータであり、ＣＰＵ１からの指示に応答して、
デュアルポート画像メモリ（ＶＲＡＭ）３０中の描画デ
ータに対してさまざまな描画機能を提供する。この描画
用コプロセッサ１３は、ＢＩＴＢＩＬＴ等の画素のブロ
ック転送、線描画、領域の塗りつぶし、画素間の論理／
算術演算、画面の切り出し、マップのマスク、Ｘ−Ｙ座
標でのアドレッシング、ページングによるメモリ管理機
能等を有している。この描画用コプロセッサ１３には、
ＶＧＡ／ＸＧＡ互換のデータ演算回路１３１、２次元ア
ドレス発生回路１３１、およびページングユニット１３
３が設けられている。

【００２５】データ演算回路１３１は、シフト、論理算
術演算、ビットマスク、カラー比較等のデータ演算を行
なうものであり、またＶＧＡ互換のＢＩＴＢＬＴ機能も
有している。２次元アドレス発生回路１３１は、矩形領
域アクセス等のためのＸ−Ｙの２次元アドレスを発生す
る。また、２次元アドレス発生回路１３１は、領域チェ
ックや、セグメンテーション等を利用したリニアアドレ
ス（実メモリアドレス）への変換処理も行なう。ページ
ングユニット１３３は、ＣＰＵ１と同じ仮想記憶機構を
サポートするためのものであり、ページング有効時には
２次元アドレス発生回路１３１が作ったリニアアドレス
をページングによって実アドレスに変換する。また、ペ
ージング無効時にはリニアアドレスがそのまま実アドレ
スとなる。このページングユニット１３３は、ページン
グのためにＴＬＢを備えている。

【００２６】メモリ制御回路１４はデュアルポート画像
メモリ（ＶＲＡＭ）３０をアクセス制御するためのもの
であり、ＣＰＵ１または描画用コプロセッサ１３からの
画像データのリード／ライト要求に従ってデュアルポー
ト画像メモリ（ＶＲＡＭ）３０のパラレルポートのアク
セス制御を行なうと共に、ＣＲＴＣ１６からの表示位置
アドレスに従ってデュアルポート画像メモリ（ＶＲＡ
Ｍ）３０のシリアルポートからのデータ読み出し制御を
行う。

【００２７】さらに、このメモリ制御回路１４には、フ
レームバッファキャッシュ１４１が内蔵されている。こ
のフレームバッファキャッシュ１４１は、ＣＰＵ１や描
画用コプロセッサ１３による画像データのリード／ライ
トを高速にするために利用されるものであり、デュアル
ポート画像メモリ（ＶＲＡＭ）３０の画像データの一部
を保持する。ＣＰＵ１や描画用コプロセッサ１３によっ
てリード要求された画像データがフレームバッファキャ
ッシュ１４１に存在する場合は、そのフレームバッファ
キャッシュ１４１から画像データが読み出されてＣＰＵ
１または描画用コプロセッサ１３に転送される。この場
合、デュアルポート画像メモリ（ＶＲＡＭ）３０のパラ
レルポートを介したリードアクセスは行われない。

【００２８】ＣＲＴコントローラ（ＣＲＴＣ）１６は、
フラットパネルディスプレイ４０またはＣＲＴディスプ
レイ５０を制御するための各種表示タイミング信号（水
平同期信号、垂直同期信号等）や、デュアルポート画像
メモリ（ＶＲＡＭ）３０のシリアルポート（シリアルＤ
ＡＴＡ）から画面表示すべき画像データを読み出すため
の表示アドレスを発生する。このＣＲＴコントローラ１
６には、スクリーンＣＲＴＣ１６１とウインドウＣＲＴ
Ｃ１６２が設けられている。スクリーンＣＲＴＣ１６１
は、フラットパネルディスプレイ４０またはＣＲＴディ
スプレイ５０のディプレイモニタに表示可能な全表示画
面領域（以下、スクリーンと称する）を制御するための
ものであり、またウインドウＣＲＴＣ１６２はスクリー
ン内に定義される任意の位置および大きさの表示領域
（以下、ウインドウと称する）を制御する。このＣＲＴ
コントローラ１６の構成は、この発明の特徴とする部分
であり、その詳細は図２以降で後述する。

【００２９】シリアルポート制御回路１８、スプライト
メモリ１９、シリアライザ２０、ラッチ回路２１、フォ
アグランド／バックグランドマルチプレクサ２２、グラ
フィック／テキストマルチプレクサ２３、カラーパレッ
ト制御回路２４、スプライトカラーレジスタ２５、ＣＲ
Ｔビデオマルチプレクサ２６、スプライト制御回路２
７、フラットパネルエミュレーション回路２８、および
ＤＡＣ（Ｄ／Ａコンバータ）３５は、デュアルポート画
像メモリ（ＶＲＡＭ）３０の画像データをフラットパネ
ルディスプレイ４０またはＣＲＴディスプレイ５０に表
示するための表示制御回路３００を構成する。

【００３０】シリアルポート制御回路１８は、デュアル
ポート画像メモリ（ＶＲＡＭ）３０のシリアルデータポ
ートからのデータ読み出しタイミングを制御するための
シリアルクロックＳＣＫ、出力イネーブル信号ＳＯＥを
発生する。また、メモリ制御回路１８は、スプライトメ
モリ１９のアクセス制御と、スプライトの表示タイミン
グ制御を行なう。

【００３１】スプライトメモリ１９には、グラフィック
モードではスプライトデータ、テキストモードではフォ
ントが書き込まれる。テキストモードでは、デュアルポ
ート画像メモリ（ＶＲＡＭ）３０から読み出されたテキ
ストデータのコードがインデックスとしてスプライトメ
モリ１９に供給され、そのコードに対応するフォントが
読み出される。

【００３２】シリアライザ２０は、複数画素分のパラレ
ルなピクセルデータをピクセル単位（シリアル）に分割
して出力するためのパラレル／シリアル変換回路であ
り、グラフィックモードではデュアルポート画像メモリ
（ＶＲＡＭ）３０のシリアルポートから読み出されるメ
モリデータとスプライトメモリ１９から読み出されるス
プライトデータをそれぞれパラレル／シリアル変換し、
テキストモードではスプライトメモリ１９から読み出さ
れるフォントデータをパラレル／シリアル変換する。

【００３３】ラッチ回路２１は、コードデータからフォ
ントデータへの変換の遅れ時間だけアトリビュートの出
力タイミングを遅延させるためのものであり、テキスト
モードにおいてデュアルポート画像メモリ（ＶＲＡＭ）
３０から読み出されるテキストデータのアトリビュート
を保持する。フォアグランド／バックグランドマルチプ
レクサ２２は、テキストモードにおいてアトリビュート
のフォアグランド色（前面色）／バックグランド色（背
景色）の一方を選択する。この選択は、シリアライザ２
０から出力されるフォントデータの値“１”（フォアグ
ランド），“０”（バックグランド）によって制御され
る。グラフイック／テキストマルチプレクサ２３は、グ
ラフイックモードとテキストモードの切替えを行なうた
めのものであり、グラフイックモードにおいてはシリア
ライザ２０から出力されるメモリデータを選択し、テキ
ストモードにおいてはフォアグランド／バックグランド
マルチプレクサ２２の出力を選択する。

【００３４】カラーパレット制御回路２４は、グラフィ
ックまたはテキストデータの色変換を行なうためのもの
である。このカラーパレット制御回路２４は、２段構成
のカラーパレットテーブルを備えている。第１のカラー
パレットテーブルは、１６個のカラーパレットレジスタ
から構成されている。各カラーパレットレジスタには、
６ビットのカラーパレットデータが格納されている。第
２のカラーパレットテーブルは、２５６個のカラーパレ
ットレジスタから構成されている。各カラーパレットレ
ジスタには、Ｒ，Ｇ，Ｂそれぞれ６ビットから構成され
る１８ビットのカラーデータが格納されている。

【００３５】グラフィックモードにおいては、８ビット
／ピクセルのＸＧＡ仕様のメモリデータは、第１のカラ
ーパレットテーブルを介さずに、第２のカラーパレット
テーブルに直接送られ、そこでＲ，Ｇ，Ｂそれぞれ６ビ
ットから構成されるカラーデータに変換される。また、
４ビット／ピクセルのＶＧＡ仕様のメモリデータは、ま
ず第１のカラーパレットテーブルに送られ、そこで６ビ
ットのカラーデータに変換されて出力される。そして、
この６ビットのカラーデータには、カラーパレット制御
回路１９内蔵のカラー選択レジスタから出力される２ビ
ットデータが加えられ、これにより合計８ビットのカラ
ーデータとなる。この後、その８ビットのカラーデータ
は、第２のカラーパレットテーブルに送られ、そこで
Ｒ，Ｇ，Ｂそれぞれ６ビットから構成されるカラーデー
タに変換される。

【００３６】一方、テキストモードにおいては、ＸＧ
Ａ，ＶＧＡどちらの仕様のテキストデータも、第１およ
び第２の２段のカラーパレットテーブルを介して、Ｒ，
Ｇ，Ｂそれぞれ６ビットから構成されるカラーデータに
変換される。

【００３７】また、ＸＧＡのグラフィクスモードにおい
ては、１画素が１６ビットから構成されるダイレクトカ
ラモードがあり、この場合には、その１６ビット／ピク
セルのメモリデータは、カラーパレット制御回路２４を
介さずに、ＣＲＴビデオマルチプレクサ２６に直接供給
される。

【００３８】スプライトカラーレジスタ２５は、ハード
ウェアカーソルなどのスプライト表示色を指定するスプ
ライト表示データを格納する。ＣＲＴビデオマルチプレ
クサ２６は、ＣＲＴビデオ表示出力を選択するものであ
り、カラーパレット制御回路２４の出力、シリアライザ
２０からのダイレクトカラー出力、スプライト表示デー
タ、または外部ビデオデータの選択を行なう。この選択
動作は、ＣＲＴＣ１６からの表示タイミング信号によっ
て制御される。外部ビデオデータは、例えば表示制御シ
ステム４外部から入力される動画などのビデオデータで
ある。スプライト制御回路２７は、シリアライザ２０に
よってパラレル／シリアル変換されたスプライトデータ
に従ってスプライトカラーレジスタ２５のスプライト表
示データを出力する。

【００３９】フラットパネルエミュレーション回路２８
は、ＣＲＴビデオ出力を変換してフラットパネルディス
プレイ４０用のフラットビデオデータを生成する。ＤＡ
Ｃ３５は、ＣＲＴビデオマルチプレクサ２６から出力さ
れるＣＲＴビデオデータをアナログＲ，Ｇ，Ｂ信号に変
換してＣＲＴディスプレイ５０に供給する。

【００４０】次に、図２を参照して、スクリーンＣＲＴ
Ｃ１６１とウインドウＣＲＴＣ１６２を用いた表示制御
の原理を説明する。スクリーン領域１００はＸＧＡ仕様
の高解像度対応のディスプレイモニタに表示可能な全表
示画面（１０２４×７６８画素）であり、これはフラッ
トパネルディスプレイ４０のパネル全面、またはＣＲＴ
ディスプレイ５０の高解像度モード時の表示領域に対応
する。ウインドウ領域２００はアプリケーション表示領
域であり、例えばＶＧＡ仕様のアプリケーションプログ
ラムに対応する６４０×４８０画素のサイズを持つ。こ
のウインドウ領域２００の表示開始位置は、座標（Ｘ
ｗ，Ｙｗ）によって指定される。

【００４１】この場合、スクリーン領域１００の制御は
スクリーンＣＲＴＣ１６１によって行われ、ウインドウ
領域２００の制御はウインドウＣＲＴＣ１６２によって
行われる。

【００４２】すなわち、スクリーンＣＲＴＣ１６１は、
スクリーンパラメータによって指定される１０２４×７
６８画素のスクリーンを制御するための水平／垂直同期
信号を発生すると共に、スクリーン領域１００上の走査
位置を示す座標アドレスとウインドウパラメータによっ
て指定されるウインドウ表示開始位置座標（Ｘｗ，Ｙ
ｗ）とを比較し、一致した際にウインドウ検出信号を発
生する。ウインドウＣＲＴＣ１６２は、ウインドウ検出
信号に応答して動作を開始し、ウインドウパラメータに
従ってウインドウ領域２００の表示を制御する。

【００４３】この場合、ウインドウＣＲＴＣ１６２は、
ウインドウパラメータによって指定されるウインドウサ
イズをスクリーン全体として制御し、アプリケーション
プログラムによって描画されるＶＲＡＭ３０の先頭ライ
ンからＶＧＡデータを読み出すための表示アドレスを発
生する。この表示ラインの値は、６４０ドットのライン
走査単位で＋１アップデートされる。

【００４４】したがって、ウインドウパラメータによっ
て指定されるウインドウ表示開始位置座標およびウイン
ドウサイズを変更することによって、スクリーン領域１
００上に任意の位置および任意の大きさのウインドウ領
域２００を割り当てることができ、そのウインドウ領域
２００にアプリケーションプログラムによって作成され
たＶＧＡデータを表示できる。また、ウインドウ領域２
００以外の領域には、ボーダーカラーなどが表示され
る。

【００４５】次に、図３を参照して、ＣＲＴＣ１６の具
体的な構成を説明する。図示のように、ＣＲＴＣ１６
は、パラメータレジスタ群１０１、スクリーンカウンタ
群１０２、スクリーンコンパレータ１０３、パラメータ
マルチプレクサ１０４、ウインドウカウンタ群１０５、
ウインドウコンパレータ１０６、タイミング制御回路１
０７、表示アドレス発生回路１０８を備えている。

【００４６】ここで、スクリーンカウンタ群１０２およ
びスクリーンコンパレータ１０３はスクリーンＣＲＴＣ
１６１に属し、ウインドウカウンタ群１０５、ウインド
ウコンパレータ１０６、および表示アドレス発生回路１
０８はウインドウＣＲＴＣ１６２に属している。さら
に、パラメータレジスタ群１０１、パラメータマルチプ
レクサ１０４、およびタイミング制御回路１０７は、ス
クリーンＣＲＴＣ１６１とウインドウＣＲＴＣ１６２に
共用される。

【００４７】パラメータレジスタ群１０１は、ローカル
バス３に定義されているデータバスに接続されたリード
／ライト可能なレジスタ群であり、ここには、ＣＲＴ用
のスクリーンパラメータ、フラットパネル用のスクリー
ンパラメータ、およびＣＲＴ／フラットパネル用のウイ
ンドウパラメータがセットされる。パラメータレジスタ
群１０１に設けられるレジスタの種類の一例を図４に示
す。

【００４８】ＣＲＴ用のスクリーンパラメータは、高解
像度モードにおけるＣＲＴの表示画面サイズなどを規定
するためのパラメータであり、このパラメータは、ＣＲ
Ｔスクリーン水平総文字数／垂直総ライン数を指定する
ための水平／垂直トータルレジスタ、水平／垂直ディス
プレイエンドレジスタ、水平／垂直ブランキングレジス
タ、水平／垂直同期レジスタ、水平同期スキューレジス
タなどのパラメータレジスタ群にセットされる。

【００４９】フラットパネル用のスクリーンパラメータ
は、パネル全面の表示画面サイズなどを規定するための
パラメータであり、このパラメータは、フラットパネル
スクリーン水平／垂直トータルレジスタ、水平／垂直デ
ィスプレイエンドレジスタ、水平／垂直ブランキングレ
ジスタ、水平／垂直同期レジスタ、水平同期スキューレ
ジスタなどのパラメータレジスタにセットされる。

【００５０】ウインドウパラメータは、ＣＲＴ、フラッ
トパネル双方におけるウインドウ領域のサイズなどを規
定するためのものであり、このパラメータは、ウインド
ウ水平／垂直トータルレジスタ、水平／垂直ディスプレ
イエンドレジスタ、水平／垂直ブランキングレジスタ、
水平／垂直同期レジスタ、水平同期スキューレジスタな
どにセットされる。

【００５１】さらに、パラメータレジスタ群１０１に
は、ウインドウ表示開始位置座標レジスタ、外部ビデオ
表示開始位置座標レジスタ、外部ビデオウインドウの水
平／垂直トータルなどを示すウインドウサイズレジス
タ、表示制御レジスタが設けられている。表示制御レジ
スタには、ＣＲＴ／フラットパネルの表示切り替えを指
定するレジスタ、フルスクリーンモードを指定するレジ
スタなどの各種モードレジスタが含まれている。

【００５２】ここで、水平／垂直トータル、水平／垂直
ディスプレイエンド、水平／垂直ブランキング、水平／
垂直同期、水平同期スキューなどの意味については、Ｃ
ＲＴ制御パラメータとして周知のものであるので、ここ
ではその詳細な説明については省略する。

【００５３】図３において、スクリーンカウンタ群１０
２は、スクリーン領域１００内のスキャン位置を示すた
めのものであり、ピクセルカウンタ１０２ａ，水平カウ
ンタ１０２ｂ、垂直カウンタ１０２ｃ、フレームカウン
タ１０２ｄを備えている。ピクセルカウンタ１０２ａ
は、ピクセルクロックＣＫＰに応じて１文字内のピクセ
ル位置をカウントするものであり、ピクセル単位でカウ
ントアップ動作が行われる。水平カウンタ１０２ｂは、
ピクセルクロックＣＫＰに応じて水平方向の文字数をカ
ウントするものであり、ピクセル単位でカウントアップ
動作が行われる。垂直カウンタ１０２ｃは、垂直クロッ
クＣＫＶに応じて垂直方向のライン数をカウントするも
のであり、ライン単位でカウントアップ動作が行われ
る。垂直クロックＣＫＶは、１ライン分のピクセルクロ
ックＣＫＰが発生される度に発生される。フレームカウ
ンタ１０２ｄは、垂直クロックＣＫＶに応じて１画面単
位でカウントアップ動作を行う。フレームカウンタ１０
２ｄの出力（ＦＲＣＮＴ）は、ブリンキング制御やフレ
ーム単位のディザ制御などに利用される。

【００５４】スクリーンコンパレータ１０３は、パラメ
ータレジスタ群１０１のＣＲＴスクリーンパラメータま
たはフラットパネルスクリーンパラメータ値とスクリー
ンカウンタ群１０２の値とを比較してスクリーン領域１
００内の走査位置を検出し、その走査位置検出信号をタ
イミング制御回路１０７に供給する。また、スクリーン
コンパレータ１０３は、パラメータレジスタ群１０１の
ウインドウ表示開始位置座標，外部ビデオ表示開始位置
座標とスクリーンカウンタ群１０２の値とそれぞれを比
較して、ウインドウ表示開始位置および外部ビデオ表示
開始位置の検出を行う。スクリーン上の走査位置がウイ
ンドウ表示開始位置に一致した際、スクリーンコンパレ
ータ１０３は、ウインドウ領域検出信号を発生する。

【００５５】パラメータマルチプレクサ１０４は、表示
モードに応じてスクリーンコンパレータ１０３に供給す
るパラメータ値を選択する。たとえば、フラットパネル
ディスプレイ４０に表示する場合にはフラットパネルス
クリーンパラメータが選択され、ＣＲＴディスプレイ５
０に表示する場合には、フルスクリーン表示の場合には
ウインドウパラメータ、フルスクリーン表示を行わず高
解像度モードでＶＧＡデータを表示する場合にはＣＲＴ
スクリーンパラメータが選択される。一方、ウインドウ
コンパレータ１０６には、どの場合も、ウインドウパラ
メータが常に供給される。

【００５６】ウインドウカウンタ群１０５は、ウインド
ウ領域２００内のスキャン位置を示すためのものであ
り、ピクセルカウンタ１０５ａ，水平カウンタ１０５
ｂ、垂直カウンタ１０５ｃを備えている。ピクセルカウ
ンタ１０５ａは、ピクセルクロックＣＫＰに応じてウイ
ンドウ領域２００内における１文字内のピクセル位置を
カウントするものであり、ピクセル単位でカウントアッ
プ動作が行われる。水平カウンタ１０５ｂは、ピクセル
クロックＣＫＰに応じてウインドウ領域２００内におけ
る水平方向の文字数をカウントするものであり、ピクセ
ル単位でカウントアップ動作が行われる。垂直カウンタ
１０５ｃは、垂直クロックＣＫＶに応じてウインドウ領
域２００内における垂直方向のライン数をカウントする
ものであり、ライン単位でカウントアップ動作が行われ
る。

【００５７】ウインドウコンパレータ１０６は、パラメ
ータレジスタ群１０１のウインドウパラメータ値とウイ
ンドカウンタ群１０２の値とを比較してウインドウ領域
２００内の走査位置を検出し、その走査位置検出信号を
タイミング制御回路１０７に供給する。また、ウインド
ウコンパレータ１０６は、ウインドウ垂直トータル値と
垂直カウンタ１０５ｃの値を比較し、それらが一致した
際にリセット信号をアドレス発生回路１０８に供給す
る。

【００５８】タイミング制御回路１０７は、スクリーン
コンパレータ１０３からのスクリーン内走査位置検出信
号に基づいて、水平／垂直同期信号（Ｓｙｎｃ）、ＶＲ
ＡＭ３０のリフレッシュ開始信号（Ｒｅｆｒｅｓｈ）、
ＶＲＡＭ３０の転送サイクル開始信号（Ｔｒａｎｓｆｅ
ｒ）、ブリンク制御信号（Ｂｌｉｎｋ）、外部ビデオウ
インドウ表示イネーブル信号（Ｍｏｖｉｅ）、スクリー
ン内ハードウェアカーソル表示イネーブル信号（Ｃｕｒ
ｓｏｒ）を発生する。また、タイミング制御回路１０７
は、ウインドウコンパレータ１０６からのウインドウ内
走査位置検出信号に基づいて、ウインドウ表示イネーブ
ル信号（Ｄｉｓｐｌａｙ）、およびウインドウ内ハード
ウェアカーソル表示イネーブル信号（Ｃｕｒｓｏｒ）を
発生する。

【００５９】ここで、外部ビデオウインドウ表示イネー
ブル信号（Ｍｏｖｉｅ）、ハードウェアカーソル表示イ
ネーブル信号（Ｃｕｒｓｏｒ）、およびウインドウ表示
イネーブル信号（Ｄｉｓｐｌａｙ）は、それぞれ外部ビ
デオウインドウ、ハードウェアカーソル、およびウイン
ドウ領域の表示期間を指定する表示イネーブル信号であ
り、水平表示期間信号と垂直表示期間信号から構成され
ている。

【００６０】アドレス発生回路１０８は、ウインドウパ
ラメータ、水平カウンタ１０５ｂのカウント出力、およ
びラインコンペア信号に基づいて、ＶＲＡＭ３０のＲＡ
ＭからＳＡＭへのデータ転送サイクルのための表示アド
レスを発生する。すなわち、ＶＲＡＭ３０の転送サイク
ルでは、ＶＲＡＭ３０のＲＡＭの１ライン（例えば１０
２４画素）分のデータがＳＡＭに転送されるが、その転
送対象のラインはアドレス発生回路１０８からの表示ア
ドレスによって決定される。この表示アドレスの値は、
ライン１を示すスタートアドレスから順に＋１づつカウ
ントアップされ、４８０ラインを示す値に達するとリセ
ット信号によってスタートアドレスに戻される。また、
このカウントアップ動作は、水平カウンタ１０５ｂのカ
ウント出力が６４０ドットを示す度に行われる。

【００６１】次に、図５のタイミングチャートを参照し
て、図３のＣＲＴＣ１６による表示タイミング制御動作
を説明する。ここでは、図２に示したように、ＸＧＡ仕
様の１０２４×７６８ドットのスクリーン領域１００上
にＶＧＡ仕様の６４０×４８０ドットの中解像度のウイ
ンドウ領域２００画面を表示する場合を想定する。ウイ
ンドウ領域の表示開始位置の座標は（Ｘｗ，Ｙｗ）で指
定されているものとする。

【００６２】図５において、（ａ）はタイミング制御回
路１０７からディスプレイモニタに供給される水平同期
信号（Ｈ−ＳＹＮＣ）であり、（ｂ）はタイミング制御
回路１０７によって生成される１水平走査期間内のウイ
ンドウ表示イネーブル信号（Ｈ−Ｄｉｓｐｌａｙ）であ
る。スクリーン領域１００にＸＧＡ仕様の１０２４×７
６８ドットの高解像度画面を表示する際には、水平同期
信号（Ｈ−ＳＹＮＣ）によって規定される１水平ライン
内に１０２４ドット分のデータ表示が実行されるように
スクリーン領域１００が走査される。この走査タイミン
グに同期して、水平カウンタ１０２ｂおよび垂直カウン
タ１０２ｃからは、（ｃ），（ｄ）にそれぞれ示すよう
なスクリーン領域１００上の走査位置を示すＸアドレス
（Ｘ−ＡＤＤＲ）とＹアドレス（Ｙ−ＡＤＤＲ）が出力
される。Ｘアドレス（Ｘ−ＡＤＤＲ）は、走査対象のド
ットに応じて順次増分される。また、Ｙアドレス（Ｙ−
ＡＤＤＲ）は、走査対象の表示ラインが更新される度に
増分される。

【００６３】（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）
は、それぞれ走査位置を示すＹ座標＝Ｙ0 〜Ｙｗ−1 、
Ｙ座標＝Ｙｗ、Ｙ座標＝Ｙｗ＋１、Ｙ座標＝Ｙｗ＋４８
０、Ｙ座標＝Ｙｗ＋４８１〜Ｙ７６７の時におけるＶＲ
ＡＭアクセスタイミングを示すものである。ここで、
“ＸＸ”は、ＶＧＡのデータをＶＲＡＭ３０のＲＡＭか
らＳＡＭへ転送するためのデータ転送サイクルを示して
いる。このデータ転送サイクルは、図示のように、水平
ブランキング期間において設定され、水平ブランクング
期間毎にデータ転送サイクルのために表示アドレスが更
新される。

【００６４】データ転送サイクルでは、表示アドレスに
よって指定されるＶＲＡＭ３０の１ライン分のデータ
（１０２４ドット）が読み出される。Ｙ座標＝Ｙ0 〜Ｙ
ｗ−1 の範囲およびＹｗ＋４８１〜Ｙ７６７の範囲で
は、ＣＲＴＣ１６１のみが動作し、ウインドウＣＲＴＣ
１６２は動作されない。Ｙ座標＝ＹｗからＹｗ＋４８０
の範囲では、ウインドウＣＲＴＣ１６２の制御により、
データ転送サイクルのための表示アドレスが発生され
る。この表示アドレスの値は、水平カウンタ１０５ｂが
６４０ドットを数える度に＋１カウンアップされる。そ
して、１０２４ドットのうちの６４０ドット分のデータ
が、ウインドウ表示イネーブル信号（Ｈ−Ｄｉｓｐｌａ
ｙ）の期間ディスプレイに表示される。

【００６５】以上のように、図３のＣＲＴＣ１６を利用
することにより、ＶＧＡ仕様の６４０×４８０ドットの
中解像度データは、ウインドウパラメータで指定される
ウインドウ領域２００に表示される。したがって、図６
に示されているように、ウインドウパラメータによって
表示開始位置座標およびウインドウサイズ（水平総文字
数、垂直総ライン数）を変更することによって、１０２
４×７６８ドットのスクリーン１００上の任意の位置に
任意の大きさでＶＧＡデータを表示する事ができる。こ
の場合、ウインドウサイズを６４０×４８０ドットより
も小さくすると、ＶＧＡ仕様の６４０×４８０ドットの
中解像度データの一部だけがそのウインドウ領域２００
内に表示されることになる。

【００６６】このようなウインドウ領域２００の表示位
置の制御は、外部ビデオデータについても同様におこな
われる。以下、図７および図８を参照して、ＶＧＡデー
タ、外部ビデオデータ、ハードウェアカーソルの重ね合
わせ表示を行う場合を例にとって、図１の表示コントロ
ーラ１０全体の動作を説明する。

【００６７】図７には、図１の表示コントローラ１０に
おけるデータの流れと２つのＣＲＴＣ１６１，１６２に
よるタイミング制御との関係が模式的に示されている。
ここでは、ハードウェアカーソルを表示するためのスプ
ライト表示開始位置座標が（Ｘｓ，Ｙｓ）、外部ビデオ
データを表示するための外部ビデオウインドウの表示開
始位置座標が（Ｘｖ，Ｙｖ）、アプリケーションプログ
ラムによって作成されたＶＧＡ等のデータを表示するた
めのウインドウ領域開始位置座標が（Ｘｗ，Ｙｗ）に指
定されている場合を想定する。

【００６８】これら座標データ（Ｘｓ，Ｙｓ），（Ｘ
ｖ，Ｙｖ），（Ｘｗ，Ｙｗ）は、スクリーンコンパレー
タ１０３内のコンパレータ１０３ａ，１０３ｂ，１０３
ｃによってそれぞれ水平カウンタ１０２ｂのＸアドレス
および垂直カウンタ１０２ＣのＹアドレスと比較され
る。

【００６９】まず、垂直カウンタ１０２Ｃの値がＹｓに
一致すると、タイミング制御回路１０７のスプライ表示
タイミング回路１０７ａが動作し、スプライト表示回路
２７にイネーブル信号が与えられる。スプライト表示回
路２７は、シリアライザ２０を介してスプライトメモリ
１９から読み出されるスプライトデータにしたがってス
プライトカラーレジスタ２５の値をスプライト表示デー
タとして出力する。次いで、水平カウンタ１０２ｂの値
がＸｓに一致すると、スプライ表示タイミング回路１０
７ａは、ハードウェアカーソル表示イネーブル信号（Ｃ
ｕｒｓｏｒ）を発生する。このハードウェアカーソル表
示イネーブル信号（Ｃｕｒｓｏｒ）はＣＲＴビデオマル
チプレクサ２６に送られ、これによってスプライト表示
データがビデオデータとして選択される。

【００７０】また、垂直カウンタ１０２Ｃの値がＹｖに
一致すると、タイミング制御回路１０７の外部ビデオ表
示タイミング回路１０７ｂが動作し、次いで水平カウン
タ１０２ｂの値がＸｖに一致した際に、外部ビデオウイ
ンドウ表示イネーブル信号（Ｍｏｖｉｅ）が発生され
る。この外部ビデオウインドウ表示イネーブル信号（Ｍ
ｏｖｉｅ）は、ＣＲＴビデオマルチプレクサ２６に送ら
れ、これによって外部ビデオデータがビデオデータとし
て選択される。

【００７１】同様に、垂直カウンタ１０２Ｃの値がＹｗ
に一致すると、ウインドウＣＲＴＣ１６２が動作し、Ｖ
ＲＡＭ３０からＶＧＡデータを読み出すための表示アド
レスが発生される。ＶＧＡデータは、表示制御回路３０
０によってＣＲＴビデオデータに変換される。次いで、
水平カウンタ１０２ｂの値がＸｗに一致すると、ウイン
ドウＣＲＴＣ１６２は、ウインドウ表示イネーブル信号
（Ｄｉｓｐｌａｙ）を発生する。このウインドウ表示イ
ネーブル信号（Ｄｉｓｐｌａｙ）はＣＲＴビデオマルチ
プレクサ２６に送られ、これによってＶＧＡデータが選
択される。

【００７２】このようなビデオデータの選択動作によ
り、図８に示されているように、１０２４×７６８画素
のスクリーン領域１００上にＶＧＡアプリケーション用
ウインドウ領域２００、動画などの外部ビデオウインド
ウ領域５００、ハードウェアカーソルなどのスプライト
領域４００を重ね合わせ表示することができる。この場
合、重複表示部分では優先度制御が行われ、ＶＧＡアプ
リケーション用ウインドウ領域２００、外部ビデオウイ
ンドウ領域５００、スプライト領域４００のいずれか１
つのデータだけが選択される。図においては、スプライ
ト、外部ビデオウインドウ、ＶＧＡアプリケーションの
優先順位で表示されている場合が示されている。このよ
うな優先度制御は、例えばＣＲＴビデオマルチプレクサ
２６の制御入力段に表示期間信号間の演算を演算回路を
設けることによって容易に実現できる。

【００７３】また、ＶＧＡアプリケーション用ウインド
ウ領域２００以外の領域にボーダー色を表示するための
制御は、ボーダー色データを発生する回路を表示制御回
路３００内に設け、マルチプレクサ２６によってそのボ
ーダー色データをウインドウ表示イネーブル信号（Ｄｉ
ｓｐｌａｙ）の非発生期間に選択させることなどにより
実現できる。この場合、マルチプレクサ２６の制御は、
水平／垂直同期信号と水平／垂直の表示イネーブル信号
（Ｄｉｓｐｌａｙ）とからボーダー領域を示す信号を生
成し、その信号によって行う事ができる。

【００７４】以上説明したように、この表示コントロー
ラ１０においては、スクリーンＣＲＴＣ１６１とウイン
ドウＣＲＴＣ１６２の２つの表示タイミング制御回路が
設けられており、スクリーンＣＲＴＣ１６１はスクリー
ンパラメータに従って１０２４×７６８画素のスクリー
ン領域１００を制御するための同期信号などを発生し、
またウインドウＣＲＴＣ１６２はウインドウパラメータ
に従ってウインドウ領域２００の表示を制御する。スク
リーンＣＲＴＣ１６１によってウインドウ領域２００の
表示開始位置が検出されると、ウインドウＣＲＴＣ１６
２によるウインドウ領域２００の表示制御が開始され、
これによってＶＲＡＭ３０のスタートアドレスからＶＧ
Ａデータが順次読み出されてビデオデータに変換され
る。このビデオデータは、ウインドウ表示イネーブル信
号（Ｄｉｓｐｌａｙ）によって規定されるウインドウ領
域の表示期間中ディスプレイモニタに供給され、これに
よってウインドウ領域にビデオデータが表示される。

【００７５】この場合、ウインドウ領域２００の位置お
よび大きさは、パラメータレジスタ群にセットするウイ
ンドウパラメータの値によってプログラマブルに変更で
きる。したがって、高解像度表示画面上にＶＧＡアプリ
ケーションプログラムによって作成された中解像度のデ
ータを任意の位置および任意の大きさで表示することが
可能となる。

【００７６】また、アプリケーションプログラムによる
ＶＲＡＭ３０への描画開始位置に対応するスタートアド
レスからデータが読み出されるので、ＶＲＡＭ３０のデ
ータ格納位置を変更することなく、既存のアプリケーシ
ョンプログラムをそのまま利用した状態でウインドウ表
示を行う事ができる。

【００７７】さらに、パラメータマルチプレクサ１０４
によってスクリーンパラメータの代わりにウインドウパ
ラメータをスクリーンＣＲＴＣ１６１に供給することに
より、スクリーンＣＲＴＣ１６１で使用されるパラメー
タ値がウインドウＣＲＴＣ１６２で使用されるウインド
ウパラメータ値と同一となり、ウインドウ領域２００の
サイズに対応する水平／垂直同期信号が発生される。こ
の場合、ＣＲＴディスプレイ５０を使用した場合には、
ＶＧＡアプリケーションプログラムによって作成された
６４０×４８０画素のデータを、ＣＲＴディスプレイ５
０の表示画面全体にフルスクリーンモードで表示するこ
とができる。

【００７８】なお、ウインドウＣＲＴＣ１６２はスクリ
ーンＣＲＴＣ１６１とほぼ同様のゲート回路によって実
現できるので、従来のＣＲＴＣの回路レイアウトを有効
利用するウインドウＣＲＴＣ１６２を設計する事ができ
る。

【００７９】なお、上記実施例では、ＸＧＡ仕様の画面
にＶＧＡのウィンドウを表示する場合について説明した
が、ＳＶＧＡ（ＳｕｐｅｒＶｉｄｅｏＧｒａｐｈｉ
ｃｓＡｒｒａｙ）の画面にＶＧＡをのウインドウを表示
するように構成してもよい。

【００８０】図９及至１２はこの発明の第３実施例を示
すブロック図であり、図１に示すＣＲＴＣ１６にスクリ
ーンＣＲＴＣ１６１と、アプリケーションウインドウＣ
ＲＴＣ１６２と、外部ビデオウインドウＣＲＴＣ１６３
とを備えている。この実施例によれば、ノーマル解像度
（例えばＶＧＡデータ）と高解像度（例えばＸＧＡデー
タ）と、外部ビデオデータとを任意の位置に任意のサイ
ズで重ね合わせ表示可能である。スクリーンＣＲＴＣ１
６１にはディスプレイアドレスジェネレータ１０２ｄが
設けられる。画像メモリ３０にはＣＰＵ１からの表示デ
ータの他に、アクセラレータからの表示データ、アナロ
グ外部ビデオデータがＡ／Ｄコンバータ３３を介してデ
ジタルに変換されたデジタル外部ビデオデータ、さらに
ビデオＣＤからのデジタルビデオデータがマルチプレク
サ３１により選択されて画像メモリ３０に取り込まれ
る。画像メモリ３０にはスクリーンＣＲＴＣ１６１から
の表示アドレス、外部ビデオウインドウＣＲＴＣ１６３
からの表示アドレス、およびアプリケーションウインド
ウＣＲＴＣ１６２からの表示アドレスがマルチプレクサ
３５により選択され入力される。ビデオ表示制御回路３
７は入力されたＹＵＶ信号をＲＧＢ信号に変換する回
路、拡大／縮小回路等から構成される。

【００８１】図１０はスクリーンＣＲＴＣ１６１の詳細
ブロック図を、図１１は外部ビデオＣＲＴＣ１６３の詳
細ブロック図を、図１２はアプリケーションウインドウ
ＣＲＴＣ１６２の詳細ブロック図をそれぞれ示す。外部
ビデオウインドウＣＲＴＣ１６３とアプリケーションウ
インドウＣＲＴＣ１６２の内部構成は同様の構成であ
る。スクリーンＣＲＴＣ１６１、外部ビデオウインドウ
ＣＲＴＣ１６３、アプリケーションウインドウＣＲＴＣ
１６２の各部機能は、図３のそれと実質的に同じなの
で、同符号を付してその説明を省略する。

【００８２】図１３はこの発明の第４実施例を示すブロ
ック図であり、スクリーンＣＲＴＣ１６１と外部ビデオ
ウインドウＣＲＴＣ１６３とを設けノーマル解像度の表
示データと外部ビデオデータとを重ね合わせ表示する場
合の実施例を示す。この実施例では、例えばＶＧＡデー
タと動画データとを任意の位置に任意のサイズで表示可
能である。この実施例における各部の動作は第３実施例
と同様なので、その説明を省略する。

【００８３】

【発明の効果】以上説明したように、この発明によれ
ば、ＶＲＡＭの書き換え無しで、中低解像度のデータを
高解像度画面上に、任意の位置及び任意の大きさのウイ
ンドウとして表示することが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる表示制御装置全体
の構成を示すブロック図。

【図２】図１の表示制御装置に設けられたスクリーンＣ
ＲＴＣとウインドウＣＲＴＣを用いた表示制御の原理を
説明するための図。

【図３】図１の表示制御装置に設けられたスクリーンＣ
ＲＴＣとウインドウＣＲＴＣの具体的な構成の一例を示
すブロック図。

【図４】図３のスクリーンＣＲＴＣおよびウインドウＣ
ＲＴＣによって参照されるパラメータレジスタ群を説明
するための図。

【図５】図３のスクリーンＣＲＴＣおよびウインドウＣ
ＲＴＣによって実行される表示タイミングの制御動作を
説明するタイミングチャート。

【図６】図２のウインドウパラメータ値とウインドウ領
域の表示位置との対応関係の一例を示す図。

【図７】図１の表示制御装置によって重ね合わせ表示を
行う場合におけるデータの流れとＣＲＴＣによるタイミ
ング制御との関係を模式的に示すブロック図。

【図８】図１の表示制御装置によって重ね合わせ表示を
行った場合の表示画面の一例を示す図。

【図９】表示コントローラ１０におけるデータの流れ
と、ＶＧＡデータとＸＧＡデータと外部ビデオデータと
の重ね合わせ表示を行う場合のスクリーンＣＲＴＣと、
アプリケーションウインドウＣＲＴＣと外部ビデオＣＲ
ＴＣによるタイミング制御との関係を模式的に示す図。

【図１０】図９に示すスクリーンＣＲＴＣの詳細ブロッ
ク図。

【図１１】図９に示す外部ビデオＣＲＴＣの詳細ブロッ
ク図。

【図１２】図９に示すアプリケーションウインドウＣＲ
ＴＣの詳細部ブロック図。

【図１３】表示コントローラ１０におけるデータの流れ
と、ＶＧＡデータと外部ビデオデータとの重ね合わせ表
示を行う場合のスクリーンＣＲＴＣと外部ビデオＣＲＴ
Ｃによるタイミング制御との関係を模式的に示す図。

【符号の説明】

４…表示制御システム、１０…ディスプレスコントロー
ラ、１２…システムインターフェース、１４…メモリ制
御回路、１６…ＣＲＴＣ、３０…ＶＲＡＭ、１０１…パ
ラメータレジスタ群、１０２…スクリーンカウンタ群、
１０３…スクリーンコンパレータ、１０４…パラメータ
マルチプレクサ、１０５…ウインドウカウンタ群、１０
６…ウインドウコンパレータ、１０７…タイミング制御
回路、１０８…表示アドレス発生回路、１６１…スクリ
ーンＣＲＴＣ、１６２…ウインドウＣＲＴＣ。

Claims

【特許請求の範囲】

【請求項１】コンピュータシステムのディスプレイモ
ニタを制御する表示制御装置において、前記コンピュータシステムによって実行されるアプリケ
ーションプログラムによって作成された表示データが所
定の格納開始位置から格納される画像メモリと、前記システムから指示された各種パラメータ値がセット
される書き換え可能なパラメータレジスタ群であって、
前記ディスプレイモニタに表示可能な全表示画面領域の
サイズを指定するスクリーンパラメータ、および前記全
表示画面領域内に表示すべきウインドウ領域の表示開始
位置およびサイズを指定するウインドウパラメータがセ
ットされるパラメータレジスタ群と、前記スクリーンパラメータに従って前記全表示画面領域
を制御する第１の表示制御回路であって、前記全表示画
面領域を前記ディスプレイモニタに表示するための走査
タイミングに応じて前記ディスプレイモニタの水平およ
び垂直同期信号を発生する手段と、前記走査タイミング
に応じて前記全表示画面上の走査位置を示す座標アドレ
スを発生する手段と、前記ウインドウパラメータによっ
て指定されるウインドウ領域表示開始位置と前記座標ア
ドレスの値とを比較し、その比較結果に基づいて前記全
表示画面上の走査位置が前記ウインドウ領域の表示開始
位置に達したことを示すウインドウ領域検出信号を発生
する手段とを含む第１の表示制御回路と、前記ウインドウパラメータに従って前記ウインドウ領域
を制御する第２の表示制御回路であって、前記ウインド
ウ領域検出信号に応答して前記ウインドウ領域に対応す
る表示期間を示す表示イネーブル信号を発生する手段
と、前記ウインドウ領域検出信号に応答して前記画像メ
モリの前記格納開始位置から前記表示データを読み出す
ためのメモリアドレスを発生する手段とを含む第２の表
示制御回路と、この第２の表示制御回路から発生されるメモリアドレス
に従って前記画像メモリの格納開始位置から前記表示デ
ータを読み出し、その表示データを前記ディスプレイモ
ニタに供給するためのビデオデータに変換する手段と、前記ウインドウ領域に前記アプリケーションプログラム
によって作成された表示データが表示されるように、前
記表示イネーブル信号によって指定される表示期間中前
記ビデオデータを前記ディスプレイモニタに供給する手
段とを具備することを特徴とする表示制御装置。
【請求項２】前記パラメータレジスタ群に設けられ、
外部から供給される外部ビデオデータを前記全表示画面
領域内に表示するための第２ウインドウ領域の表示開始
位置およびそのウインドウサイズを指定する第２のウイ
ンドウパラメータがセットされるレジスタと、前記第１の表示制御回路に設けられ、前記第２のウイン
ドウパラメータによって指定されるウインドウ領域表示
開始位置と前記座標アドレスの値とを比較し、その比較
結果に基づいて前記全表示画面上の走査位置が前記第２
ウインドウ領域の表示開始位置に達したことを示す第２
のウインドウ領域検出信号を発生する手段と、前記第２の表示制御回路に設けられ、前記第２のウイン
ドウ領域検出信号に応答して前記第２のウインドウ領域
に対応する表示期間を示す第２の表示イネーブル信号を
発生する手段と、前記第２ウインドウ領域に前記外部ビデオデータが表示
されるように、前記第２の表示イネーブル信号によって
指定される表示期間中前記外部ビデオデータを前記ディ
スプレイモニタに供給する手段とをさらに具備すること
を特徴とする請求項１記載の表示制御装置。
【請求項３】前記パラメータレジスタ群に設けられ、
前記ディスプレイモニタに前記表示データをフルスクリ
ーンモードで表示するか否かを指定するフルスクリーン
モードパラメータがセットされるレジスタと、前記フルスクリーンモードパラメータによってフルスク
リーンモードが指定された時、前記ウインドウ領域がフ
ルスクリーンモードで表示されるように前記第１の表示
制御回路によって参照されるパラメータ値を前記スクリ
ーンパラメータから前記ウインドウパラメータに切り替
える手段をさらに具備することを特徴とする請求項１記
載の表示制御装置。
【請求項４】前記ディスプレイモニタは第１解像度の
フラットパネルディスプレイであり、前記画像メモリに
は前記第１解像度よりも解像度の低い第２解像度の表示
データが格納され、前記スクリーンパラメータは、前記
フラットパネルディスプレイに前記第１解像度で表示す
るための表示画面領域の総水平文字数および総垂直ライ
ン数を含み、前記ウインドウパラメータは、前記第２解
像度の表示データを表示すべきウインドウ領域の表示開
始位置および総水平文字数および総垂直ライン数を含
み、前記アプリケーションプログラムにより作成された
表示データは前記第２解像度の表示データであることを
特徴とする請求項１記載の表示制御装置。
【請求項５】前記全表示画面上の走査位置を示す座標ア
ドレスがハードウェアカーソル表示開始位置を示す座標
アドレスと一致したとき、ハードウェアカーソル表示イ
ネーブル信号を出力し、それによりハードウェアカーソ
ルを表示するハードウェアカーソル表示タイミング回路
をさらに有することを特徴とする請求項１記載の表示制
御装置。
【請求項６】コンピュータシステムのディスプレイモニ
タを制御する表示制御装置において、前記コンピュータシステムによって実行されるアプリケ
ーションプログラムによって作成された表示データが所
定の格納開始位置から格納される画像メモリと、前記システムから指示された各種パラメータ値がセット
される書き換え可能なパラメータレジスタ群であって、
前記ディスプレイモニタに表示可能な全表示画面領域の
サイズを指定するスクリーンパラメータ、前記全表示画
面領域内に表示すべきアプリケーションプログラムのウ
インドウ領域の表示開始位置およびサイズを指定するア
プリケーションウインドウパラメータ、および前記全表
示画面領域内に表示すべき外部ビデオデータのウインド
ウ領域の表示開始位置およびサイズを指定する外部ビデ
オウインドウパラメータがセットされるパラメータレジ
スタ群と、前記スクリーンパラメータに従って前記全表示画面領域
を制御する第１の表示制御回路であって、前記全表示画
面領域を前記ディスプレイモニタに表示するための走査
タイミングに応じて前記ディスプレイモニタの水平およ
び垂直同期信号を発生する手段と、前記走査タイミング
に応じて前記全表示画面上の走査位置を示す座標アドレ
スを発生する手段と、前記アプリケーションウインドウ
パラメータによって指定されるアプリケーションウイン
ドウ領域表示開始位置と前記座標アドレスの値とを比較
し、その比較結果に基づいて前記全表示画面上の走査位
置が前記アプリケーションウインドウ領域の表示開始位
置に達したことを示すアプリケーションウインドウ領域
検出信号を発生する手段と、前記外部ビデオウインドウ
パラメータによって指定される外部ビデオウインドウ領
域表示開始位置と前記座標アドレスの値とを比較し、そ
の比較結果に基づいて前記全表示画面上の走査位置が前
記外部ビデオウインドウ領域の表示開始位置に達したこ
とを示す外部ビデオウインドウ領域検出信号を発生する
手段とを含む第１の表示制御回路と、前記アプリケーションウインドウパラメータに従って前
記アプリケーションウインドウ領域を制御する第２の表
示制御回路であって、前記アプリケーションウインドウ
領域検出信号に応答して前記アプリケーションウインド
ウ領域に対応する表示期間を示す表示イネーブル信号を
発生する手段と、前記アプリケーションウインドウ領域
検出信号に応答して前記画像メモリの前記格納開始位置
から前記表示データを読み出すためのメモリアドレスを
発生する手段とを含む第２の表示制御回路と、前記外部ビデオウインドウパラメータに従って前記外部
ビデオウインドウ領域を制御する第３の表示制御回路で
あって、前記外部ビデオウインドウ領域検出信号に応答
して前記外部ビデオウインドウ領域に対応する表示期間
を示す表示イネーブル信号を発生する手段と、前記外部
ビデオウインドウ領域検出信号に応答して前記画像メモ
リの前記格納開始位置から前記表示データを読み出すた
めのメモリアドレスを発生する手段とを含む第３の表示
制御回路と、この第２および第３の表示制御回路のうちの選択された
表示制御回路から発生されるメモリアドレスに従って前
記画像メモリの格納開始位置から前記表示データを読み
出し、その表示データを前記ディスプレイモニタに供給
するためのビデオデータに変換する手段と、前記アプリケーションウインドウ領域に前記アプリケー
ションプログラムによって作成された表示データが、お
よび前記外部ビデオウインドウ領域に前記外部ビデオデ
ータが表示されるように、前記表示イネーブル信号によ
って指定される表示期間中前記ビデオデータを前記ディ
スプレイモニタに供給する手段とを具備することを特徴
とする表示制御装置。
【請求項７】前記全表示画面上の走査位置を示す座標ア
ドレスがハードウェアカーソル表示開始位置を示す座標
アドレスと一致したとき、ハードウェアカーソル表示イ
ネーブル信号を出力し、それによりハードウェアカーソ
ルを表示するハードウェアカーソル表示タイミング回路
をさらに有することを特徴とする請求項６記載の表示制
御装置。
【請求項８】コンピュータシステムのディスプレイモニ
タを制御する表示制御装置において、前記コンピュータシステムによって実行されるアプリケ
ーションプログラムによって作成された表示データが所
定の格納開始位置から格納される画像メモリと、前記システムから指示された各種パラメータ値がセット
される書き換え可能なパラメータレジスタ群であって、
前記ディスプレイモニタに表示可能な全表示画面領域の
サイズを指定するスクリーンパラメータ、および前記全
表示画面領域内に表示すべき外部ビデオデータのウイン
ドウ領域の表示開始位置およびサイズを指定する外部ビ
デオウインドウパラメータがセットされるパラメータレ
ジスタ群と、前記スクリーンパラメータに従って前記全表示画面領域
を制御する第１の表示制御回路であって、前記全表示画
面領域を前記ディスプレイモニタに表示するための走査
タイミングに応じて前記ディスプレイモニタの水平およ
び垂直同期信号を発生する手段と、前記走査タイミング
に応じて前記全表示画面上の走査位置を示す座標アドレ
スを発生する手段と、前記外部ビデオウインドウパラメ
ータによって指定される外部ビデオウインドウ領域表示
開始位置と前記座標アドレスの値とを比較し、その比較
結果に基づいて前記全表示画面上の走査位置が前記外部
ビデオウインドウ領域の表示開始位置に達したことを示
す外部ビデオウインドウ領域検出信号を発生する手段と
を含む第１の表示制御回路と、前記外部ビデオウインドウパラメータに従って前記外部
ビデオウインドウ領域を制御する第２の表示制御回路で
あって、前記外部ビデオウインドウ領域検出信号に応答
して前記外部ビデオウインドウ領域に対応する表示期間
を示す表示イネーブル信号を発生する手段と、前記外部
ビデオウインドウ領域検出信号に応答して前記画像メモ
リの前記格納開始位置から前記表示データを読み出すた
めのメモリアドレスを発生する手段とを含む第２の表示
制御回路と、この第２の表示制御回路から発生されるメモリアドレス
に従って前記画像メモリの格納開始位置から前記表示デ
ータを読み出し、その表示データを前記ディスプレイモ
ニタに供給するためのビデオデータに変換する手段と、前記外部ビデオウインドウ領域に前記外部ビデオデータ
が表示されるように、前記表示イネーブル信号によって
指定される表示期間中前記ビデオデータを前記ディスプ
レイモニタに供給する手段とを具備することを特徴とす
る表示制御装置。
【請求項９】前記全表示画面上の走査位置を示す座標ア
ドレスがハードウェアカーソル表示開始位置を示す座標
アドレスと一致したとき、ハードウェアカーソル表示イ
ネーブル信号を出力し、それによりハードウェアカーソ
ルを表示するハードウェアカーソル表示タイミング回路
をさらに有することを特徴とする請求項８記載の表示制
御装置。