JPH05166984A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05166984A JPH05166984A JP3331687A JP33168791A JPH05166984A JP H05166984 A JPH05166984 A JP H05166984A JP 3331687 A JP3331687 A JP 3331687A JP 33168791 A JP33168791 A JP 33168791A JP H05166984 A JPH05166984 A JP H05166984A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electrode
- wire
- resistance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W90/756—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 パワーＭＯＳＦＥＴの特性向上（低オン抵抗
化）のために電極取り出し部分（ワイヤ）の持つ抵抗分
を軽減化する。 【構成】 ボンディングワイヤに代りリードのボンディ
ング・ポスト部分を延長してペレット電極に直接に接続
する構造とし、ワイヤの抵抗分を小さくし、低オン抵抗
のディバイスを実現する。
化）のために電極取り出し部分（ワイヤ）の持つ抵抗分
を軽減化する。 【構成】 ボンディングワイヤに代りリードのボンディ
ング・ポスト部分を延長してペレット電極に直接に接続
する構造とし、ワイヤの抵抗分を小さくし、低オン抵抗
のディバイスを実現する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に樹脂封
止形パワーＭＯＳＦＥＴの電極取り出し構造に関する。
止形パワーＭＯＳＦＥＴの電極取り出し構造に関する。
【０００２】
【従来の技術】樹脂封止形のトランジスタ、例えばパワ
ーＭＯＳＦＥＴ（絶縁ゲート電界効果トランジスタ）
は、図１、図２に示すように金属ヘッダ・（ステム）１
の上に半導体素子（ペレット）２を取り付け、ヘッダに
直結する真中の１本のリード３をドレイン取り出し用と
し、素子の他の２つの電極から金（またはアルミニウ
ム）ワイヤ４を介して接続した２つのリードをソース取
り出し用リード５およびゲート取り出し用リードとし、
ステムの上面または全面で素子とリードのワイヤ接続
（ボンディング）部分を包囲して樹脂成形体７で封止し
た構造を有する。
ーＭＯＳＦＥＴ（絶縁ゲート電界効果トランジスタ）
は、図１、図２に示すように金属ヘッダ・（ステム）１
の上に半導体素子（ペレット）２を取り付け、ヘッダに
直結する真中の１本のリード３をドレイン取り出し用と
し、素子の他の２つの電極から金（またはアルミニウ
ム）ワイヤ４を介して接続した２つのリードをソース取
り出し用リード５およびゲート取り出し用リードとし、
ステムの上面または全面で素子とリードのワイヤ接続
（ボンディング）部分を包囲して樹脂成形体７で封止し
た構造を有する。
【０００３】近年、パワーＭＯＳＦＥＴ等の特性の向上
（低オン抵抗化）への顧客の要求がますます強くなって
おり、これに伴ってデバイス（半導体素子）の低オン抵
抗化の技術開発が進み、現在では数ｍΩのオン抵抗の素
子も開発されつつある。しかしながら、従来から半導体
素子の電極とステムのリードとの接続（ワイヤボンディ
ング）に使用されている金（またはアルミニウム）ワイ
ヤは、ワイヤ自身の持つワイヤ抵抗が数１０ｍΩと高
く、このワイヤ自身の持つ抵抗のために、さらに進むと
推定される低オン抵抗化のネックとなると考えられる。
（低オン抵抗化）への顧客の要求がますます強くなって
おり、これに伴ってデバイス（半導体素子）の低オン抵
抗化の技術開発が進み、現在では数ｍΩのオン抵抗の素
子も開発されつつある。しかしながら、従来から半導体
素子の電極とステムのリードとの接続（ワイヤボンディ
ング）に使用されている金（またはアルミニウム）ワイ
ヤは、ワイヤ自身の持つワイヤ抵抗が数１０ｍΩと高
く、このワイヤ自身の持つ抵抗のために、さらに進むと
推定される低オン抵抗化のネックとなると考えられる。
【０００４】ワイヤ部分での抵抗の軽減手段として、
（１）ワイヤを太くすること、（２）ワイヤの長さを短
くすること、（３）ワイヤを複数本重ねて使用すること
等が考えられ、一部では採用されているが次の問題があ
る。（１）のワイヤをある太さ以上にすることはボンデ
ィング装置及び技術に制約を生じる。（２）はリードの
ボンディング・ポストの位置がペレットに接近するよう
にリードを形成する必要があり、設計上にかなり無理が
ある。（３）ワイヤを多重に使用することはある程度ま
でしか効果はなく、ボンディングシステムにも問題があ
る。
（１）ワイヤを太くすること、（２）ワイヤの長さを短
くすること、（３）ワイヤを複数本重ねて使用すること
等が考えられ、一部では採用されているが次の問題があ
る。（１）のワイヤをある太さ以上にすることはボンデ
ィング装置及び技術に制約を生じる。（２）はリードの
ボンディング・ポストの位置がペレットに接近するよう
にリードを形成する必要があり、設計上にかなり無理が
ある。（３）ワイヤを多重に使用することはある程度ま
でしか効果はなく、ボンディングシステムにも問題があ
る。
【０００５】バイポーラ・トランジスタではリードを延
長させ、その先端を曲げて直接に半田電極に接触させる
手段がコネクタ方式として本出願人により開発されてい
る。この場合は軟かく厚い半田電極構造であることによ
り、リードとの接続が比較的容易に実現できたが、ＭＯ
ＳＦＥＴでは電極部分がうすい金属膜であるために上記
の方式をそのまま採用することには困難があった。
長させ、その先端を曲げて直接に半田電極に接触させる
手段がコネクタ方式として本出願人により開発されてい
る。この場合は軟かく厚い半田電極構造であることによ
り、リードとの接続が比較的容易に実現できたが、ＭＯ
ＳＦＥＴでは電極部分がうすい金属膜であるために上記
の方式をそのまま採用することには困難があった。
【０００６】
【発明が解決しようとする課題】解決しようとする問題
点は、パワーＭＯＳＦＥＴにおいて低オン抵抗化を実現
できる電極構造をうることである。
点は、パワーＭＯＳＦＥＴにおいて低オン抵抗化を実現
できる電極構造をうることである。
【０００７】
【課題を解決するための手段】本発明は半導体素子電極
とリードとの接続を従来のワイヤ方式から、少なくとも
１本のリードを電極位置に延長して少なくとも一部の先
端を電極に直接に接続することを特徴とする。これによ
り、ワイヤの抵抗分を主とする電極部分の抵抗分を低減
し、半導体素子のもつ低オン抵抗特性を引き出すことが
できる。
とリードとの接続を従来のワイヤ方式から、少なくとも
１本のリードを電極位置に延長して少なくとも一部の先
端を電極に直接に接続することを特徴とする。これによ
り、ワイヤの抵抗分を主とする電極部分の抵抗分を低減
し、半導体素子のもつ低オン抵抗特性を引き出すことが
できる。
【０００８】本発明は前記半導体装置をＭＯＳＦＥＴと
し、素子の電極表面には、半田との付着性のよい金属膜
を形成し、少なくともソース電極に対してリード端を半
田を介して接続するものであり、ソースを通じて低オン
抵抗特性を有効に引き出すことができる。
し、素子の電極表面には、半田との付着性のよい金属膜
を形成し、少なくともソース電極に対してリード端を半
田を介して接続するものであり、ソースを通じて低オン
抵抗特性を有効に引き出すことができる。
【０００９】
【実施例】図３は本発明の半導体装置の一実施例の平面
図、図４は同正面図である。１は金属ヘッダ、２は半導
体素子（ペレット）、３はドレイン取り出し用リードで
ヘッダにかしめ等により一体的に連結してある。８はソ
ース取り出し用リードでボンディング・ポストとなる部
分をペレット側に延長し、先端をペレットの表面電極
（ソース）に接触するまでに曲げてある。なお、ペレッ
トの表面電極は、従来のＡｌ（アルミニウム）膜電極の
かわりにＴｉ（チタン）−Ｎｉ（ニッケル）−Ａｇ
（銀）等からなる積層金属薄膜１０を形成する。これら
金属は相互に付属性がよい材質であり、とくに表面のＡ
ｇは半田（Ｐｂ−Ｓｎ）との接着性が良い。
図、図４は同正面図である。１は金属ヘッダ、２は半導
体素子（ペレット）、３はドレイン取り出し用リードで
ヘッダにかしめ等により一体的に連結してある。８はソ
ース取り出し用リードでボンディング・ポストとなる部
分をペレット側に延長し、先端をペレットの表面電極
（ソース）に接触するまでに曲げてある。なお、ペレッ
トの表面電極は、従来のＡｌ（アルミニウム）膜電極の
かわりにＴｉ（チタン）−Ｎｉ（ニッケル）−Ａｇ
（銀）等からなる積層金属薄膜１０を形成する。これら
金属は相互に付属性がよい材質であり、とくに表面のＡ
ｇは半田（Ｐｂ−Ｓｎ）との接着性が良い。
【００１０】ペレットの表面電極とリードとの接続に先
立って、裏面に半田等の接着剤（ペースト状）を塗布し
たペレットを金属ヘッダ１上に搭載し、ソース取り出し
リード８の延長部先端と電極１０との位置合わせを行な
う。この接触部分（リード、電極表面）に電気的導通を
うるため接着剤として例えば半田ペースト１１を塗布
し、その後リフロー炉を通すことにより、ヘッダへのペ
レット付けおよびソース・リードとのボンディングが完
了する。この実施例では他の一方の表面電極とゲート取
り出しリード６との間はワイヤボンディングによって電
気的に接続を行う。
立って、裏面に半田等の接着剤（ペースト状）を塗布し
たペレットを金属ヘッダ１上に搭載し、ソース取り出し
リード８の延長部先端と電極１０との位置合わせを行な
う。この接触部分（リード、電極表面）に電気的導通を
うるため接着剤として例えば半田ペースト１１を塗布
し、その後リフロー炉を通すことにより、ヘッダへのペ
レット付けおよびソース・リードとのボンディングが完
了する。この実施例では他の一方の表面電極とゲート取
り出しリード６との間はワイヤボンディングによって電
気的に接続を行う。
【００１１】図５は本発明の半導体装置の他の一実施例
の平面図である。この例ではゲート取り出しリード９と
同じくソース取り出しリード８と同じくボンディング・
ポストとなる部分を延長し、先端を曲げてペレットの表
面電極に接触させ、半田等を用いて直接に接続するもの
である。この場合はワイヤボンディング工程が不要であ
り、工程が簡易化する。図６はリード先端とペレット表
面の積層電極１０とを半田等の接着剤１１により、直接
に接着した状態を示す一部拡大正面図である。
の平面図である。この例ではゲート取り出しリード９と
同じくソース取り出しリード８と同じくボンディング・
ポストとなる部分を延長し、先端を曲げてペレットの表
面電極に接触させ、半田等を用いて直接に接続するもの
である。この場合はワイヤボンディング工程が不要であ
り、工程が簡易化する。図６はリード先端とペレット表
面の積層電極１０とを半田等の接着剤１１により、直接
に接着した状態を示す一部拡大正面図である。
【００１２】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果がある。従来
の金ワイヤ、アルミニウム・ワイヤ径により制限される
ワイヤ抵抗分が、リードのボンディング・ポストの延長
部分に代替されることにより、ワイヤ抵抗値が軽減さ
れ、低オン抵抗のデバイスが実現できる。特に少なくと
もソース取り出しリード側を直接にペレット表面電極に
接続することにより、オン抵抗のかかる主要部分が有効
に低抵抗化される。また、ソース用、ゲート用の両リー
ドを直接に接続する形式ではペレットボンディング作業
とリードボンディング作業とを同時に行なうから、プロ
セスを簡易化しコストの節減化に寄与する。
ているので、以下に記載されるような効果がある。従来
の金ワイヤ、アルミニウム・ワイヤ径により制限される
ワイヤ抵抗分が、リードのボンディング・ポストの延長
部分に代替されることにより、ワイヤ抵抗値が軽減さ
れ、低オン抵抗のデバイスが実現できる。特に少なくと
もソース取り出しリード側を直接にペレット表面電極に
接続することにより、オン抵抗のかかる主要部分が有効
に低抵抗化される。また、ソース用、ゲート用の両リー
ドを直接に接続する形式ではペレットボンディング作業
とリードボンディング作業とを同時に行なうから、プロ
セスを簡易化しコストの節減化に寄与する。
【図面の簡単な説明】
【図１】従来の樹脂モールド半導体装置の平面図であ
る。
る。
【図２】従来の樹脂モールド半導体装置の正面図であ
る。
る。
【図３】本発明の一実施例を示す半導体装置の平面図で
ある。
ある。
【図４】本発明の一実施例を示す半導体装置の正面図で
ある。
ある。
【図５】本発明の他の一実施例を示す半導体装置の平面
図である。
図である。
【図６】本発明の一実施例を示す半導体装置の一部拡大
正面図である。
正面図である。
１ 金属ヘッダ（ステム） ２ 半導体素子（ペレット） ３ ドレイン取り出し用リード ４ ボンディングワイヤ（金、アルミニウム） ５ ソース取り出し用リード ６ ゲート取り出し用リード ７ 樹脂成形体（パッケージ部材） ８ ボンディング・ポスト部を延長したソース取り出し
用リード ９ ボンディング・ポスト部を延長したゲート取り出し
用リード １０ 積層金属電極 １１ 半田
用リード ９ ボンディング・ポスト部を延長したゲート取り出し
用リード １０ 積層金属電極 １１ 半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 萩原 義美 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 石坂 勝男 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 天野 智章 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内
Claims (4)
- 【請求項１】 半導体素子と、素子の基板を取付けた金
属ヘッダと、ヘッダおよび素子の電極に電気的に接続さ
せた複数のリードと、これらを包囲して封止するパッケ
ージ部材とからなる半導体装置であって、少なくとも１
本のリードを素子の電極位置まで延長し、リード先端を
電極に対し直接に接続することを特徴とする半導体装
置。 - 【請求項２】 請求項１の半導体装置において、素子の
電極には半田との付着性のよい金属膜を形成し、リード
先端と半田を介して接続する。 - 【請求項３】 請求項２の半導体素子はＭＯＳＦＥＴで
あって、素子のドレイン電極はヘッダ基板に接続し、ゲ
ート電極はワイヤを介してリードに接続するとともに、
ソース電極は延長されたリード先端と直接に接続する。 - 【請求項４】 請求項２の半導体素子は、ＭＯＳＦＥＴ
であって、ドレイン電極はヘッダに接続するとともに、
ゲート電極とソース電極とはリードに直接に接続する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331687A JPH05166984A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331687A JPH05166984A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166984A true JPH05166984A (ja) | 1993-07-02 |
Family
ID=18246461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331687A Pending JPH05166984A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166984A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731505A3 (en) * | 1995-03-06 | 1998-04-15 | Motorola, Inc. | Semiconductor leadframe structure and method of manufacturing the same |
| US5889658A (en) * | 1997-11-25 | 1999-03-30 | Motorola, Inc. | Package assembly for an electronic component |
| JP2007251218A (ja) * | 2007-07-06 | 2007-09-27 | Renesas Technology Corp | パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ |
| JP2008177588A (ja) * | 2008-02-12 | 2008-07-31 | Renesas Technology Corp | 半導体装置 |
| JP2011135115A (ja) * | 2011-04-08 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
| US8304890B2 (en) | 2003-06-30 | 2012-11-06 | Renesas Electronics Corporation | Semiconductor device |
| JP2014225643A (ja) * | 2013-04-16 | 2014-12-04 | ローム株式会社 | 半導体装置 |
| JP2015019115A (ja) * | 2014-10-28 | 2015-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2016040839A (ja) * | 2015-10-27 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2019134160A (ja) * | 2017-12-18 | 2019-08-08 | イクシス，エルエルシー | 薄型表面実装ダイを有し内部ボンドワイヤのない薄型パワー半導体デバイスパッケージ |
-
1991
- 1991-12-16 JP JP3331687A patent/JPH05166984A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731505A3 (en) * | 1995-03-06 | 1998-04-15 | Motorola, Inc. | Semiconductor leadframe structure and method of manufacturing the same |
| US5889658A (en) * | 1997-11-25 | 1999-03-30 | Motorola, Inc. | Package assembly for an electronic component |
| US9165901B2 (en) | 2003-06-30 | 2015-10-20 | Renesas Electronics Corporation | Semiconductor device |
| US8304890B2 (en) | 2003-06-30 | 2012-11-06 | Renesas Electronics Corporation | Semiconductor device |
| US8796838B2 (en) | 2003-06-30 | 2014-08-05 | Renesas Electronics Corporation | Semiconductor device |
| US9824996B2 (en) | 2003-06-30 | 2017-11-21 | Renesas Electronics Corporation | Semiconductor device having low on resistance |
| JP2007251218A (ja) * | 2007-07-06 | 2007-09-27 | Renesas Technology Corp | パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ |
| JP2008177588A (ja) * | 2008-02-12 | 2008-07-31 | Renesas Technology Corp | 半導体装置 |
| JP2011135115A (ja) * | 2011-04-08 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
| US9859182B2 (en) | 2013-04-16 | 2018-01-02 | Rohm Co., Ltd. | Semiconductor device |
| JP2014225643A (ja) * | 2013-04-16 | 2014-12-04 | ローム株式会社 | 半導体装置 |
| US10312171B2 (en) | 2013-04-16 | 2019-06-04 | Rohm Co., Ltd. | Semiconductor device |
| JP2015019115A (ja) * | 2014-10-28 | 2015-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2016040839A (ja) * | 2015-10-27 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2019134160A (ja) * | 2017-12-18 | 2019-08-08 | イクシス，エルエルシー | 薄型表面実装ダイを有し内部ボンドワイヤのない薄型パワー半導体デバイスパッケージ |
| US11296017B2 (en) | 2017-12-18 | 2022-04-05 | Littelfuse, Inc. | Thin profile power semiconductor device package having face-to-face mounted dice and no internal bond wires |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508012B2 (en) | Electronic component and method for its assembly | |
| US8806741B2 (en) | Method of making an electronic device | |
| US9379046B2 (en) | Module comprising a semiconductor chip | |
| JPH08264697A (ja) | 半導体リードフレーム構造およびその製造方法 | |
| JPH0864634A (ja) | 半導体装置およびその製造方法 | |
| US6433424B1 (en) | Semiconductor device package and lead frame with die overhanging lead frame pad | |
| JPH05166984A (ja) | 半導体装置 | |
| CN101388375A (zh) | 半导体器件及其制造方法 | |
| US20010033022A1 (en) | Nickel-iron expansion contact for semiconductor die | |
| JP4327636B2 (ja) | 半導体装置及びその組立方法 | |
| JPH10335366A (ja) | 半導体装置 | |
| JPH11111750A (ja) | 半導体装置 | |
| JPS62150836A (ja) | 半導体装置 | |
| EP1366514B1 (en) | Method of bonding a semiconductor device to an electrically conductive plate | |
| CN217426734U (zh) | 一种用于芯片封装的预成型焊片结构 | |
| JPS60149154A (ja) | 半導体装置の製造方法 | |
| JPS6032770Y2 (ja) | 半導体素子 | |
| KR200157363Y1 (ko) | 연결와이어를 사용하지 않고 칩의 본딩패드와 리드프레임의 리드를 접속한 반도체 장치 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPS63133537A (ja) | 半導体装置の製造方法 | |
| JPH05243307A (ja) | 半導体装置 | |
| JP2561415Y2 (ja) | 半導体装置 | |
| JPH0510362Y2 (ja) | ||
| JPS5852683Y2 (ja) | 半導体装置 | |
| JPH05218271A (ja) | Ｉｃパッケージ |