JPH0514946B2 - - Google Patents
Info
- Publication number
- JPH0514946B2 JPH0514946B2 JP24009485A JP24009485A JPH0514946B2 JP H0514946 B2 JPH0514946 B2 JP H0514946B2 JP 24009485 A JP24009485 A JP 24009485A JP 24009485 A JP24009485 A JP 24009485A JP H0514946 B2 JPH0514946 B2 JP H0514946B2
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- address
- microcomputer
- write
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はEPROM（erasable and
electrically programmable ROM）を内蔵する
シングルチツプ マイクロコンピユータ（single
chip micro−computer）に関するものである。
electrically programmable ROM）を内蔵する
シングルチツプ マイクロコンピユータ（single
chip micro−computer）に関するものである。
第５図は従来のEPROM内蔵８ビツトシングル
チツプマイクロコンピユータにおけるEPROMへ
の書き込み読み出し部分のブロツク図である。図
において点線は電源を、一点鎖線は制御信号を、
実線はデータの流れをそれぞれ表わす。Vcc，
Vppが外部入力電源であり、PGM（プログラムメ
モリ）、CE（チツプイネーブル）、OE（アウトプツ
トイネーブル）は外部から入力される制御信号の
信号名を表わす。AD0〜AD12は13ビツトのアド
レスを、D0〜D7は８ビツトのデータを表わす。
２は書き込み制御回路で、外部から制御信号
PGM，CE，OEを入力し、書き込み回路３と電
源切り換え回路４に制御信号PRG*を送る。５は
読み出し制御回路で、外部から制御信号PGM，
CE，OEを入力して読み出し回路６に読み出し信
号φR，を送る。７はＹデコーダ（列デコーダ）
でアドレスAD1〜AD4をデコードしてＹセレクタ
８にデコード信号yiを送る。９はＸデコーダ（行
デコーダ）でアドレスAD5〜AD12をデコードし
てデコード信号xiをメモリセル１０に送る。メモ
リセル１０はEPROMで構成される、１１ａ，１
１ｂ，１１ｃは外部とアドレス及びデータの入出
力を行なうＩ／Ｏポートである。Ｉ／Ｏポート１
１ａ，１１ｂから入力したアドレス入力AD0〜
AD12の13ビツトはアドレスバスを経てAD0は書
き込み回路３に、AD1〜AD4はＹデコーダ７に、
AD5〜AD12はＸデコーダ９に入力される。また
Ｉ／Ｏポート１１ｃに入出力するデータはデータ
バスを経て書き込み回路３に入力され又は読み出
し回路６から出力される。
チツプマイクロコンピユータにおけるEPROMへ
の書き込み読み出し部分のブロツク図である。図
において点線は電源を、一点鎖線は制御信号を、
実線はデータの流れをそれぞれ表わす。Vcc，
Vppが外部入力電源であり、PGM（プログラムメ
モリ）、CE（チツプイネーブル）、OE（アウトプツ
トイネーブル）は外部から入力される制御信号の
信号名を表わす。AD0〜AD12は13ビツトのアド
レスを、D0〜D7は８ビツトのデータを表わす。
２は書き込み制御回路で、外部から制御信号
PGM，CE，OEを入力し、書き込み回路３と電
源切り換え回路４に制御信号PRG*を送る。５は
読み出し制御回路で、外部から制御信号PGM，
CE，OEを入力して読み出し回路６に読み出し信
号φR，を送る。７はＹデコーダ（列デコーダ）
でアドレスAD1〜AD4をデコードしてＹセレクタ
８にデコード信号yiを送る。９はＸデコーダ（行
デコーダ）でアドレスAD5〜AD12をデコードし
てデコード信号xiをメモリセル１０に送る。メモ
リセル１０はEPROMで構成される、１１ａ，１
１ｂ，１１ｃは外部とアドレス及びデータの入出
力を行なうＩ／Ｏポートである。Ｉ／Ｏポート１
１ａ，１１ｂから入力したアドレス入力AD0〜
AD12の13ビツトはアドレスバスを経てAD0は書
き込み回路３に、AD1〜AD4はＹデコーダ７に、
AD5〜AD12はＸデコーダ９に入力される。また
Ｉ／Ｏポート１１ｃに入出力するデータはデータ
バスを経て書き込み回路３に入力され又は読み出
し回路６から出力される。
第６図は第５図に示す書き込み制御回路２の接
続を示す回路図であり、第５図と同一符号は同一
部分を示し、２１はインバータ、２２はナンドゲ
ート、２３はノアゲートである。
続を示す回路図であり、第５図と同一符号は同一
部分を示し、２１はインバータ、２２はナンドゲ
ート、２３はノアゲートである。
第５図の回路で、EPROMからの読み出しは普
通のROMやRAMからの読み出しと同様である
のでその説明を省略し、EPROMへの書き込み動
作について説明する。
通のROMやRAMからの読み出しと同様である
のでその説明を省略し、EPROMへの書き込み動
作について説明する。
EPROMへの書き込みを行うには、シングルチ
ツプマイクロコンピユータをリセツト状態にし
Vpp＝21Vを印加することによつて行なう。Vcc
＝5Vである。このとき、外部からの制御信号は
PGMは“Ｌ”レベル、CEは“Ｈ”レベル、OE
は“Ｌ”レベルとしてアドレスAD0〜AD12及び
データD0〜D7をＩ／Ｏポート１１ａ，１１ｂ，
１１ｃから入力する。このとき、ゲート２２の出
力は“Ｈ”レベルで信号PRG*は“Ｌ”レベルで
ある。次に、信号PGMを“Ｈ”レベルにすると、
書き込み回路３に“Ｈ”レベルの信号PRG*が加
えられアドレスで選択されたメモリセルにデータ
（論理“０”又は論理“１”）が書き込まれる。す
なわち、OEは“Ｌ”レベルであることはＩ／Ｏ
ポート１１ｃからデータバスを経て書き込み回路
３へデータが入力されることを意味し、Ｉ／Ｏポ
ート１１ａ，１１ｂからは常にアドレスが入力さ
れ、AD1〜AD4はＹデコーダ７に、AD5〜AD12
はＸデコーダ９に入力されている。
ツプマイクロコンピユータをリセツト状態にし
Vpp＝21Vを印加することによつて行なう。Vcc
＝5Vである。このとき、外部からの制御信号は
PGMは“Ｌ”レベル、CEは“Ｈ”レベル、OE
は“Ｌ”レベルとしてアドレスAD0〜AD12及び
データD0〜D7をＩ／Ｏポート１１ａ，１１ｂ，
１１ｃから入力する。このとき、ゲート２２の出
力は“Ｈ”レベルで信号PRG*は“Ｌ”レベルで
ある。次に、信号PGMを“Ｈ”レベルにすると、
書き込み回路３に“Ｈ”レベルの信号PRG*が加
えられアドレスで選択されたメモリセルにデータ
（論理“０”又は論理“１”）が書き込まれる。す
なわち、OEは“Ｌ”レベルであることはＩ／Ｏ
ポート１１ｃからデータバスを経て書き込み回路
３へデータが入力されることを意味し、Ｉ／Ｏポ
ート１１ａ，１１ｂからは常にアドレスが入力さ
れ、AD1〜AD4はＹデコーダ７に、AD5〜AD12
はＸデコーダ９に入力されている。
信号PRG*が“Ｈ”レベルになると電源切換回
路４の出力Vcc／VppはVppとなつてＹデコーダ
７とＸデコーダ９には21Vの電圧が供給され、デ
コード信号yi，xiもその“Ｈ”レベルはVppの電
圧レベルになる。
路４の出力Vcc／VppはVppとなつてＹデコーダ
７とＸデコーダ９には21Vの電圧が供給され、デ
コード信号yi，xiもその“Ｈ”レベルはVppの電
圧レベルになる。
また、書き込み回路３では信号PRG*が“Ｈ”
レベルのときデータビツトの論理が“０”ならば
Ｙセレクタ８に信号線１３を通して電圧Vppを供
給し、データビツトの論理が“１”ならば信号線
１７を開放する。したがつてアドレスAD1〜
AD12で選択されたメモリセルには書き込みデー
タが論理“０”のときには書き込み回路３からＹ
セレクタ８を通してメモリトランジスタのドレイ
ンに、そしてＸデコーダ９からのメモリトランジ
スタのゲートにそれぞれVppレベルの電圧が加え
られ、そのメモリトランジスタのフローテイング
ゲートに電子が注入される。一方、書き込みデー
タが論理“１”の場合にはドレインには高電圧が
加わらないのでこの電子注入は起らない。フロー
テイングゲートに注入された電子は自然に放電さ
れることなく、保持されており、フローテイング
ゲートに電子が注入されて閾値電位が変化してい
るか否かによつて、そのメモリトランジスタに記
載されている信号の論理を読出すことができる。
レベルのときデータビツトの論理が“０”ならば
Ｙセレクタ８に信号線１３を通して電圧Vppを供
給し、データビツトの論理が“１”ならば信号線
１７を開放する。したがつてアドレスAD1〜
AD12で選択されたメモリセルには書き込みデー
タが論理“０”のときには書き込み回路３からＹ
セレクタ８を通してメモリトランジスタのドレイ
ンに、そしてＸデコーダ９からのメモリトランジ
スタのゲートにそれぞれVppレベルの電圧が加え
られ、そのメモリトランジスタのフローテイング
ゲートに電子が注入される。一方、書き込みデー
タが論理“１”の場合にはドレインには高電圧が
加わらないのでこの電子注入は起らない。フロー
テイングゲートに注入された電子は自然に放電さ
れることなく、保持されており、フローテイング
ゲートに電子が注入されて閾値電位が変化してい
るか否かによつて、そのメモリトランジスタに記
載されている信号の論理を読出すことができる。
従来のEPROM内蔵シングルチツプマイクロコ
ンピユータにおいては、EPROMへの書き込みは
マイクロコンピユータを停止させた状態で
EPROMライタ等の外部装置によつてアドレス及
びデータを入力して行なう必要があり、RAMに
対する書き込みの時のようにマイクロコンピユー
タが自分の持つ書き込み命令を実行することによ
つてEPROMへ書き込むという簡便な操作ができ
ないという点に問題があつた。
ンピユータにおいては、EPROMへの書き込みは
マイクロコンピユータを停止させた状態で
EPROMライタ等の外部装置によつてアドレス及
びデータを入力して行なう必要があり、RAMに
対する書き込みの時のようにマイクロコンピユー
タが自分の持つ書き込み命令を実行することによ
つてEPROMへ書き込むという簡便な操作ができ
ないという点に問題があつた。
この発明は上記のような問題点を解決するため
になされたもので、従来のEPROMへの書き込み
方法に加えて、マイクロコンピユータ自身の持つ
書き込み命令を実行することによつてEPROMへ
の書き込みができる機能を新たに持たせ、
EPROMをプログラムメモリとしてだけでなく、
プログラム実行中に不揮発性メモリとして使用で
きるようにしてEPROMの使用効率を高めること
を目的としている。
になされたもので、従来のEPROMへの書き込み
方法に加えて、マイクロコンピユータ自身の持つ
書き込み命令を実行することによつてEPROMへ
の書き込みができる機能を新たに持たせ、
EPROMをプログラムメモリとしてだけでなく、
プログラム実行中に不揮発性メモリとして使用で
きるようにしてEPROMの使用効率を高めること
を目的としている。
この発明のマイクロコンピユータでは、外部の
書き込み装置によつてEPROMの書き込みを行う
か、マイクロコンピユータ自身の命令実行によつ
てEPROMの書き込みを行うかを切り換える信号
を保持する１ビツトの書き込みモードレジスタ
と、この書き込みモードレジスタの内容に従つて
書き込み方法の切り換えを行う切換装置を備え
た。
書き込み装置によつてEPROMの書き込みを行う
か、マイクロコンピユータ自身の命令実行によつ
てEPROMの書き込みを行うかを切り換える信号
を保持する１ビツトの書き込みモードレジスタ
と、この書き込みモードレジスタの内容に従つて
書き込み方法の切り換えを行う切換装置を備え
た。
この発明の装置ではマイクロコンピユータ自身
の命令実行によつてもEPROMへの書き込みを行
うことができるので、EPROMをプログラムメモ
リ以外の目的に利用することが容易になつた。
の命令実行によつてもEPROMへの書き込みを行
うことができるので、EPROMをプログラムメモ
リ以外の目的に利用することが容易になつた。
以下この発明の実施例を図面について説明す
る。第１図はこの発明の一実施例を示すブロツク
図で、第５図と同一符号は同一又は相当部分を示
し、また、電源、制御信号及びデータの流れは第
５図と同一表示法で表示する。第１図において１
は書き込みモードレジスタで、１２はCPUであ
る。
る。第１図はこの発明の一実施例を示すブロツク
図で、第５図と同一符号は同一又は相当部分を示
し、また、電源、制御信号及びデータの流れは第
５図と同一表示法で表示する。第１図において１
は書き込みモードレジスタで、１２はCPUであ
る。
第２図は第１図の書き込みモードレジスタ１の
接続を示す回路図で、図において２４，２５，２
６，２７，２８はトランスフアーゲート、２９，
３０，３１，３２，３３，３４はインバータ、３
５，３６，３７はナンドゲート、３８はアドレス
デコーダであり、１４はインバータ３２の出力
で、これが書き込みモードレジスタ１の内容を表
す。
接続を示す回路図で、図において２４，２５，２
６，２７，２８はトランスフアーゲート、２９，
３０，３１，３２，３３，３４はインバータ、３
５，３６，３７はナンドゲート、３８はアドレス
デコーダであり、１４はインバータ３２の出力
で、これが書き込みモードレジスタ１の内容を表
す。
第３図は第１図の書き込み制御回路２の接続を
示す回路図で、第３図において第６図と同一符号
は同一又は相当部分を示し、１５はナンドゲー
ト、１６はナンドゲート１５の出力、３９はアド
レスデコーダ、４０，４１，４２はインバータ、
４３はアンドゲートであり、１７はアンドゲート
４３の出力を示す。
示す回路図で、第３図において第６図と同一符号
は同一又は相当部分を示し、１５はナンドゲー
ト、１６はナンドゲート１５の出力、３９はアド
レスデコーダ、４０，４１，４２はインバータ、
４３はアンドゲートであり、１７はアンドゲート
４３の出力を示す。
第２図のインバータ３２の出力１４は書き込み
モードレジスタ１の内容を表す信号であるが、こ
の信号の論理が“Ｏ”の時にはインバータ３３の
出力である信号WENBが“Ｌ”レベルとなり、
第３図のナンドゲート１５の出力は“Ｈ”レベル
となるから、第３図の回路は第６図の回路と等価
となり、従来と同様の方法によつて外部からアド
レスAD0〜AD12及びデータD0〜D7を入力して
EPROMに書き込みを行なうことができる。
モードレジスタ１の内容を表す信号であるが、こ
の信号の論理が“Ｏ”の時にはインバータ３３の
出力である信号WENBが“Ｌ”レベルとなり、
第３図のナンドゲート１５の出力は“Ｈ”レベル
となるから、第３図の回路は第６図の回路と等価
となり、従来と同様の方法によつて外部からアド
レスAD0〜AD12及びデータD0〜D7を入力して
EPROMに書き込みを行なうことができる。
次に、マイクロコンピユータ自身の命令によつ
てEPROMに書き込む方法について説明する。
てEPROMに書き込む方法について説明する。
第２図において、EPR，EPWはそれぞれモー
ドレジスタへの読み出し信号、書き込み信号であ
り、それぞれマイクロコンピユータのプログラム
の特定の番地に記憶されていて、アドレスデコー
ダ３８から出力される。DB0はデータバス上の第
０番のビツト、6はリセツト信号である。また、
第２図、第３図を通じ、WENB，EPRWは
EPROMへの書き込み方法を切り換えるための制
御信号、Ｒ／はリード・ライト信号である。第
２図において、信号EPW（その反対論理の信号
EPW）、信号EPRによつて各トランスフアゲート
を制御し、インバータ３０，３１からナンドゲー
ト３５への帰還によつてフリツプフロツプを構成
するが、このフリツプフロツプに論理を“Ｉ”の
信号を書き込む出力１４の論理を“Ｉ”にする）
ことによつて、信号WENBは“Ｈ”レベル、信
号EPRWは“Ｌ”レベルとなる。次にVppに21V
を印加する。この時、マイクロコンピユータはリ
セツト状態にはなつてはいないので、信号
EPRWは“Ｌ”レベルになつていることから、
Ｉ／Ｏポート１１ａ，１１ｂ，１１ｃからアドレ
スバス及びデータバスは外部とは接続されず、
CPU１２からの出力と接続されていて、マイク
ロコンピユータは自分の持つプログラムを実行す
るモードにある。この状態で、EPROMの任意の
番地への書き込み命令、例えばSTA命令によつ
てEPROMの特定の番地（仮にhhllで表す）にデ
ータを書き込み場合の動作タイムチヤートを第４
図に示す。第４図においてはφはマイクロコンピ
ユータの基本クロツク、PCはプログラムカウン
タの内容である。信号Ｒ／、アドレス、デー
タ、出力１７、信号PRG*は第１図及び第３図に
示す同一符号と同一信号である。図に示すとおり
クロツクφが“Ｌ”レベルのサイクルで信号
PRG*が“Ｈ”レベルとなる。第４図に示すよう
に、CPU１２からアドレスバスを経てＹデコー
ダ７、Ｘデコーダ９に供給されるアドレスはPC，
PC＋１，PC＋２と変化するが、アドレスPC＋
１ではllで示すデータが、アドレスPC＋２では
hhで示すデータが出力され、hhllが書き込むべき
アドレスを表すものであり、PC＋２の次はアド
レスバスにアドレスhhllを出力する。書き込むべ
きデータはCPU１２からデータバス及び書き込
み回路３を介して出力され、外部からの書き込み
と同様にしてEPROMへの書き込みが実行され
る。
ドレジスタへの読み出し信号、書き込み信号であ
り、それぞれマイクロコンピユータのプログラム
の特定の番地に記憶されていて、アドレスデコー
ダ３８から出力される。DB0はデータバス上の第
０番のビツト、6はリセツト信号である。また、
第２図、第３図を通じ、WENB，EPRWは
EPROMへの書き込み方法を切り換えるための制
御信号、Ｒ／はリード・ライト信号である。第
２図において、信号EPW（その反対論理の信号
EPW）、信号EPRによつて各トランスフアゲート
を制御し、インバータ３０，３１からナンドゲー
ト３５への帰還によつてフリツプフロツプを構成
するが、このフリツプフロツプに論理を“Ｉ”の
信号を書き込む出力１４の論理を“Ｉ”にする）
ことによつて、信号WENBは“Ｈ”レベル、信
号EPRWは“Ｌ”レベルとなる。次にVppに21V
を印加する。この時、マイクロコンピユータはリ
セツト状態にはなつてはいないので、信号
EPRWは“Ｌ”レベルになつていることから、
Ｉ／Ｏポート１１ａ，１１ｂ，１１ｃからアドレ
スバス及びデータバスは外部とは接続されず、
CPU１２からの出力と接続されていて、マイク
ロコンピユータは自分の持つプログラムを実行す
るモードにある。この状態で、EPROMの任意の
番地への書き込み命令、例えばSTA命令によつ
てEPROMの特定の番地（仮にhhllで表す）にデ
ータを書き込み場合の動作タイムチヤートを第４
図に示す。第４図においてはφはマイクロコンピ
ユータの基本クロツク、PCはプログラムカウン
タの内容である。信号Ｒ／、アドレス、デー
タ、出力１７、信号PRG*は第１図及び第３図に
示す同一符号と同一信号である。図に示すとおり
クロツクφが“Ｌ”レベルのサイクルで信号
PRG*が“Ｈ”レベルとなる。第４図に示すよう
に、CPU１２からアドレスバスを経てＹデコー
ダ７、Ｘデコーダ９に供給されるアドレスはPC，
PC＋１，PC＋２と変化するが、アドレスPC＋
１ではllで示すデータが、アドレスPC＋２では
hhで示すデータが出力され、hhllが書き込むべき
アドレスを表すものであり、PC＋２の次はアド
レスバスにアドレスhhllを出力する。書き込むべ
きデータはCPU１２からデータバス及び書き込
み回路３を介して出力され、外部からの書き込み
と同様にしてEPROMへの書き込みが実行され
る。
ただし、クロツクφが“Ｌ”レベルである時間
は極めて短かい（たとえば250ナノ秒）であるの
で、EPROMへの書き込みを確実にするためには
同一命令を何回か繰り返して実行する必要があ
る。
は極めて短かい（たとえば250ナノ秒）であるの
で、EPROMへの書き込みを確実にするためには
同一命令を何回か繰り返して実行する必要があ
る。
上記実施例ではEPROM内蔵の８ビツトシング
ルチツプマイクロコンピユータにおいて、STA
命令によつて書き込む場合について説明したが、
このマイクロコンピユータの内部でEPROMの番
地を指定し、この指定した番地に書き込み回路３
からのデータを書き込む命令であれば、どのよう
な命令でもその実行によつてマイクロコンピユー
タの内部でEPROMへの書込みを行うことができ
る。
ルチツプマイクロコンピユータにおいて、STA
命令によつて書き込む場合について説明したが、
このマイクロコンピユータの内部でEPROMの番
地を指定し、この指定した番地に書き込み回路３
からのデータを書き込む命令であれば、どのよう
な命令でもその実行によつてマイクロコンピユー
タの内部でEPROMへの書込みを行うことができ
る。
以上のようにこの発明によれば、マイクロコン
ピユータ自身の持つ書き込み命令によつて
EPROMへの書き込みが可能となつたので、従来
はプログラムメモリとしてしか使用できなかつた
EPROMのプログラムの書かれてない領域は、プ
ログラム実行時に不揮発性メモリとして使用でき
るという効果がある。
ピユータ自身の持つ書き込み命令によつて
EPROMへの書き込みが可能となつたので、従来
はプログラムメモリとしてしか使用できなかつた
EPROMのプログラムの書かれてない領域は、プ
ログラム実行時に不揮発性メモリとして使用でき
るという効果がある。
第１図はこの発明の一実施例を示すブロツク
図、第２図は第１図の書き込みモードレジスタ１
の接続を示す回路図、第３図は第１図の書き込み
制御回路の接続を示す回路図、第４図はマイクロ
コンピユータ自身の制御によつてEPROMへの書
き込みを行なう場合のタイムチヤート、第５図は
従来の装置を示すブロツク図、第６図は第５図の
書き込み制御回路の接続を示す回路図である。 １は書き込みモードレジスタ、２は書き込み制
御回路、３は書き込み回路、４は電源切り換え回
路、７はＹデコーダ、８はＹセレクタ、９はＸデ
コーダ、１０はメモリセル（EPROM）、１２は
CPU。尚、各図中同一符号は同一又は相当部分
を示す。
図、第２図は第１図の書き込みモードレジスタ１
の接続を示す回路図、第３図は第１図の書き込み
制御回路の接続を示す回路図、第４図はマイクロ
コンピユータ自身の制御によつてEPROMへの書
き込みを行なう場合のタイムチヤート、第５図は
従来の装置を示すブロツク図、第６図は第５図の
書き込み制御回路の接続を示す回路図である。 １は書き込みモードレジスタ、２は書き込み制
御回路、３は書き込み回路、４は電源切り換え回
路、７はＹデコーダ、８はＹセレクタ、９はＸデ
コーダ、１０はメモリセル（EPROM）、１２は
CPU。尚、各図中同一符号は同一又は相当部分
を示す。
Claims (1)
- 【特許請求の範囲】 １ EPROM（erasable and electrically
programmable read−only memory）を内蔵
し、このEPROMに対しアドレスバスを通して外
部から指定したアドレス位置にアクセスし、デー
タバスを通して外部から入力するデータを書き込
むことができるようにしたマイクロコンピユータ
において、 上記EPROMに外部から書き込みを行なうか、
外部装置を使用せず当該マイクロコンピユータの
制御により書き込みを行なうかの制御切換情報を
格納する書き込みモードレジスタ、 この書き込みモードレジスタが当該マイクロコ
ンピユータの制御により書き込みを行なうことを
示しているとき、上記アドレスバス及び上記デー
タバスと外部回路との間の接続をしや断した状態
で、当該マイクロコンピユータのCPUから上記
アドレスバス上に上記EPROMの書き込むべき番
地を示すアドレスを出力し、上記データバス上に
上記EPROMへ書き込むべきデータを出力し、上
記EPROMへ加える電圧は上記外部装置による書
き込みの場合と同様にして、上記EPROMへの書
き込みを実行する手段を備えたことを特徴とする
マイクロコンピユータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240094A JPS6299856A (ja) | 1985-10-25 | 1985-10-25 | マイクロコンピユ−タ |
| DE19863635754 DE3635754A1 (de) | 1985-10-25 | 1986-10-21 | Mikrocomputer mit intern und extern programmiertem eprom |
| NL8602650A NL8602650A (nl) | 1985-10-25 | 1986-10-22 | Microcomputer met een inwendig en uitwendig geprogrammeerd eprom-geheugen. |
| US06/923,239 US4807114A (en) | 1985-10-25 | 1986-10-27 | Microcomputer with internally and externally programmed eprom |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240094A JPS6299856A (ja) | 1985-10-25 | 1985-10-25 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6299856A JPS6299856A (ja) | 1987-05-09 |
| JPH0514946B2 true JPH0514946B2 (ja) | 1993-02-26 |
Family
ID=17054398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60240094A Granted JPS6299856A (ja) | 1985-10-25 | 1985-10-25 | マイクロコンピユ−タ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4807114A (ja) |
| JP (1) | JPS6299856A (ja) |
| DE (1) | DE3635754A1 (ja) |
| NL (1) | NL8602650A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
| US5511211A (en) * | 1988-08-31 | 1996-04-23 | Hitachi, Ltd. | Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions |
| JPH07111837B2 (ja) * | 1988-10-19 | 1995-11-29 | 株式会社東芝 | 不揮発性半導体メモリ |
| JPH0752405B2 (ja) * | 1988-12-14 | 1995-06-05 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
| EP0464433A3 (en) * | 1990-06-29 | 1994-05-18 | Nat Semiconductor Corp | Microcontroller device having remotely programmable eprom & method of programming |
| US5276839A (en) * | 1991-03-07 | 1994-01-04 | United States Of America As Represented By The Secretary Of The Air Force | System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system |
| WO1993010492A1 (en) * | 1991-11-12 | 1993-05-27 | Microchip Technology Inc. | Self-programming microcontroller with stored instruction to command program from external memory |
| US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US5687345A (en) * | 1992-03-17 | 1997-11-11 | Hitachi, Ltd. | Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device |
| US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| JPH0863444A (ja) * | 1994-08-22 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ及びｅｅｐｒｏｍ内蔵マイクロコンピュータの製造方法 |
| WO1996015498A1 (en) * | 1994-11-09 | 1996-05-23 | Elonex Technologies, Inc. | Integration of microcontrollers with glue logic |
| US5606710A (en) * | 1994-12-20 | 1997-02-25 | National Semiconductor Corporation | Multiple chip package processor having feed through paths on one die |
| JPH10177563A (ja) * | 1996-12-17 | 1998-06-30 | Mitsubishi Electric Corp | フラッシュメモリ内蔵マイクロコンピュータ |
| IT1298550B1 (it) * | 1998-02-04 | 2000-01-12 | Whirlpool Co | Dispositivo di controllo di un elettrodomestico con memoria non volatile facilmente riprogrammabile dall'esterno |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2461301A1 (fr) * | 1978-04-25 | 1981-01-30 | Cii Honeywell Bull | Microprocesseur autoprogrammable |
| US4450521A (en) * | 1981-04-13 | 1984-05-22 | Texas Instruments Incorporated | Digital processor or microcomputer using peripheral control circuitry to provide multiple memory configurations and offset addressing capability |
| FR2517441A1 (fr) * | 1981-12-02 | 1983-06-03 | Philips Ind Commerciale | Dispositif pour mini-ordinateur permettant d'utiliser la meme memoire effacable electriquement, alternativement pour les instructions et les donnees, tant en lecture qu'en ecriture |
| US4545038A (en) * | 1982-04-05 | 1985-10-01 | Texas Instruments Incorporated | Precharged discharge sensing for EPROM |
| US4718037A (en) * | 1985-12-12 | 1988-01-05 | Texas Instrumens Incorporated | Microcomputer containing EPROM with self-program capability |
-
1985
- 1985-10-25 JP JP60240094A patent/JPS6299856A/ja active Granted
-
1986
- 1986-10-21 DE DE19863635754 patent/DE3635754A1/de active Granted
- 1986-10-22 NL NL8602650A patent/NL8602650A/nl not_active Application Discontinuation
- 1986-10-27 US US06/923,239 patent/US4807114A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| NL8602650A (nl) | 1987-05-18 |
| JPS6299856A (ja) | 1987-05-09 |
| US4807114A (en) | 1989-02-21 |
| DE3635754A1 (de) | 1987-04-30 |
| DE3635754C2 (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514946B2 (ja) | ||
| KR100320360B1 (ko) | 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 | |
| US6643725B1 (en) | Memory card having a buffer memory for storing testing instruction | |
| JPH09147581A (ja) | 半導体記憶装置、及びデータ処理装置 | |
| JPH01162971A (ja) | シングルチップマイクロコンピュータ | |
| JPH06325185A (ja) | マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路 | |
| EP0299697A2 (en) | Semiconductor integrated circuit device | |
| US5991196A (en) | Reprogrammable memory device with variable page size | |
| JPH05307616A (ja) | 半導体装置 | |
| KR0136379B1 (ko) | 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로 | |
| JP2837970B2 (ja) | Ｉｃカード | |
| JPS6222297A (ja) | 半導体記憶装置 | |
| JP2847367B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JPS61246997A (ja) | 電気的消去・再書込み可能型読出し専用メモリ | |
| JP2566659B2 (ja) | 半導体記憶装置 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2731747B2 (ja) | 電子デジタルプロセッサ装置 | |
| JPH11185485A (ja) | 半導体記憶装置及びデータ処理装置 | |
| JPS6218698A (ja) | 半導体記憶装置 | |
| JPS62277696A (ja) | 半導体記憶集積回路 | |
| JPH02205354A (ja) | 半導体集積回路装置 | |
| JPS6246493A (ja) | 半導体集積回路装置 | |
| JPS6257042A (ja) | 半導体メモリ | |
| EP0714060A1 (en) | One chip microcomputer with built-in non-volatile memory | |
| JPH09146911A (ja) | 不揮発性メモリの書き換え回数測定装置 |