[go: up one dir, main page]

JPH05144956A - 半導体素子収納用パツケージ - Google Patents

半導体素子収納用パツケージ

Info

Publication number
JPH05144956A
JPH05144956A JP3301760A JP30176091A JPH05144956A JP H05144956 A JPH05144956 A JP H05144956A JP 3301760 A JP3301760 A JP 3301760A JP 30176091 A JP30176091 A JP 30176091A JP H05144956 A JPH05144956 A JP H05144956A
Authority
JP
Japan
Prior art keywords
metal
metal frame
insulating base
frame body
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3301760A
Other languages
English (en)
Inventor
Kiyoshi Tone
澄 登根
Izumi Matsumoto
泉 松本
Harumi Takeoka
治己 竹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3301760A priority Critical patent/JPH05144956A/ja
Publication of JPH05144956A publication Critical patent/JPH05144956A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】絶縁基体に金属枠体を容易、且つ強固に取着
し、内部に収容する半導体集積回路素子を長期間にわた
り正常、安定に作動させることができる半導体素子収納
用パッケージを提供する。 【構成】上面に金属枠体9がロウ材10を介してロウ付
けされた絶縁基体1と金属製蓋体2とから成り、絶縁基
体1の金属枠体9に金属製蓋体2を取着することによっ
て内部に半導体素子4を収容するようになした半導体素
子収納用パッケージであって、前記金属枠体9は一面に
ロウ材が圧接された金属板を打ち抜いたものが使用さ
れ、且つ前記圧接させたロウ材を介して絶縁基体1にロ
ウ付けされている。絶縁基体1に金属枠体9を載置させ
るだけで絶縁基体1と金属枠体9との間にロウ材10を
容易、且つ正確に介在させることができ、その結果、絶
縁基体1に金属枠体9を正確、強固に取着させることが
可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
【0002】
【従来の技術】従来、半導体素子、特にLSI等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは一般にアルミナセラミックス等の電気絶縁材料
から成り、その上面略中央部に半導体集積回路素子を収
容するための空所を有し、且つ上面にコバール金属や42
アロイ等の金属材料から成る金属枠体がロウ付けされた
絶縁基体と、同じくコバール金属、42アロイ等の金属材
料より成る蓋体とから構成されており、絶縁基体の空所
内に半導体集積回路素子を取着収容するとともに絶縁基
体の金属枠体に金属製蓋体を溶接、或いはロウ付けし、
絶縁基体と金属製蓋体とから成る容器内部に半導体集積
回路素子を気密に封止することによって最終製品として
の半導体装置となる。
【0003】尚、前記半導体素子収納用パッケージにお
いては絶縁基体の上面にタングステン、モリブデン、マ
ンガン等の高融点金属粉末から成るメタライズ配線層が
予め被着されており、該メタライズ金属層に金属枠体が
銀ロウ等のロウ材を介しロウ付けされる。
【0004】また前記絶縁基体の上面に設けたメタライ
ズ金属層への金属枠体のロウ付けは絶縁基体のメタライ
ズ金属層上に銀ロウ等から成るプリフォームと金属枠体
とを順次載置させ、しかる後、これを約900 ℃の温度で
加熱し、銀ロウ等から成るプリフォームを加熱溶融させ
ることによって行われる。
【0005】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子収納用パッケージはその全体形状の小形化が
急激に進み、金属枠体の大きさも4mm 角程度の極めて小
さなものとなってきており、絶縁基体のメタライズ金属
層上に銀ロウ等から成るプリフォームと金属枠体とを順
次載置させて金属枠体をメタライズ金属層にロウ付けす
る場合、そのメタライズ金属層上への銀ロウプリフォー
ムと金属枠体との載置作業が面倒で位置ズレを発生し易
く、銀ロウプリフォームと金属枠体の載置位置に位置ズ
レが発生すると金属枠体をメタライズ金属層に強固に取
着させることができなくなったり、またメタライズ金属
層と金属枠体との間に空隙が形成されて半導体素子収納
用パッケージの気密封止が不完全となり、内部に収容す
る半導体集積回路素子を長期間にわたり正常、且つ安定
に作動させることができないという問題を招来してき
た。
【0006】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
でその目的は、絶縁基体に設けたメタライズ金属層に金
属枠体を容易に、且つ強固に取着し、内部に収容する半
導体集積回路素子を長期間にわたり正常、安定に作動さ
せることができる半導体素子収納用パッケージを提供す
ることにある。
【0007】
【課題を解決するための手段】本発明は上面に金属枠体
がロウ付けされた絶縁基体と金属製蓋体とから成り、絶
縁基体の金属枠体に金属製蓋体を取着することによって
内部に半導体素子を収容するようになした半導体素子収
納用パッケージにおいて、前記金属枠体は一面にロウ材
が圧接された金属板を打ち抜いたものが使用され、且つ
前記圧接させたロウ材を介して絶縁基体にロウ付けされ
ていることを特徴とするものである。
【0008】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は絶縁基体、2 は金属製蓋体で
ある。この絶縁基体1 と金属製蓋体2 とで半導体集積回
路素子を収容するための容器3 が構成される。
【0009】前記絶縁基体1 はその上面中央部に半導体
集積回路素子4 を収容するための空所を形成する凹部が
設けてあり、該凹部底面には半導体集積回路素子4 が樹
脂、ガラス、ロウ材等の接着材を介して取着される。
【0010】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁性材料から成り、例えば酸
化アルミニウム質焼結体から成る場合はアルミナ(Al 2
O 3 ) 、シリカ(Si O 2 ) 、マグネシア(MgO) 、カルシ
ア(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てセラミックグリーンシート( セラミック生シート) を
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに複数枚積層し、高温( 約16
00℃) の温度で焼成することによって製作される。
【0011】また前記絶縁基体1 には凹部周辺から容器
3 の外部にかけて導出するメタライズ配線層5 が被着形
成されており、該メタライズ配線層5 の凹部周辺部には
半導体集積回路素子4 の電極がボンディングワイヤ6 を
介して電気的に接続され、また容器3 の外部に導出され
た部位には外部電気回路と接続される外部リード端子7
が銀ロウ等のロウ材を介し取着される。
【0012】前記メタライズ配線層5 はタングステン
(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉
末から成り、該タングステン等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを従
来周知のスクリーン印刷法等の厚膜手法を採用し、絶縁
基体1 と成るセラミックグリーンシートに予め被着させ
ておくことによって絶縁基体1 の凹部周辺から容器3 の
外部にかけて被着形成される。
【0013】尚、前記メタライズ配線層5 はその露出す
る表面にニッケル(Ni)、金(Au)等の良導電性で、且つ耐
蝕性に優れた金属をメッキ法により1.0 乃至20.0μm の
厚みに層着させておくとメタライズ配線層5 の酸化腐食
を有効に防止することができるとともにメタライズ配線
層5 とボンディングワイワ6 との接続及びメタライズ配
線層5 と外部リード端子7 とのロウ付け取着が極めて強
固なものとなる。従って、メタライズ配線層5 の酸化腐
食を防止し、メタライズ配線層5 とボンディングワイヤ
6 との接続及びメタライズ配線層5 と外部リード端子7
とのロウ付けを強固なものとなすにはメタライズ配線層
5 の露出表面にニッケル、金等を1.0 乃至20.0μm の厚
みに層着させておくことが好ましい。
【0014】また前記メタライズ配線層5 にロウ付け取
着される外部リード端子7 は内部に収容する半導体集積
回路素子4 を外部電気回路に接続する作用を為し、外部
リード端子7 を外部電気回路に接続することによって内
部に収容される半導体集積回路素子4 はメタライズ配線
層5 及び外部リード端子7 を介して外部電気回路に電気
的に接続されることとなる。
【0015】前記外部リード端子7 はコバール金属(Fe-
Ni-Co合金) や42アロイ(Fe-Ni合金) 等の金属材料から
成り、コバール金属等のインゴット( 塊) を圧延加工法
や打ち抜き加工法等、従来周知の金属加工法を採用する
ことによって所定の板状に形成される。
【0016】前記絶縁基体1 はまたその上面にメタライ
ズ金属層8が被着形成されており、該メタライズ金属層8
には金属枠体9 が銀ロウ等のロウ材10を介してロウ付
けされている。
【0017】前記絶縁基体1 上面のメタライズ金属層8
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、前述のメタライズ配線層5 と同様の方
法、具体的にはタングステン等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを絶
縁基体1 の上面に従来周知のスクリーン印刷法を採用す
ることによって印刷塗布するとともにこれを高温で焼き
付けることによって絶縁基体1 の上面に被着形成され
る。
【0018】尚、前記メタライズ金属層8 はその表面に
ニッケル(Ni)、金(Au)等のロウ材と濡れ性が良く、且つ
耐蝕性に優れた金属をメッキ法により1.0 乃至20.0μm
の厚みに層着させておくとメタライズ金属層8 の酸化腐
食を有効に防止することができるとともにメタライズ金
属層8 と金属枠体9 とのロウ付け取着を極めて強固なも
のとなすことができる。従って、メタライズ金属層8 の
表面にはロウ材と濡れ性が良く、且つ耐蝕性に優れた金
属を1.0 乃至20.0μm の厚みに層着させておくことが好
ましい。
【0019】また前記メタライズ金属層8 にロウ付けさ
れる金属枠体9 はコバール金属や42アロイ等の金属材料
から成る金属製蓋体2を絶縁基体1 に取着する際の下地
金属部材として作用し、金属枠体9に金属製蓋体2 をシ
ームウエルド法等の溶接、或いはロウ材を介してロウ付
けすることによって金属製蓋体2 は絶縁基体1 上に取着
される。
【0020】前記金属枠体9 はコバール金属や42アロイ
等の金属材料から成り、図2 に示す如く、一面にロウ材
10が圧接されたコバール金属等から成る金属板を従来周
知の打ち抜き加工法により所定形状に打ち抜くことによ
って形成され、絶縁基体1 上面のメタライズ金属層8 上
に金属枠体9 を、該金属枠体9 に圧接させたロウ材10が
前記メタライズ金属層8 に当接するようにして載置さ
せ、しかる後、これを例えば900 ℃の温度に加熱し、金
属枠体9 に圧接させておいたロウ材10を加熱溶融させる
ことによって金属枠体9 はメタライズ金属層8 にロウ付
け取着される。
【0021】尚、この場合、ロウ材10は金属枠体9 の一
面に一体的に圧接されていることから絶縁基体1 のメタ
ライズ金属層8 に金属枠体9 をロウ付け取着する場合、
メタライズ配線層8 上にロウ材10と金属枠体9 の両方を
位置合わせして載置する必要は一切なく、金属枠体9 の
位置を制御するだけでメタライズ金属層8 と金属枠体9
との間にロウ材10を容易、且つ正確に介在させることが
でき、その結果、メタライズ配線層8 に金属枠体9 を正
確、強固に取着することが可能となる。
【0022】また一面にロウ材が圧接された金属板を打
ち抜いて金属枠体9 を形成する際、、金属枠体9 の打ち
抜き終了面側角部に金属部材の弾性に起因した面取り部
A が形成され、該面取り部A を絶縁基体1 のメタライズ
金属層8 側としておけばメタライズ金属層8 と金属枠体
9 の面取り部A との間にロウ材10の溜まり部が形成され
て金属枠体9 をメタライズ金属層8 により強固にロウ付
け取着することができる。従って、打ち抜き加工法によ
って形成する金属枠体9 はその打ち抜き終了面側が絶縁
基体1 のメタライズ金属層8 側となるようにしておくの
が好ましい。
【0023】かくして本発明の半導体素子収納用パッケ
ージよれば絶縁基体1 の凹部底面に半導体集積回路素子
4 を接着材を介して取着するとともに半導体集積回路素
子の電極をメタライズ配線層5 にボンディングワイヤ6
を介して電気的に接続し、しかる後、絶縁基体1 の上面
にロウ付けした金属枠体9 に金属製蓋体2 をシームウエ
ルド法等の溶接、或いはロウ材を用いてロウ付けし、絶
縁基体1 と金属製蓋体2 とから成る容器3 内部に半導体
集積回路素子4 を気密に封止することによって最終製品
としての半導体装置となる。
【0024】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0025】
【発明の効果】本発明は上面に金属枠体がロウ付けされ
た絶縁基体と金属製蓋体とから成り、絶縁基体の金属枠
体に金属製蓋体を取着することによって内部に半導体素
子を収容するようになした半導体素子収納用パッケージ
であって、前記金属枠体として一面にロウ材が圧接され
た金属板を打ち抜いたものを使用し、且つ前記圧接させ
たロウ材を用いて金属枠体を絶縁基体にロウ付けさせる
ようになしたことから絶縁基体に金属枠体をロウ付け取
着する場合、絶縁基体の所定位置に金属枠体を載置させ
るだけで絶縁基体と金属枠体との間にロウ材を容易、且
つ正確に介在させることができ、その結果、絶縁基体に
金属枠体を正確、強固に取着させることが可能となると
ともに半導体素子収納用パッケージ内部の気密封止も完
全なものとなすことができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】図1に使用される金属枠体を説明するための部
分拡大断面図である。
【符号の説明】
1・・・・・絶縁基体 2・・・・・金属製蓋体 3・・・・・容器 5・・・・・メタライズ配線層 7・・・・・外部リード端子 8・・・・・メタライズ金属層 9・・・・・金属枠体 10・・・・・ロウ材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上面に金属枠体がロウ付けされた絶縁基体
    と金属製蓋体とから成り、絶縁基体の金属枠体に金属製
    蓋体を取着することによって内部に半導体素子を収容す
    るようになした半導体素子収納用パッケージにおいて、
    前記金属枠体は一面にロウ材が圧接された金属板を打ち
    抜いたものが使用され、且つ前記圧接させたロウ材を介
    して絶縁基体にロウ付けされていることを特徴とする半
    導体素子収納用パッケージ。
JP3301760A 1991-11-18 1991-11-18 半導体素子収納用パツケージ Pending JPH05144956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3301760A JPH05144956A (ja) 1991-11-18 1991-11-18 半導体素子収納用パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3301760A JPH05144956A (ja) 1991-11-18 1991-11-18 半導体素子収納用パツケージ

Publications (1)

Publication Number Publication Date
JPH05144956A true JPH05144956A (ja) 1993-06-11

Family

ID=17900842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3301760A Pending JPH05144956A (ja) 1991-11-18 1991-11-18 半導体素子収納用パツケージ

Country Status (1)

Country Link
JP (1) JPH05144956A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
JP2003017604A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
WO2013183315A1 (ja) * 2012-06-04 2013-12-12 株式会社Neomaxマテリアル シールリングおよびシールリングの製造方法
JP2014197575A (ja) * 2013-03-29 2014-10-16 セイコーエプソン株式会社 パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体
JP2021068888A (ja) * 2019-10-23 2021-04-30 日立金属株式会社 ろう材付き基材の製造方法およびろう材付き基材

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
JP2003017604A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
WO2013183315A1 (ja) * 2012-06-04 2013-12-12 株式会社Neomaxマテリアル シールリングおよびシールリングの製造方法
KR20150023236A (ko) * 2012-06-04 2015-03-05 히타치 긴조쿠 가부시키가이샤 시일 링 및 시일 링의 제조 방법
JPWO2013183315A1 (ja) * 2012-06-04 2016-01-28 日立金属株式会社 シールリングおよびシールリングの製造方法
US9961791B2 (en) 2012-06-04 2018-05-01 Hitachi Metals, Ltd. Seal ring and method for manufacturing seal ring
US10188010B2 (en) 2012-06-04 2019-01-22 Hitachi Metals, Ltd. Seal ring and method for manufacturing seal ring
JP2014197575A (ja) * 2013-03-29 2014-10-16 セイコーエプソン株式会社 パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体
JP2021068888A (ja) * 2019-10-23 2021-04-30 日立金属株式会社 ろう材付き基材の製造方法およびろう材付き基材

Similar Documents

Publication Publication Date Title
JPH05144956A (ja) 半導体素子収納用パツケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JPH11126847A (ja) 電子部品収納用パッケージ
JP3046148B2 (ja) 電子部品収納用パッケージ
JP2883235B2 (ja) 半導体素子収納用パッケージ
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2001007234A (ja) 電子装置
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP3318453B2 (ja) 電子部品収納用パッケージ
JPH11126836A (ja) 圧電振動子収納用パッケージ
JPH08316352A (ja) 半導体素子収納用パッケージ
JP4562301B2 (ja) 電子部品収納用パッケージ
JPH0669364A (ja) 半導体素子収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2948990B2 (ja) 半導体素子収納用パッケージ
JPH05166958A (ja) 半導体素子収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ
JP3427053B2 (ja) 電子部品収納用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JPH06169025A (ja) 半導体素子収納用パッケージ
JP2002170895A (ja) 電子部品収納用パッケージおよびその封止方法
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2948991B2 (ja) 半導体素子収納用パッケージ
JPH08115990A (ja) 半導体素子収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ