[go: up one dir, main page]

JP2670208B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2670208B2
JP2670208B2 JP10709992A JP10709992A JP2670208B2 JP 2670208 B2 JP2670208 B2 JP 2670208B2 JP 10709992 A JP10709992 A JP 10709992A JP 10709992 A JP10709992 A JP 10709992A JP 2670208 B2 JP2670208 B2 JP 2670208B2
Authority
JP
Japan
Prior art keywords
solder
external lead
lead terminal
package
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10709992A
Other languages
English (en)
Other versions
JPH05304239A (ja
Inventor
祥司 植垣
賢二郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10709992A priority Critical patent/JP2670208B2/ja
Publication of JPH05304239A publication Critical patent/JPH05304239A/ja
Application granted granted Critical
Publication of JP2670208B2 publication Critical patent/JP2670208B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
【0002】
【従来技術】従来、半導体素子、特にLSI等の半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージは、一般にアルミナセラミックス等の電気絶縁材料
から成り、その上面略中央部に半導体集積回路素子を収
容するための凹部及び該凹部周辺から外周縁にかけて導
出されたタングステン、モリブデン、マンガン等の高融
点金属粉末から成るメタライズ配線層を有する絶縁基体
と、半導体集積回路素子を外部電気回路に電気的に接続
するために前記メタライズ配線層の絶縁基体外周縁部に
銀ろう等のろう材を介して取着された多数の外部リード
端子と、蓋体とから構成されており、絶縁基体の凹部底
面に半導体集積回路素子を接着剤を介して載置固定する
とともに該半導体集積回路素子の各電極をボンディング
ワイヤーを介してメタライズ配線層に接続し、しかる
後、絶縁基体の上面に蓋体を封止剤を介して接合させ、
絶縁基体と蓋体とから成る容器内部に半導体集積回路素
子を気密に封止することによって最終製品としての半導
体装置となる。
【0003】かかる従来の半導体素子収納用パッケージ
は通常、容器内部に半導体集積回路素子を気密に封止し
た後、外部リード端子を外部電気回路基板の配線導体に
Pb−Sn半田等の半田材を介し接合させることによっ
て外部電気回路基板上に実装され、同時に内部に収容す
る半導体集積回路素子が外部電気回路と電気的に接続さ
れることとなる。
【0004】また、上記従来の半導体素子収納用パッケ
ージでは通常、外部リード端子は42アロイ(Fe−N
i合金)、コバール(Fe−Co−Ni合金)等の金属
板をエッチング加工法を採用し、所定の棒状に加工する
ことによって製作され、その表面には外部リード端子を
外部電気回路基板の配線導体にPb−Sn半田等の半田
材を介して接合させる際、その接合を確実、強固なもの
と為すために10乃至100μm程度の半田層が予め被
着されている。
【0005】尚、前記外部リード端子の表面に被着され
た半田層は、外部リード端子を溶融した半田中に浸漬す
ることによって外部リード端子の表面に被着される。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、外部リー
ド端子が42アロイ等の金属板をエッチング加工するこ
とによって製作する際、その側面に曲状の凹部が形成さ
れるとともに角部が90゜以下の鋭角となってしまい、
外部リード端子を溶融した半田中に浸漬して外部リード
端子の表面に半田層を被着させた場合、該半田層は外部
リード端子の側面で厚く、各角部で極めて薄いものとな
る。
【0007】そのためこの従来の半導体素子収納用パッ
ケージでは、図3に示すように前記外部リード端子21
を外部電気回路基板22の配線導体23に半田24を介
して接合させると、該半田24は外部リード端子21表
面に被着させた半田層の層厚みが不均一であるため該外
部リード端子21の側面上部に良好に這い上がらず、そ
の結果、外部リード端子21と外部電気回路22の配線
導体23との接合は外部リード端子21の下面と配線導
体23との間のみの狭い面積で弱いものとなり、内部に
収容する半導体集積回路素子を確実、強固に外部電気回
路基板に電気的に接続することができないという欠点を
有していた。
【0008】
【発明の目的】本発明は、上記欠点に鑑み案出されたも
ので、その目的は外部リード端子を外部電気回路基板の
配線導体に強固に接合させ、内部に収容する半導体集積
回路素子を外部電気回路に確実、強固に電気的に接続す
ることができる半導体素子収納用パッケージを提供する
ことにある。
【0009】
【課題を解決するための手段】本発明は、半導体素子を
収容する容器に、エッチング加工により形成され、表面
に半田層を被着させた外部リード端子を複数個突設して
成る半導体素子収納用パッケージにおいて、前記外部リ
ード端子の表面に半田層の層厚を実質的に同一とするた
めの高融点金属より成る下地層を介在させたことを特徴
とするものである。
【0010】
【実施例】次に本発明を添付の図面に基づき詳細に説明
する。
【0011】図1及び図2は本発明の半導体素子収納用
パッケージの一実施例を示し、1は絶縁基体、2は蓋体
である。この絶縁基体1と蓋体2とで半導体集積回路素
子を収容するための容器3が構成される。
【0012】前記絶縁基体1はその上面中央部に半導体
集積回路素子4を収容するための空所を形成する凹部1
aが設けてあり、該凹部1a底面には半導体集積回路素
子4が樹脂、ガラス、ろう材等の接着剤を介して取着さ
れる。
【0013】前記絶縁基体1は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、例えば酸化
アルミニウム質焼結体から成る場合は、アルミナ、シリ
カ、カルシア、マグネシア等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともにこれを従
来周知のドクターブレード法やカレンダーロール法を採
用することによってセラミックグリーンシート(セラミ
ック生シート)を得、しかる後、前記セラミックグリー
ンシートに適当な打ち抜き加工を施すとともに複数枚積
層し、高温(約1600℃)で焼成することによって製
作される。
【0014】また、前記絶縁基体1にはその凹部1a底
面から外周縁にかけて導出するメタライズ配線層5が被
着形成されており、該メタライズ配線層5の凹部1a周
辺部には半導体集積回路素子4の各電極がボンディング
ワイヤー6を介して電気的に接続され、また外周縁部に
は外部電気回路と接続される外部リード端子7が銀ろう
等のろう材を介して取着される。 前記メタライズ配線
層5はタングステン、モリブデン、マンガン等の高融点
金属粉末に適当な有機溶剤、溶媒を添加混合して得た金
属ペーストを従来周知のスクリーン印刷法等の厚膜手法
を採用し、絶縁基体1となるセラミックグリーンシート
に予め印刷塗布しておくことによって絶縁基体1の凹部
1a周辺から外周縁にかけて被着形成される。
【0015】尚、前記メタライズ配線層5はその露出す
る表面にニッケル、金等の良導電性で、且つ耐食性に優
れた金属をメッキ法により1.0乃至20.0μmの厚
みに層着させておくとメタライズ配線層の酸化腐食を有
効に防止することができるとともにメタライズ配線層5
とボンディングワイヤー6との接続及びメタライズ配線
層5と外部リード端子7とのろう付け取着が極めて強固
なものとなる。従って、メタライズ配線層5の酸化腐食
を防止し、メタライズ配線層5とボンディングワイヤー
6との接続及びメタライズ配線層5と外部リード端子7
とのろう付け取着を強固なものとなすためにはメタライ
ズ配線層5の露出表面にニッケル、金等の良導電性で、
且つ耐食性に優れた金属を1.0乃至20.0μmの厚
みに層着させておくことが好ましい。
【0016】また、前記メタライズ配線層5にろう付け
取着される外部リード端子7は、コバール(Fe−Co
−Ni合金)や42アロイ(Fe−Ni合金)の金属材
料より成り、該外部リード端子7は、コバール(Fe−
Ni−Co合金)や42アロイ(Fe−Ni合金)等の
インゴット(塊)を圧延加工法により薄板状に形成する
とともに、エッチング加工によって所定の棒状に形成さ
れる。
【0017】前記外部リード端子7は内部に収容する半
導体素集積回路子4を外部電気回路に電気的に接続する
作用を為し、外部リード端子7の一端を外部電気回路基
板8の配線導体9にPb−Sn半田等の半田10を介し
接合させることによって内部に収容される半導体集積回
路素子4はメタライズ配線層5及び外部リード端子7を
介して外部電気回路に電気的に接続されることとなる。
【0018】また前記外部リード端子7はその外表面に
高融点金属から成る下地層11と半田から成る半田層1
2が順次被着されている。
【0019】前記外部リード端子7の表面に被着される
下地層11は外部リード端子7をエッチング加工法によ
って製作する際、外部リード端子7の側面に形成される
曲状の凹部を埋めて半田層12を均一厚みに被着させる
作用を為し、融点が半田より高い金属材料、具体的には
鉛95重量%、錫5重量%から成る高温半田や銀−銅か
ら成る銀ロウ等が使用される。
【0020】尚、前記下地層11は例えば高温半田から
成る場合、高温半田を約350℃の温度で加熱溶融さ
せ、しかる後、これに外部リード端子7の一端側を約5
秒間浸漬することによって外部リード端子7の表面に被
着される。
【0021】又、前記外部リード端子7に被着させた下
地層11の表面には半田(低温半田)から成る半田層1
2が被着されており、該半田層12は外部リード端子7
を外部電気回路に確実、且つ強固に接合させる作用を為
す。
【0022】前記半田層12はその下部に高融点金属か
らなる下地層11が配されており、外部リード端子7の
表面が下地層11で平滑となされているため、外部リー
ド端子7の外表面に実質的に同一の厚みで被着させるこ
とが可能となり、その結果、外部リード端子7を外部電
気回路基板8の配線導体9に半田10を介して接合させ
る際、半田10が外部リード端子7の側面上部に這い上
がり、外部リード端子7と配線導体9との接合が極めて
強固なものとなる。
【0023】尚、前記半田層12は錫63重量%、鉛3
7重量%から成る半田(低温半田)が使用され、該半田
を230℃の温度で加熱溶融させるとともにこれに下地
層11が被着された外部リード端子の一端を5秒間浸漬
することによって下地層11の表面に厚さ10乃至10
0μmの厚みに被着される。
【0024】また前記下地層11及び半田層12を有す
る外部リード端子7はその一端を外部電気回路基板8の
配線導体9に半田10を介して接合させる際下地層11
はその融点が高いためにいっさい溶融することはなく、
その結果、半田10を外部リード端子7の側面上部に確
実に這い上がらせることを可能として、外部リード端子
7と配線導体9との接続強度を極めて強固となすことが
できる。
【0025】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1の凹部1a底面に半導体集積回
路素子4を接着剤を介して取着するとともに半導体集積
回路素子4の各電極をメタライズ配線層5にボンディン
グワイヤー6を介して電気的に接続し、しかる後、絶縁
基体1の上面に蓋体2をガラス、樹脂、ろう材等の封止
剤を介して接合させ、絶縁基体1と蓋体2とから成る容
器3の内部を気密に封止することによって最終製品とし
ての半導体装置となる。
【0026】またかかる半導体装置は外部リード端子7
を外部電気回路基板8の配線導体9に半田10を介して
接合され、これによって半導体装置は外部電気回路基板
8上に実装されるとともに内部に収容する半導体集積回
路素子4が外部電気回路に電気的に接続されることとな
る。
【0027】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲で有れば種
々の変更は可能である。
【0028】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、外部リード端子の表面に高融点金属から成る下
地層を介して半田から成る半田層を被着させたことか
ら、半田層の下方表面が平滑になるとともに半田層の厚
みを実質的に同一となすことができ、これによって外部
リード端子を外部電気回路基板の配線導体に半田を介し
て接合させる際、半田が外部リード端子の側面上部に這
い上がり、外部リード端子と配線導体の接合強度が極め
て強固なものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。
【図3】従来の半導体素子収納用パッケージの外部リー
ド端子を説明するための要部拡大断面図である。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・容器 5・・・メタライズ配線層 7・・・外部リード端子 8・・・外部電気回路基板 9・・・配線導体 10・・半田 11・・下地層 12・・半田層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子を収容する容器に、エッチング
    加工により形成され、表面に半田層を被着させた外部リ
    ード端子を複数個突設して成る半導体素子収納用パッケ
    ージにおいて、前記外部リード端子の表面に半田層の層
    厚を実質的に同一とするための高融点金属より成る下地
    層を介在させたことを特徴とする半導体素子収納用パッ
    ケージ。
JP10709992A 1992-04-27 1992-04-27 半導体素子収納用パッケージ Expired - Fee Related JP2670208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10709992A JP2670208B2 (ja) 1992-04-27 1992-04-27 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10709992A JP2670208B2 (ja) 1992-04-27 1992-04-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH05304239A JPH05304239A (ja) 1993-11-16
JP2670208B2 true JP2670208B2 (ja) 1997-10-29

Family

ID=14450439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10709992A Expired - Fee Related JP2670208B2 (ja) 1992-04-27 1992-04-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2670208B2 (ja)

Also Published As

Publication number Publication date
JPH05304239A (ja) 1993-11-16

Similar Documents

Publication Publication Date Title
JP3210835B2 (ja) 半導体素子収納用パッケージ
JPH11126847A (ja) 電子部品収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPH05144956A (ja) 半導体素子収納用パツケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2948990B2 (ja) 半導体素子収納用パッケージ
JP2685159B2 (ja) 電子部品収納用パッケージ
JPS635238Y2 (ja)
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2851740B2 (ja) 電子部品収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JPH0936145A (ja) 半導体装置
JPH05166958A (ja) 半導体素子収納用パッケージ
JPH08125049A (ja) 半導体素子収納用パッケージ
JPH0567009U (ja) 半導体素子収納用パッケージ
JPH08316366A (ja) 半導体素子収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees