[go: up one dir, main page]

JPH05143484A - 割込み制御方法 - Google Patents

割込み制御方法

Info

Publication number
JPH05143484A
JPH05143484A JP4120261A JP12026192A JPH05143484A JP H05143484 A JPH05143484 A JP H05143484A JP 4120261 A JP4120261 A JP 4120261A JP 12026192 A JP12026192 A JP 12026192A JP H05143484 A JPH05143484 A JP H05143484A
Authority
JP
Japan
Prior art keywords
disk
error
channel
controller
channel switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4120261A
Other languages
English (en)
Inventor
Hisashi Takamatsu
久司 高松
Hisaharu Takeuchi
久治 竹内
Akira Kurano
昭 倉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4120261A priority Critical patent/JPH05143484A/ja
Publication of JPH05143484A publication Critical patent/JPH05143484A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】 【目的】 チャネルに対する再接続要求を、エラ−の発
生した経路を回避して行い、エラ−回復の可能性を向上
させるとともに、OSによる回復に比べて、入出力割込
みによるオ−バヘッドを減少させる。 【構成】 各経路を制御する制御装置が制御用メモリを
参照および更新することにより、エラ−が発生した経路
を避けてチャネルの再結合を行い、再試行コマンドを実
行してエラ−回復を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、割込み制御方法に関
し、特に複数のアクセス経路を有する入出力系における
エラ−回復のための割込み制御方法に関する。
【0002】
【従来の技術】従来、複数の中央処理装置(以下、CP
U)が複数個の共用装置(入出力装置あるいは外部記憶
装置)をアクセスするシステムにおいて、CPUが共用
装置の1つをアクセスする場合には、1つの専用経路を
介してCPUと共用装置が接続される。この場合、同一
CPUから別の経路で同一の共用装置に再接続するに
は、新たにスタ−トI/O命令を実行する必要がある。
スタ−トI/O命令を実行するには、命令毎に相当な処
理時間を要する。これを避けるため、ネットワ−クの状
態に関するマップを作成して、これを制御装置に記憶
し、制御装置はこのマップを利用して、一連の指令を実
行する際に、共用装置をあるチャネルから切断し、その
後、別のチャネルにこの共用装置を接続するシステムが
提案された(特公昭58−38818号参照)。図6
は、上記システムの割込み制御方法を用いた入出力系の
構成図である。図6において、11,12はディスク制
御装置、16,17はチャネル・スイッチ、13,14
はストリング・コントロ−ラ、18は制御用メモリ、1
5はディスク駆動装置(共用装置#1〜#N)である。
ディスク制御装置11,12は、チャネル・スイッチ1
6,17を介してチャネルと接続され、またストリング
・コントロ−ラ13,14にも接続される。ストリング
・コントロ−ラ13,14は、それぞれ複数台のディス
ク駆動装置15と接続される。なお、ストリング・コン
トロ−ラ13,14は、制御用メモリ18を共有してい
る。ここで、チャネル・スイッチ16の#j(j=1,
2,・・・n)が同一のCPUに接続されている場合、
この事実を特定のコマンドを用いてディスク制御装置1
1,12に教示することにより、チャネル・スイッチ1
6の#jおよびチャネル・スイッチ17の#kは、同一
のパス・グル−プを形成することになる。同一のパス・
グル−プをなす事実は、ディスク制御装置11または1
2により制御用メモリ18に記憶され、それ以後、ディ
スク制御装置11,12は制御用メモリ18を参照する
ことによって、この事実を確認する。
【0003】図6において、チャネル・スイッチ16の
#jを経由してディスク駆動装置15の#i(i=1,
2,・・・,N)に対し、起動されるコマンド・チェイ
ンは、次のように動作する。 (i)先ず、ディスク制御装置11は、チャネル・スイ
ッチ16の#jを経由して、SEEKおよびSET S
ECTORコマンドを受け取り、ストリング・コントロ
−ラ13を経由してディスク駆動装置15の#iに対
し、これらの指示を行う。 (ii)ディスク制御装置11は、チャネル・スイッチ1
6の#jおよびチャネル・スイッチ17の#kで形成さ
れるパス・グル−プからディスク駆動装置15の#iに
対してSEEKおよびSET SECTORの指示を行
ったことを、制御用メモリ18に記録する。 (iii)ディスク制御装置11は、チャネルとストリン
グ・コントロ−ラ13との連絡を切断する。このうち、
チャネルとの連絡は、『チャネル・エンド』のみを含む
ステ−タスをチャネルに報告することによって切断す
る。また、制御用メモリ18に対し、この切断を記録す
る。 (iv)ストリング・コントロ−ラ14は、制御用メモリ
18の内容が変化したことを、ディスク制御装置12に
報告する。 (v)ディスク制御装置12は、制御用メモリ18を読
出すことにより、チャネル・スイッチ16の#jおよび
チャネル・スイッチ17の#kからなるパス・グル−プ
より、ディスク駆動装置15の#iに対して、SEEK
およびSETSECTORの指定が行われたことを知
る。 (vi)一方、ディスク駆動装置15の#iは、上記
(i)の動作により単独でSEEKおよびSET SE
CTORを行っているが、これが完了したとき、ストリ
ング・コントロ−ラ13,14の両方に割込みを行って
報告する。 (vii)ストリング・コントロ−ラ13,14は、それ
ぞれディスク制御装置11,12に上記動作の完了を割
込みにより報告する。
【0004】(viii)ディスク制御装置11は、上記の
完了をチャネル・スイッチ16の#jまたはチャネル・
スイッチ17の#kに報告すべきことを知っているの
で、チャネル・スイッチ16の#jを経由して、チャネ
ルに再接続の要求を行う。 (ix)ディスク制御装置12も、上記の完了をチャネル
・スイッチ16の#jまたはチャネル・スイッチ17の
#kに報告すべきことを知っているので、チャネル・ス
イッチ17の#kを経由して、チャネルに再接続の要求
を行う。 (x)この場合、チャネル・スイッチ16の#jとチャ
ネル・スイッチ17の#kのうちの一方のみが再接続さ
れる。いま、チャネル・スイッチ17の#kが再接続さ
れたとすると、チャネル・スイッチ17の#k,ディス
ク制御装置12,ストリング・コントロ−ラ14を経由
してディスク駆動装置15の#iに至る経路が確立す
る。ディスク駆動装置15の#iに対するSEEKおよ
びSETSECTORは完了しているので、完了報告は
チャネル・スイッチ17の#kを経由して行われる。 (xi)チャネルからディスク駆動装置15の#iへのデ
−タ転送は、上記(x)で確立した経路を経由して実行
される。
【0005】
【発明が解決しようとする課題】このように、従来の方
法では、起動のあったチャネル・スイッチ(図6のシス
テムでは、チャネル・スイッチ16の#jに該当する)
のみを経由して再接続していたが、上記の制御方法にお
いては、起動のあったパス・グル−プに属するチャネル
・スイッチ(図6では、チャネル・スイッチ16の#
j、またはチャネル・スイッチ17の#k)を経由して
再接続することができる。このため、図6の制御方法で
は、再接続成功の確立が高くなることから、以前より問
題となっていたSET SECTORの沈み込みが大幅
に減少する。一般に、『チャネル・エンド』のみを含む
ステ−タスを報告することによりチャネルとの連絡を切
断するのは、単純な多重動作を行う場合のみであるか
ら、再接続経路をパス・グル−プ内の任意のチャネル・
スイッチで経由して行うことができるという効果は極め
て大である。しかしながら、上記制御方法では、再接続
経路として、パス・グル−プ内の連絡を切断した経路を
再び形成することもある。例えば、起動のあった経路上
でエラ−が発生し、これをコマンド再試行で回復しよう
とする場合には、起動のあった経路で再接続することは
望ましくない。このような場合について、上記公報には
何も開示しておらず、エラ−の回復が不可能となる。本
発明の目的は、このような従来の課題を解決し、チャネ
ルに対する再接続要求を、エラ−の発生した経路を回避
して行い、エラ−回復の可能性を向上させるとともに、
オペレ−ティングシステムによる回復に比べて入出力割
込みによるオ−バヘッドを減少させることが可能な割込
み制御方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明の割込み制御方法は、複数のアクセス経路を
有する入出力システムにおいて、全ての上記アクセス経
路を制御する制御情報を記憶する制御用メモリを用い、
各経路を制御する制御装置が該制御用メモリを参照およ
び更新することにより、エラ−が発生した経路を避けて
チャネルの再結合を行い、再試行コマンドを実行してエ
ラ−回復を行うことを特徴としている。
【0007】
【作用】本発明においては、アクセスパスの1つを利用
してCPUと入出力装置とが接続された後、そのアクセ
スパスにエラ−が発生した場合には、入出力制御装置
は、アクセスパスの再接続に際して使用するアクセスパ
スを限定すべきか否かを判定し、限定しない場合には、
利用できる全てのアクセスパスの中から使用すべきアク
セスパスを選択し、限定すべき場合には、当該アクセス
パスにおけるエラ−の発生回数が所定値を越えたか否か
を判定し、所定値を越えていない場合には、当該アクセ
スパスを除く他の利用可能なアクセスパスの中から使用
すぼきアクセスパスを選択し、CPUと入出力装置を再
接続しコマンド再試行によりエラ−回復を行う。
【0008】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図6に示すように、同一のCPUから同一の
ディスク駆動装置15に至る経路が2個以上存在する場
合、一方の経路の使用中にエラ−が発生したときに、そ
のエラ−が経路上の装置(ディスク制御装置、ストリン
グ・コントロ−ラ等)で発生したものであれば、別の経
路を使用してエラ−回復を実行することにより、回復す
るはずである。本発明においては、この経路の切換え
を、オペレ−ティング・システム(以下、OS)によら
ずに、コマンド再試行により行う。なお、図6におい
て、ハ−ドウェアの変更は全く必要とせず、ディスク制
御装置11,12内の制御プログラムの変更のみにより
実現される。一例として、図6に示すチャネル・スイッ
チ16の#j(j=1,2,・・・,m)を経由してデ
ィスク駆動装置15の#i(i=1,2,・・・,N)
に対して起動されたコマンド・チェインの途中で、ディ
スク制御装置11またはコントロ−ラ13またはディス
ク駆動装置15の#iにおいてエラ−が発生した場合に
ついて述べる。
【0009】この場合、コマンド再試行によりエラ−回
復を試みるのが一般的である。以下、本発明によるエラ
−回復のためのコマンド再試行の割込み制御方法を説明
する。先ず、コマンド再試行(ディスク制御装置に関す
る)をベクトルで定義する。 ベクトル・e1=(e11,e12,・・・e1N) ベクトル・e2=(e21,e22,・・・e2N) ・・・・・・・・・・・・(1) ここで、e1i(i=1,2,・・・・・N)は、ディスク駆動装置1
5の#iに関するコマンド再試行を、ディスク制御装置
11を経由して行うべきときを‘1’とし、そうでない
とき‘0’とする。従って、コマンド再試行の方法は、
次の3通りの場合がある。 (i)e1i=e2i=‘1’のとき、ディスク制御装置1
1,12のいずれを経由してもよい。 (ii)e1i=‘1’,e2i=‘0’のとき、ディスク制
御装置11のみを経由することができる。 (iii)e1i=‘0’,e2i=‘1’のとき、ディスク
制御装置12のみを経由することができる。
【0010】次に、コマンド再試行(チャネル・スイッ
チに関する)をベクトルで定義する。 ベクトル・r1=(r11,r12,・・・,r1m) ベクトル・r2=(r21,r22,・・・,r2n) ・・・・・・・・・・・(2) ここで、r1j(j=1,2,・・・・,m)は、チャネル・スイッチ
16の#jを経由して、コマンド再試行のチャネル再結
合を行うべきとき‘1’とし、そうでないとき‘0’と
する。同じく、r2k(k=1,2,・・・・・,n)は、チャネル・ス
イッチ17の#kを経由して行うべきとき‘1’とし、
そうでないとき‘0’とする。従って、ベクトル・
1,・r2で‘1’になっている要素は、ディスク駆動
装置15の#iに対する起動を行ったチャネル・スイッ
チ16または17と同じパス・グル−プに属するチャネ
ル・スイッチ16,17を表わしている。
【0011】次に、割込み報告(ストリング・コントロ
−ラからディスク制御装置に対する割込み)に関するベ
クトルを定義する。 ベクトル・P=(P1,P2) ・・・・・・・・・・・・・・・・(3) ここで、P1は、ディスク制御装置11からストリング
・コントロ−ラ13に対してポ−リングを行ったとき、
コントロ−ラ13が割込み報告すべきときを‘1’と
し、そうでないときを‘0’とする。同じく、P2はデ
ィスク制御装置12からストリング・コントロ−ラ14
に対してポ−リングを行ったとき、コントロ−ラ14が
割込み報告すべきときを‘1’とし、そうでないときを
‘0’とする。ディスク制御装置11は、P2=‘1’
とすることで、制御用メモリ18の内容が変化したこと
をストリング・コントロ−ラ14からディスク制御装置
12に割込み報告させることにより、ディスク制御装置
12に知らせる。逆に、ディスク制御装靴12からディ
スク制御装置11への通知は、ディスク制御装置12が
1=‘1’とすることにより行われる。これらのベク
トル・e1,・e2,・r1,・r2,・Pは、ディスク制
御装置11,12により制御用メモリ18に書込まれ、
または読出される。
【0012】図1〜図5は、本発明の一実施例を示す割
込み制御方法の動作フロ−チャ−トである。ここでは、
ディスク制御装置(DKC)11,12および制御用メ
モリ(ARRAY)18の動作が示されている。ここで
は、一例として、チャネル・スイッチ16の#jとチャ
ネル・スイッチ17の#kとが同一のパス・グル−プに
属しており、チャネル・スイッチ16の#jからディス
ク駆動装置15の#iへの起動の後、エラ−が発生した
ものとする。図1において、先ず、ディスク制御装置1
1は、チャネル・スイッチ16の#jからディスク駆動
装置15の#iへの起動を受付けると(ステップ10
1)、ディスク駆動装置15の#iを選択し、チャネル
・スイッチ16の#j、ディスク制御装置11、ストリ
ング・コントロ−ラ13を経由して接続する(ステップ
102)。ここで、ディスク制御装置11,コントロ−
ラ13あるいはディスク駆動装置15のいずれかにおい
てエラ−を検出する(ステップ103)。次に、このエ
ラ−が経を限定して再試行すべきものか、限定しない経
路で再試行すべきものかを判断し(ステップ104)、
経路を限定すべきときには、エラ−発生回数が閾値を越
えたか否かも判断する(ステップ105)。限定しない
経路で再試行する場合には、ベクトル・e1i=‘1’,
・e2i=‘1’を設定してディスク制御装置11,12
のいずれも経由できるようにし(ステップ107)、ベ
クトル・r1j=‘1’,・r2k=‘1’を設定して、チ
ャネル・スイッチ16の#jとチャネル・スイッチ17
の#kを同一パス・グル−プに指定する(ステップ10
9)。
【0013】次に、ベクトル・P2=‘1’として、他
方のディスク制御装置12への通知を行うために設定す
る(ステップ110)。そして、制御用メモリ18への
書込みを行う(ステップ111,112)。一方、エラ
−回数が閾値を越えない場合には、ベクトルe1i=
‘1’,・e2i=‘0’を設定して、そのままの経路で
再試行するため、ディスク制御装置11のみを経由させ
る(ステップ108)。また、エラ−回数が閾値を越え
た場合には、経路を限定するため、ベクトル・e1i=
‘0’,e2i=‘1’を設定し、ディスク制御装置12
のみを経由させる(ステップ106)。経路限定する場
合には、ステップ109,110,111,112の処
理を行う。
【0014】図2において、ディスク制御装置11は、
コマンド再試行要求のステ−タスをチャネルに報告し
て、チャネルを切離し(ステップ121,122)、ベ
クトル・e1i=‘1’に限定されているかを調べ、設定
されていなければ、制御装置11を経由しないので、制
御用メモリ18とディスク駆動装置15の#iを切離す
(ステップ123,131,132)。また、・e1i=
‘1’が設定されていれば、エラ−回復の予備動作をデ
ィスク駆動装置15の#iに指示する(ステップ12
3,124)。次に、ベクトル・e2i=‘1’が設定さ
れているか否かを調べ、設定されていれば、制御用メモ
リ18とディスク駆動装置15の#iを切離す(ステッ
プ125,131,132)。一方、・e1i=‘1’,
・e2i=‘0’の場合には、予備動作の完了を待って、
チャネル・スイッチ16の#jに対する再結合要求を行
い、チャネルの再結合を行う(ステップ125〜12
8)。チャネルの再結合が完了したならば、再試行コマ
ンド要求のステ−タス報告を行い、再試行コマンドを実
行する(ステップ129,130)。
【0015】一方、ディスク制御装置12の動作は、図
3に示す通りである。すなわち、アイドリング中の制御
装置12は、制御用メモリ18から割込みを受けて、こ
のメモリ18を選択し、・e1,・e2,・r1,・r2
・Pの各ベクトルを読出す(ステップ141,142,
143,144,145)。読出したベクトルの中で、
2i=‘0’,e1i=‘1’のいずれか一方または両方
が設定されているときには、制御用メモリ18を切離す
(ステップ146,147,160)。逆に、e2i=
‘1’でかつe1i=‘0’のとき、ディスク駆動装置1
5の#iを選択し、エラ−回復の予備動作を指示する
(ステップ146〜149)。予備動作が完了したなら
ば、・r2によりチャネル・スイッチ17の#kに対す
る再結合要求を行う(ステップ150,151)。チャ
ネルが再結合されたならば、再試行コマンド要求のステ
−タス報告を行い、再試行コマンドを実行する(ステッ
プ152〜154)。
【0016】図4および図5は、図2、図3における制
御用メモリとディスク駆動装置の切離し後の動作を示す
フロ−チャ−トである。先ず、図4において、ディスク
制御装置11は、e1i=‘0’,e2i=‘1’のいずれ
かの状態にあるため、メモリ18とディスク駆動装置1
5の#iが切離されて、アイドリング状態となる(ステ
ップ171)。ディスク駆動装置15の#iから割込み
があると、これを検出し、e1i=‘1’にあるか否かを
調べ、もしそうでないときには、ディスク制御装置12
のみが経由されるので、通常の割込み処理を行う(ステ
ップ172,173,178)。割込みを検出し、e1i
=‘1’であるとき、ディスク制御装置11を経由して
再試行することができるので、r1によりチャネル・ス
イッチ16の#jに対する再結合要求を行うことによ
り、チャネルの再結合がなされた後、再試行コマンド要
求のステ−タス報告をする(ステップ172〜17
6)。これにより、再試行コマンドが実行される(ステ
ップ178)。
【0017】図5に示すように、ディスク制御装置12
においても全く同じ動作(ステップ161〜168)を
行って、再試行コマンドを実行する。このように、通常
の場合、エラ−が発生したときには、その発生源がディ
スク制御装置11,12、ストリング・コントロ−ラ1
3,14およびディスク駆動装置15のいずれであるか
明確でないことが多い。エラ−発生源がディスク駆動装
置15の場合には、経路を変更してもエラ−回復の可能
性は向上しない。しかし、エラ−発生源がディスク制御
装置11,12またはコントロ−ラ13,14の場合に
は、経路を変更すれば一般に1回の再試行で回復するは
ずである。この経路変更を行う場合、OS上の起動経路
の変更によって行う方法と、コマンド再試行での経路変
更によって行う方法とがあるが、前者ではOSに対する
入出力割込みがあり、後者ではこれがないので、後者の
コマンド再試行による方が有利である。また、図1のス
テップ105で明らかなように、エラ−回復経路の変更
契機を特別な種類のエラ−が規定回数以上発生したとき
にすることによって、無駄な経路変更を減少させること
ができる。なお、本発明は、一般の入出力システムに適
用することが可能である。
【0018】
【発明の効果】以上説明したように、本発明によれば、
複数のアクセス経路を有する入出力システムにおいて、
エラ−が発生した経路を回避してエラ−回復を行うの
で、エラ−回復の可能性が向上する。特に、エラ−が入
出力装置でなく、経路上の装置で発生した場合には、1
回の再試行で回復させることができる。さらに、エラ−
回復をコマンド再試行により行うので、OSによる回復
に比べて、入出力割込みによるオ−バ−ヘッドが減少す
る。
【0019】
【図面の簡単な説明】
【図1】本発明の一実施例を示す割込み制御方法の動作
フロ−チャ−トである。
【図2】本発明の割込み制御方法におけるDKC11の
動作フロ−チャ−トである。
【図3】本発明の割込み制御方法におけるDKC12お
よびARRAY18の動作フロ−チャ−トである。
【図4】本発明の割込み制御方法におけるディスク駆動
装置11の切離し後の動作フロ−チャ−トである。
【図5】本発明の割込み制御方法におけるディスク駆動
装置12の切離し後の動作フロ−チャ−トである。
【図6】従来における複数アクセス経路を有する外部記
憶サブシステムの構成図である。
【符号の説明】
11,12 ディスク制御装置(DKC) 13,14 ストリング・コントロ−ラ 15 ディスク駆動装置 16,17 チャネル・スイッチ 18 制御用メモリ(ARRAY)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のアクセス経路を有する入出力シス
    テムにおいて、全ての上記アクセス経路を制御する制御
    情報を記憶する制御用メモリを用い、各経路を制御する
    制御装置が該制御用メモリを参照および更新することに
    より、エラ−が発生した経路を避けてチャネルの再結合
    を行い、再試行コマンドを実行してエラ−回復を行うこ
    とを特徴とする割込み制御方法。
JP4120261A 1992-05-13 1992-05-13 割込み制御方法 Pending JPH05143484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4120261A JPH05143484A (ja) 1992-05-13 1992-05-13 割込み制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4120261A JPH05143484A (ja) 1992-05-13 1992-05-13 割込み制御方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59205317A Division JPH0680492B2 (ja) 1984-09-29 1984-09-29 エラー回復方法

Publications (1)

Publication Number Publication Date
JPH05143484A true JPH05143484A (ja) 1993-06-11

Family

ID=14781832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4120261A Pending JPH05143484A (ja) 1992-05-13 1992-05-13 割込み制御方法

Country Status (1)

Country Link
JP (1) JPH05143484A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543655A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Input/output control system
JPS5798025A (en) * 1980-12-10 1982-06-18 Fujitsu Ltd Channel controller
JPS59205317A (ja) * 1983-04-07 1984-11-20 バスフ アクチェン ゲゼルシャフト 生長促進及び機能向上の作用を有する混合物ならびにこれを含有する飼料及び飲料
JPS6184741A (ja) * 1984-09-29 1986-04-30 Hitachi Ltd 割込制御方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543655A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Input/output control system
JPS5798025A (en) * 1980-12-10 1982-06-18 Fujitsu Ltd Channel controller
JPS59205317A (ja) * 1983-04-07 1984-11-20 バスフ アクチェン ゲゼルシャフト 生長促進及び機能向上の作用を有する混合物ならびにこれを含有する飼料及び飲料
JPS6184741A (ja) * 1984-09-29 1986-04-30 Hitachi Ltd 割込制御方式

Similar Documents

Publication Publication Date Title
JPH0680492B2 (ja) エラー回復方法
US6874046B1 (en) Method and apparatus for enhancing access to redundant data storage facilities
WO2001029647A1 (en) Storage area network system
KR19980020514A (ko) 종합정보통신망 사설교환기의 결함내성 구현방법
US20020046330A1 (en) Method and apparatus for data duplexing in storage unit system
US8200916B2 (en) Write set boundary management in support of asynchronous update of secondary storage
JPH05143484A (ja) 割込み制御方法
JP2000276305A (ja) ディスクアレイ装置
KR19990078536A (ko) 지능망서비스시스템을위한데이터베이스의이중화방법
JP2000347812A (ja) 情報処理装置およびディスクアレイ装置
JP3130859B2 (ja) 音声応答サービス継続方式
WO2024148934A1 (zh) 容灾控制方法及系统
JP4559174B2 (ja) 冗長組切替処理順序制御方法及びシステム
JP3254886B2 (ja) 二重化データベースシステムおよびその二重化データベースシステムの運用方法
JPH04235656A (ja) チャネル装置制御方式
KR19980067077A (ko) 이중화 제어 시스템 및 그 제어방법
JPH02109122A (ja) 外部記憶装置の診断方式
JPS6399653A (ja) 回線アダプタの障害回復方式
JPH06222944A (ja) 二重化電子計算機システムの切替制御方式
JPH0563817B2 (ja)
JP2513128B2 (ja) 情報処理システム
JPH11168528A (ja) 回線制御装置
JPH06131125A (ja) ディスクアレイ装置
JPH05313831A (ja) 二重化ボリュームの制御方式
JPH0934652A (ja) 記憶装置システム