JPH05134876A - ダウンロード方式 - Google Patents

Abstract

(57)【要約】 【目的】 ターゲットシステムに予め設定されているダ
ウンロードプログラムを書換えることなく、ダウンロー
ドの高速化を図る。 【構成】 ターゲットシステム(42)には汎用的なアルゴ
リズムからなる第１のダウンロードプログラムＣを設定
すると共に、ホストシステム(41)には、前記第１のダウ
ンロードプログラムよりも高速通信が可能なアルゴリズ
ムからなる第２のダウンロードプログラムＢと、ダウン
ロードの目的とするターゲットプログラムＡを設定し、
第１ダウンロードプログラムＣによって第２ダウンロー
ドプログラムＢをホストシステム(41)からターゲットシ
ステム(42)へダウンロードした後、該第２ダウンロード
プログラムＢによってターゲットプログラムＡをホスト
システム(41)からターゲットシステム(42)へダウンロー
ドする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、上位機であるホストシ
ステムから下位機であるターゲットシステムへのダウン
ロード方式に関するものである。

【０００２】

【従来の技術】従来のダウンロード方式は、図２９(ａ)
(ｂ)の如くターゲットシステム(42)のＲＯＭに予め設定
されているダウンロードプログラムＣを起動し、これに
よってホストシステム(41)内のターゲットプログラムＡ
を、例えばＲＳ−２３２Ｃ通信ケーブル(43)を介してタ
ーゲットシステム(42)へダウンロードするものである。

【０００３】

【発明が解決しようとする課題】ところが、従来のダウ
ンロード方式においては、ダウンロードプログラムがＲ
ＯＭに登録されているために、その書換えが困難であ
り、ダウンロードの高速化等の為にダウンロードプログ
ラムがバージョンアップされた場合には、ＲＯＭ自体の
交換が必要となる問題があった。一方、ダウンロードプ
ログラムをＲＡＭに登録しておいて、その書換えを容易
にすることは可能である。しかし、例えばホストシステ
ム(41)となるパーソナルコンピュータを相互に接続して
異機種ネットワークを構築する場合、ターゲットシステ
ム(42)はプロトコル変換用のアダプターとして用いるこ
とが出来るが、この場合、該ターゲットシステム(42)に
ＲＡＭ書換え用の入出力ポート等を設けることは、装置
の大形化、複雑化を招いて実用的でない。

【０００４】本発明の目的は、ターゲットシステムに予
め設定されているダウンロードプログラムを書換えるこ
となく、ダウンロードの高速化を図ることである。

【０００５】

【課題を解決する為の手段】本発明に係るダウンロード
方式は、図３(ａ)の如くターゲットシステム(42)には汎
用的なアルゴリズムからなる第１のダウンロードプログ
ラムＣを設定すると共に、ホストシステム(41)には、前
記第１のダウンロードプログラムＣよりも高速通信が可
能なアルゴリズムからなる第２のダウンロードプログラ
ムＢと、ダウンロードの目的とするターゲットプログラ
ムＡを設定する。そして、図３(ｂ)の如く第１ダウンロ
ードプログラムＣによって第２ダウンロードプログラム
Ｂをホストシステム(41)からターゲットシステム(42)へ
ダウンロードした後、図３(ｃ)の如く該第２ダウンロー
ドプログラムＢによってターゲットプログラムＡをホス
トシステム(41)からターゲットシステム(42)へダウンロ
ードするのである。

【０００６】

【作用】第１のダウンロードプログラムＣは例えばＲＳ
−２３２Ｃ通信アルゴリズムに基づくものであって、そ
の動作は一般に低速であるが、第２ダウンロードプログ
ラムＢは単純なアルゴリズムから構成されるから、第２
ダウンロードプログラムＢ自体のダウンロードは短時間
で終了する。ターゲットプログラムＡはアプリケーショ
ン等であって、一般に複雑で長いステップから構成され
るが、該ターゲットプログラムＡのダウンロードは、第
２ダウンロードプログラムＢによって高速に行なわれ
る。従って、第１ダウンロードプログラムＣによって直
接にターゲットプログラムＡをダウンロードする場合に
比べて、所要時間は短縮される。尚、ホストシステム(4
1)は例えばパーソナルコンピュータ等であって、キーボ
ード、ディスプレイ等の入出力装置を標準装備している
から、第２ダウンロードプログラムＢはホストシステム
(41)にて容易に書き換えることが出来る。

【０００７】

【発明の効果】本発明に係るダウンロード方式によれ
ば、ターゲットシステムに設定されている汎用的なダウ
ンロードプログラムは書き換えることなく、ホストシス
テムに設定されている高速アルゴリズムによるダウンロ
ードプログラムを書き換えることによって、容易にバー
ジョンアップを図ることが出来、これによってターゲッ
トプログラムのダウンロードの更なる高速化が可能とな
る。

【０００８】

【実施例】実施例は本発明を説明するためのものであっ
て、特許請求の範囲に記載の発明を限定し、或は範囲を
減縮する様に解すべきではない。図２は、本発明に係る
ダウンロード方式を実施すべきホストシステム(41)とタ
ーゲットシステム(42)の構成を示し、夫々ＲＳ−２３２
Ｃ通信コネクター(44)、通信制御回路(45)、ＣＰＵ(4
6)、ＲＯＭ(47)及びＲＡＭ(48)からなる一般的なハード
ウエアを具えている。ホストシステム(41)とターゲット
システム(42)とはＲＳ−２３２Ｃ通信ケーブル(43)によ
って相互に接続されている。

【０００９】図３(ａ)の如くターゲットシステム(42)の
ＲＯＭには、ＲＳ−２３２Ｃ通信アルゴリズムからなる
第１ダウンロードプログラムＣが登録されている。一
方、ホストシステム(41)のＲＡＭには、後述の高速通信
アルゴリズムからなる第２ダウンロードプログラムＢ
と、ダウンロードの目的とするターゲットプログラムＡ
が登録されている。第１ダウンロードプログラムＣにつ
いては周知のところであるので、説明を省略する。第２
ダウンロードプログラムＢについては後述する。ダウン
ロードに際しては、先ず図３(ｂ)の如く、第１ダウンロ
ードプログラムＣを起動して、第２ダウンロードプログ
ラムＢをホストシステム(41)からターゲットシステム(4
2)のＲＡＭへダウンロードする。その後、図３(ｃ)の如
くターゲットシステム(42)のＲＡＭに登録されている第
２ダウンロードプログラムＢを起動して、ターゲットプ
ログラムＡをホストシステム(41)からターゲットシステ
ム(42)のＲＡＭへダウンロードするのである。

【００１０】ターゲットシステム(42)のＲＯＭに予め登
録されている第１ダウンロードプログラムのバージョン
アップにはＲＯＭの交換を必要とするが、ホストシステ
ム(41)のＲＡＭに登録されている第２ダウンロードプロ
グラムは、ホストシステム(41)に接続したキーボード等
の操作によって容易に書き換えることが出来、バージョ
ンアップに対して迅速に対処出来る。従って、第１ダウ
ンロードプログラムを書き換えることなく、第２ダウン
ロードプログラムのバージョンアップのみによって、タ
ーゲットプログラムのダウンロードを随時、高速化して
ゆくことが可能である。

【００１１】図１は上記ダウンロード方式の具体的な実
行手続きを示しており、第１ロード指令(31)が発せられ
ると、第１ダウンロードプログラムが起動して、ＲＳ−
２３２Ｃ通信アルゴリズムによる第２ダウンロードプロ
グラムのダウンロード(32)が実行される。次に第２ロー
ド指令(33)が発せられると、第２ダウンロードプログラ
ムが起動して、高速アルゴリズムによるターゲットプロ
グラムのダウンロード(34)が実行される。

【００１２】以下、第２ダウンロードプログラムが採用
している高速データ通信方式を、パラレルデータを伝送
する第１実施例とシリアルデータを伝送する第２実施例
について説明する。

【００１３】〔第１実施例〕図４は、高速データ通信方
式を採用する一対のコンピュータシステム(１)(２)の構
成例を示しており、各コンピュータシステムは夫々、Ｃ
ＰＵ(３)及びメモリ(４)からなるコンピュータ本体と所
定の通信プロトコルを実行する通信制御回路(５)とから
構成される。

【００１４】両コンピュータシステム(１)(２)の通信制
御回路(５)(５)は４本の制御線と８ビットのデータバス
DTPORTを介して互いに連結されている。４本の制御線が
接続される端子は、主局宣言を表わす制御信号CLKOUT及
びSTSOUTを出力すべき２つの出力端子と、従局承諾を表
わす制御信号CLKIN及びSTSINが入力されるべき２つの入
力端子から構成される。通信制御回路(５)は１チップＬ
ＳＩから形成され、図５に示す如くデータバスバッファ
(６)、リード／ライトロジック(７)、コントロールロジ
ック(８)及びデータポート(９)の４つのブロックから構
成される。データバスバッファ(６)は前記ＣＰＵ(３)と
のインターフェースを司どるもので、リード／ライトロ
ジック(７)からのデータ方向制御信号及びENABLE信号に
より、ＣＰＵと内部バスとの間のデータ交換、データ保
持を行なうものであり、これによって通信制御回路(5)
とＣＰＵ(3)の非同期な動作を可能としている。リード
／ライトロジック(７)は、ＣＰＵ(３)による制御の下で
ＣＰＵからのデータD0〜D7をデータポート(９)を経てデ
ータバスDTPORTへ送出し、或いは逆に取り込むことを目
的として、データバスバッファ(６)及びデータポート
(９)を制御するものである。データポート(９)は内部バ
スと外部機器とのデータ交換、データ保持を行なうもの
であり、必要に応じて信号のレベル変換等を行なう。

【００１５】コントロールロジック(８)は、後述のアイ
ドル、同期及び伝送の３つのフェーズを管理制御するも
のであって、図６に示す様にフェーズコントロールユニ
ット(10)、カウンターユニット(11)及びバスコントロー
ルユニット(12)の３つのブロックから構成される。バス
コントロールユニット(12)は信号のレベル変換、４本の
制御信号線の制御及びサンプリングを行なうものであ
る。フェーズコントロールユニット(10)は前記各フェー
ズにおける通信制御、フェーズ間の移行制御のための一
連の手続(図１８乃至図２２参照)を実行するもので、必
要に応じてバスコントロールユニット(12)の制御、カウ
ンターユニット(11)の起動を行なう。カウンターユニッ
ト(11)は前記各フェーズのタイムアウト検知のための時
間監視を行なうものである。

【００１６】伝送制御に際して形成される通信プロトコ
ルは図７(ａ)(ｂ)に示す如く、アイドルフェーズ、同期
フェーズ、及び伝送フェーズの３つの基本フェーズで構
成される。アイドルフェーズは、自局の送信要求がない
場合に相手局からの受信要求を監視する状態である。同
期フェーズは、主局(送信側)と従局(受信側)の決定をす
ると共に、その後の伝送フェーズにてデータを確実に通
信するための主局、従局間のタイミング調整を行なう状
態であり、両局ともアイドルフェーズにある状態から主
局が従局に受信依頼を通知することによって開始する。
伝送フェーズは２局間で取り決めた個数のデータフレー
ムを送受信するための状態で、同期フェーズにて前記タ
イミング調整が完了(以下、同期確立という)した後に開
始する。

【００１７】図８は、主局から従局へのデータ伝送(送
信)、従局から主局へのデータ伝送(受信)を行なう場合
のフェーズ遷移を示している。アイドルフェーズにて受
信要求が出されると受信同期フェーズへ遷移し、送信要
求が出されると送信同期フェーズへ遷移する。受信或い
は送信同期フェーズにて同期不良が発生するとアイドル
フェーズへ戻る。受信同期フェーズ或いは送信同期フェ
ーズで同期が確立すると、受信伝送フェーズ或いは送信
伝送フェーズへ遷移する。受信或いは送信伝送フェーズ
にて伝送が終了し、又はタイムアウトが発生するとアイ
ドルフェーズへ戻る。これらのフェーズ遷移を実現する
ための手続については後述する。以下、アイドルフェー
ズ、同期フェーズ及び伝送フェーズにおける各制御信号
の変化について説明する。

【００１８】 アイドルフェーズ 図９中の1.の印で示す如く、自局は送信の意志がない場
合は制御信号CLKOUT及びSTSOUTをともに１に設定し、そ
の状態で外部からの基準クロックに同期したタイミング
で相手局からの制御信号CLKIN及びSTSINの状態を調査
し、両方とも０でなければ相手局からの受信要求もない
と判断し、アイドルフェーズを継続する。図中の2.の印
で示す如くCLKIN及びSTSINがともに０となったときは、
相手局からの受信要求の可能性があるため、受信同期フ
ェーズに遷移する。尚、図９にて括弧書きの制御信号は
相手局にとっての制御信号の種類を表わしており、以下
の説明及び他の図においても同様とする。又、自局から
の送信要求がある場合は、図１０中の2.の印で示す如
く、CLKIN及びSTSINがともに１であることを前提に、CL
KOUT及びSTSOUTをともに０に設定する。但し、CLKIN及
びSTSINがともに１でない場合には、STSOUTはハイイン
ピーダンス状態を維持し(図示省略)、データポート上で
の信号衝突を回避する。

【００１９】 同期フェーズ 図１１中の1.の印で示す如く、従局(受信側)は受信状態
で制御信号(CLKIN)及び(STSIN)がともに０となるのを待
って、その確認応答として制御信号(CLKOUT)を１、(STS
OUT)を０とする。図中の2.の印で示す如く、主局(送信
側)は、CLKINが１であって且つSTSINが０に移行したと
き、受信側が伝送開始シーケンスを認識したとみなし
て、CLKOUTを１、STSOUTを０に設定する。一定時間内に
CLKINが１、STSINが０にならない場合はアイドルフェー
ズに遷移する。更に図中の3.の印で示すように、受信側
は、(CLKIN)が１、(STSIN)が０となるのを待って、伝送
フェーズ移行準備完了通知の意味で(CLKOUT)及び(STSOU
T)をともに１に設定する。一定時間内に上記の状態にな
らず、或いは他の状態を検出した場合はアイドルフェー
ズへ遷移する。尚、両局が同時に送信を開始せんとして
コンテンションが発生し、タイムアウトとしてアイドル
フェーズへ移行した場合は、両局が同相同周期の基準ク
ロックを使用するわけではないので、再度同期フェーズ
を実行することによってコンテンションは解消される。

【００２０】上記同期フェーズは、４つの制御信号CLKO
UT、STSOUT、CLKIN及びSTSINの状態変化によるパターン
マッチングとして捉えることが出来、所定のパターンマ
ッチングが得られたとき、同期が確立することになる。
又、４つの信号線のパターンには特別な意味が付与され
ている。即ち、図１４及び図１５に示す様にの時点
(アイドルフェーズ)からの時点(同期フェーズ)への移
行(第１ステップ)において、CLKOUT及びSTSOUTを１から
０に変化させることによって、主局宣言コマンドが形成
され、一方の局が主局宣言を為したことが表わされる。
次に、の時点からの時点への移行(第２ステップ)に
おいて、(CLKOUT)を１に維持したまま、(STSOUT)を１か
ら０へ変化させることによって、従局承諾ステータスが
形成され、従局の承諾を表わす。更にの時点からの
時点への移行(第３ステップ)において、STSOUTを０に維
持したまま、CLKOUTを０から１へ変化させることによっ
て、送信開始要求コマンドが形成され、主局が送信開始
を要求したことが表わされる。更に又、の時点から
の時点への移行(第４ステップ)において、(CLKOUT)を１
に維持したまま、(STSOUT)を０から１に変化させること
によって、従局準備完了ステータスが形成され、従局の
受信準備完了(同期確立)を表わすのである。

【００２１】前記コマンド及びステータスは、夫々２つ
の制御信号から形成されているから、制御線の電気特性
によってスレッショルドレベルに達するまでの時間に差
が生じた場合にも、誤認による事故は効果的に防止され
る。又、主局宣言コマンド及び従局承諾ステータスのみ
らならず、送信開始要求コマンド及び受信準備完了ステ
ータスの形成によって同期確立が達成されているから、
コンテンションが発生した場合にも誤認によるデータ伝
送は確実に防止されることになる。尚、同期フェーズに
おける４つの制御信号の同期パターンとしては、図１４
及び図１５に示すものを含めて原理的には３６種類あり
得るが、初期条件値及び終了条件値を考慮し、更に後述
の伝送フェーズにおいて出現する可能性のないパターン
を選定する必要がある。この条件を満たすパターンとし
ては、図１４及び図１５に示すもの以外に、図１６及び
図１７に示すパターンが採用可能である。

【００２２】 伝送フェーズ データの伝送は図１２に示す如く主局(送信側)が送出す
る制御信号CLKOUTと従局(受信側)が送出する制御信号CL
KINのハンドシェイクに同期して行なわれる。同期フェ
ーズを正常に通過して、制御信号CLKIN及びSTSINがとも
に１となって伝送開始条件が整うと、図中の1.に示す様
に、送信側はCLKOUTを０に設定すると共に、DTPORTに該
当ビットを出力する。受信側は同図の2.に示す様に(CLK
IN)が０となるのを待って、(DTPORT)から該当ビットを
取り出し、(CLKOUT)を０に設定する。送信側は、3.に示
す様にCLKINが０となるのを待って、CLKOUTを１に設定
すると共に、DTPORTに該当ビットを出力する。受信側
は、4.に示す様に(CLKIN)が１となるのを待って、(DTPO
RT)から該当ビットを取り出し、(CLKOUT)を１に設定す
る。以上のシーケンスを繰返すことによって次々とデー
タが伝送されるのである。この過程で、送信側は、5.に
示す様にSTSINが０に変化したとき、送信アボートとす
る。受信側は、6.に示す様に(STSIN)が１になったと
き、相手の送信完了とみなす。

【００２３】図１３は、上記のアイドルフェーズから同
期フェーズを経て、主局から従局への伝送フェーズへ遷
移し、更に同期フェーズを経て従局から主局への伝送フ
ェーズへ至る一連のシーケンスを示している。図示の如
く、制御信号の状態変化の僅か２周期で同期が確立し、
その後の伝送フェーズへの移行は淀みなく行なわれ、然
も伝送フェーズにおけるデータ伝送は制御信号の状態変
化周期と同一の周期で行なわれており、極めて高速のデ
ータ伝送が実現がされている。

【００２４】以下、図１９乃至図２３のフローチャート
に沿って図６のフェーズコントロールユニット(10)に登
録されている手続について説明する。図１８に示す様に
アイドルフェーズでは、ＣＰＵからの信号が送信要求か
否か判断(15)し、ＹＥＳであれば送信同期フェーズへ遷
移し、ＮＯの場合は、CLKOUT及びSTSOUTがともに０か否
か判断(16)する。ＮＯの場合は前記判断(15)に戻り、Ｙ
ＥＳの場合は受信同期フェーズへ遷移する。送信同期フ
ェーズにおいては、図１９に示す様にステート監視タイ
マーをスタートした後、該タイマーのタイムアップを監
視しつつ、CLKIN及びSTSINがともに１であるか否かを判
断(17)し、ＹＥＳの場合は、CLKOUT及びSTSOUTをともに
０に設定する。その後、ステート監視タイマーによるタ
イムアップを監視しつつ、CLKINが１でSTSINが０である
か否かを判断(18)し、ＹＥＳの場合はCLKOUTを１、STSO
UTを０に設定する。更にステート監視タイマーによるタ
イムアップを監視しつつ、CLKIN、STSINともに１か否か
を判断(19)し、ＹＥＳの場合は送信伝送フェーズへ移行
する。

【００２５】一方、受信同期フェーズに於いては、図２
０に示す如くステート監視タイマーによるタイムアップ
を監視しつつ、(CLKIN)、(STSIN)ともに０か否かを判断
(20)し、ＹＥＳの場合は(CLKOUT)を１、(STSOUT)を０と
する。次にステート監視タイマーによるタイムアップを
監視しつつ、(CLKIN)が１で(STSIN)が０か否かを判断(2
1)し、ＹＥＳの場合は(CLKOUT)、(STSOUT)をともに１と
した後、受信伝送フェーズへ遷移する。

【００２６】図２１の如く送信伝送フェーズ１では、ス
テート監視タイマーによるタイムアップを監視しつつ、
CLKIN、STSINがともに１であるか否かを判断(22)し、Ｙ
ＥＳの場合はデータ送出後、CLKOUT、STSOUTを０に設定
する。その後、送信伝送フェーズ２では、タイムアップ
監視の下、CLKINが０、STSINが１か否かを判断(23)し、
ＹＥＳの場合はデータ送出後、CLKOUTを１、STSOUTを０
に設定した後、タイムアップ監視の下における前記判断
(22)に戻る。

【００２７】一方、受信伝送フェーズ１では図２２の如
く、タイムアップ監視の下、(CLKIN)、(STSIN)がともに
０であるか否かを判断(24)し、ＹＥＳの場合はデータ取
込み後、(CLKOUT)を０、(STSOUT)を１に設定する。その
後、受信伝送フェーズ２では、タイムアップ監視の下、
(CLKIN)が１、(STSIN)が０か否かを判断(25)し、ＹＥＳ
の場合はデータ取込み後、(CLKOUT)、(STSOUT)をともに
１に設定した後、タイムアップ監視の下における前記判
断(24)に戻る。以上の手続によって図８に示すフェーズ
遷移及び各フェーズにおける動作が実現されることにな
る。

【００２８】〔第２実施例〕本実施例は、図２３に示す
如く一対の通信制御回路(50)(50)を連結する４本の制御
信号線CLKOUT、CLKIN、STSOUT及びSTSINによる同期確立
の後、１本の信号線STSOUT(STSIN)をデータ線として利
用して、16ビットを１フレームとするシリアルデータの
伝送を行なうものである。尚、本実施例では、前記第１
実施例とは信号状態値"１"と"０"の論理関係が逆に設定
されている。ハードウエアの構成は第１実施例と略同一
であるが、シリアル伝送であるから、図５に示すデータ
ポート(９)は不要である。アイドルフェーズ及び同期フ
ェーズは、論理関係が逆であることを除いて前記第１実
施例における図９、図１０及び図１１に示すシーケンス
と全く同一のシーケンスが実行される。

【００２９】例えば同期フェーズでは図２４に示す如
く、送信側がCLKOUT及びSTSOUTを０に設定した後、図中
の1.に示す様にCKLIN及びSTSINがともに０であるこを確
認して、CLKOUT及びSTSOUTをともに１に設定する。次に
受信側は(CLKIN)及び(STSIN)がともに１となるのを待っ
て、図中2.の様に確認応答として(CLKOUT)及び(STSOUT)
を１に設定する。その後、送信側は、CLKIN及びSTSINが
とも１に移行したとき、受信側が伝送開始シーケンスを
認識したとみなし、CLKOUT及びSTSOUTを１に設定する。
一定時間経過しても変化がなければ回線断とみなす。
又、CLKIN及びSTSINがともに１とならず、他の状態とな
った場合はプロトコルエラーであると判断して、アイド
ルフェーズに移行する。更に、受信側は、(CLKIN)が
０、(STSIN)が１となるのを待って、伝送フェーズ移行
準備完了通知の意味で(CLKOUT)、(STSOUT)をともに０に
設定するのである。

【００３０】データ伝送フェーズでは第１実施例とは異
なるシーケンスが実行される。ビット伝送は、図２５に
示す如く送信側が送出するCLKOUTと受信側が送出するCL
KINのハンドシェイクに同期して行なわれ、偶数ビット
はCLKOUTの立上りに、奇数ビットは立下りに同期して転
送される。CLKIN、STSINがともに０となって伝送開始条
件が整うと、送信側は、CLKINが０となるのを待って、C
LKOUTを１に設定すると共に、STSOUTに該当ビットを出
力する。受信側は(CLKIN)が１となるのを待って、(STSI
N)から該当ビットを取り出し、(CLKOUT)を１に設定す
る。次に送信側はCLKINが１となるのを待って、CLKOUT
を０に設定すると共に、STSOUTに該当ビットを出力す
る。更に受信側は、(CLKIN)が０となるのを待って、(ST
SIN)から該当ビットを取り出し、(CLKOUT)を０に設定す
る。受信側の信号(STSOUT)は１フレームの受信開始時点
で１に設定し、受信終了で０に設定する。

【００３１】図２６は、上記のシーケンスに従ってアイ
ドルフェーズから同期フェーズを経て伝送フェーズへ至
り、更に同期フェーズへ遷移している信号例を示してい
る。前記第１実施例と同様に、制御信号の僅か２周期で
同期が確立し、その後の伝送フェーズへの移行は淀みな
く行なわれ、然も伝送フェーズにおけるデータ伝送は、
制御信号の状態変化周期と同一の周期で行なわれ、極め
て高速(例えば６０Kbps)のデータ伝送が実現がされてい
る。

【００３２】本実施例において前記フェーズコントロー
ルユニット(10)に登録されている手続は、同期フェーズ
では図１９及び図２０の示すものと同じである。以下、
図２７及び図２８に沿って伝送フェーズにおける手続に
ついて説明する。図２７に示す様に送信伝送フェーズ１
では、ステート監視タイマーによるタイムアップを監視
しつつ、CLKIN、STSINがともに１であるか否かを判断(2
6)し、ＹＥＳの場合はSTSOUTにデータ送出後、CLKOUTを
０に設定する。その後、送信伝送フェーズ２では、タイ
ムアップ監視の下、CLKINが０、STSINが１か否かを判断
(27)し、ＹＥＳの場合はSTSOUTにデータを送出し、CLKO
UTを１０に設定した後、タイムアップ監視の下における
前記判断(26)に戻る。

【００３３】一方、受信伝送フェーズ１では図２８の如
く、タイムアップ監視の下、(CLKIN)が０であるか否か
を判断(28)し、ＹＥＳの場合は(STSOUT)からデータを取
り込んだ後、(CLKOUT)を０に設定する。その後、受信伝
送フェーズ２では、タイムアップ監視の下、(CLKIN)が
１か否かを判断(29)し、ＹＥＳの場合は(STSOUT)からデ
ータを取り込み、(CLKOUT)を１に設定した後、タイムア
ップ監視の下における前記判断(28)に戻る。以上の手続
の実行によって図８に示すフェーズ遷移、前述の各フェ
ーズにおけるデータ通信が実現されるのである。尚、第
１実施例と同様に同期フェーズの信号パターンは伝送フ
ェーズにおいて発生することはなく、従ってデータ伝送
中に誤動作を起こすことはない。

【００３４】上記データ通信方式に於いては、主局宣言
から従局承諾、主局の送信開始要求を経て従局の受信準
備完了に至るまでの一連のシーケンスが極めて単純であ
るから、そのシーケンスの実行時間が従来に比べて大き
く短縮されるばかりでなく、シーケンスの実行を論理回
路で実現する場合、回路構成が簡易となる。又、データ
伝送の際に２エッジハンドシェイクを採用することによ
って、制御信号の周期とデータの伝送周期を同一として
いるから、高速のデータ伝送が可能である。

【００３５】従って、上記データ通信方式に従った第２
ダウンロードプログラムは極めて簡易で、その通信速度
は第１ダウンロードプログラムよりも遥かに高速であ
る。これによってターゲットプログラムは短時間でダウ
ンロードされ、第１ダウンロードプログラムによる第２
ダウンロードプログラムのロード時間を加えても、図２
９に示す従来方式よりも短時間でダウンロードが完了す
ることになる。

【００３６】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。例えば第１ダウンロードの方式としはセン
トロニクスやＲＳ−４２２等を採用出来、更に第２ダウ
ンロードプログラムとしては、データ圧縮方式等、周知
の高速通信アルゴリズムを採用出来る。

【図面の簡単な説明】

【図１】本発明に係るダウンロード方式の手順を示すフ
ローチャートである。

【図２】本発明に係るダウンロード方式を実施すべきホ
ストシステム及びターゲットシステムの構成を示すブロ
ック図である。

【図３】本発明に係るダウンロード方式を説明する図で
ある。

【図４】高速データ通信方式を実施すべき機器構成を示
すブロック図である。

【図５】通信制御回路の構成を示すブロック図である。

【図６】コントロールロジックの回路構成を示すブロッ
ク図である。

【図７】フェーズの移行を示すタイムチャートである。

【図８】各フェーズ間の遷移図である。

【図９】アイドルフェーズにおける信号の変化を示すタ
イムチャートである。

【図１０】アイドルフェーズにおける信号の変化を示す
他のタイムチャートである。

【図１１】同期フェーズにおける信号の変化を示すタイ
ムチャートである。

【図１２】伝送フェーズにおける信号の変化を示すタイ
ムチャートである。

【図１３】アイドルフェーズから伝送フェーズへ至る信
号の変化を示すタイムチャートである。

【図１４】同期フェーズにおける信号の状態値の変化を
示すタイムチャートである。

【図１５】同上の変化を表わす図表である。

【図１６】図１４に対応する他の状態値変化例を示すタ
イムチャートである。

【図１７】同上の変化例を表わす図表である。

【図１８】アイドルフェーズにおける動作を表わすフロ
ーチャートである。

【図１９】送信同期フェーズにおける動作を表わすフロ
ーチャートである。

【図２０】受信同期フェーズにおける動作を表わすフロ
ーチャートである。

【図２１】送信伝送フェーズにおける動作を表わすフロ
ーチャートである。

【図２２】受信伝送フェーズにおける動作を表わすフロ
ーチャートである。

【図２３】シリアル伝送の場合の信号線の構成を説明す
るブロック図である。

【図２４】同期フェーズにおける信号の変化を示すタイ
ムチャートである。

【図２５】伝送フェーズにおける信号の変化を示すタイ
ムチャートである。

【図２６】アイドルフェーズから伝送フェーズへ至る信
号の変化を示すタイムチャートである。

【図２７】送信伝送フェーズにおける動作を示すフロー
チャートである。

【図２８】受信伝送フェーズにおける動作を示すフロー
チャートである。

【図２９】従来のダウンロード方式を説明する図であ
る。

【符号の説明】

(41) ホストシステム (42) ターゲットシステム (43) ＲＳ−２３２Ｃ通信ケーブル

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ホストシステム(41)とターゲットシステ
   ム(42)を通信ケーブルを介して接続し、ホストシステム
   (41)からターゲットシステム(42)へターゲットプログラ
   ムのダウンロードを行なう方式において、ターゲットシ
   ステム(42)には汎用的なアルゴリズムからなる第１のダ
   ウンロードプログラムを設定すると共に、ホストシステ
   ム(41)には、前記第１のダウンロードプログラムよりも
   高速通信が可能なアルゴリズムからなる第２のダウンロ
   ードプログラムと、ダウンロードの目的とするターゲッ
   トプログラムを設定し、第１ダウンロードプログラムに
   よって第２ダウンロードプログラムをホストシステム(4
   1)からターゲットシステム(42)へダウンロードした後、
   該第２ダウンロードプログラムによってターゲットプロ
   グラムをホストシステム(41)からターゲットシステム(4
   2)へダウンロードすることを特徴とするダウンロード方
   式。
2. 【請求項２】 ホストシステム(41)とターゲットシステ
   ム(42)とはＲＳ−２３２Ｃ通信ケーブル(43)によって接
   続され、第１ダウンロードプログラムはＲＳ−２３２Ｃ
   通信アルゴリズムから構成される請求項１に記載のダウ
   ンロード方式。