[go: up one dir, main page]

JPH05114627A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05114627A
JPH05114627A JP30409191A JP30409191A JPH05114627A JP H05114627 A JPH05114627 A JP H05114627A JP 30409191 A JP30409191 A JP 30409191A JP 30409191 A JP30409191 A JP 30409191A JP H05114627 A JPH05114627 A JP H05114627A
Authority
JP
Japan
Prior art keywords
pellet
absorbing member
substrate
stress absorbing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30409191A
Other languages
English (en)
Inventor
Toshio Miyamoto
俊夫 宮本
Akiro Hoshi
彰郎 星
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30409191A priority Critical patent/JPH05114627A/ja
Publication of JPH05114627A publication Critical patent/JPH05114627A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 熱膨張係数についての基板に対する制限を回
避しつつ、熱膨張係数差に伴う応力による接続端子にお
けるクラックや剥離の発生を防止することができる半導
体装置を提供する。 【構成】 基板21とペレット11との間に軟質の応力
吸収部材41を介設し、この応力吸収部材41に植設さ
れたワイヤ43の両側にペレット11との接続端子3
4、および基板21との接続端子45をそれぞれ形成す
る。 【効果】 基板21の構成材料とペレット11の構成材
料との膨張係数差に基づく熱的変動時における基板21
とペレット11との変形量の差を、軟質の応力吸収部材
41の弾性変形によって吸収することができる。このた
め、その変形量差によって接続端子34、45に作用す
る応力を抑止ないしは抑制することができ、その結果、
接続端子34、45における剥離やクラックの発生を未
然に防止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、特に、半
導体ペレット(以下、ペレットまたはチップという。)
がフリップチップ方式により絶縁基板(以下、単に基板
という。)にボンディングされている半導体装置に関
し、例えば、集積回路が作り込まれたペレットが基板上
にコントロールド・コラップス・リフロー・ボンディン
グ(以下、CCBという。)により機械的かつ電気的に
接続されている半導体装置に利用して有効な技術に関す
る。
【0002】
【従来の技術】フリップチップ法とは、チップを裏返し
にしてその表面または基板に形成された接続端子を用い
てボンディングする、いわゆるフェイスダウンボンディ
ングすることから与えられた呼称である。フリップチッ
プ法には形成するその接続端子の形態によって、チップ
に金属ボールをつけるボール方式、アルミニウムあるい
は銀合金により突起電極をつけるバンプ方式、あるいは
基板にペデスタルをつけるペデスタル方式等がある。
【0003】ボール方式によるフリップチップの構造の
特徴は、相当厚い低融点ガラスをチップの保護膜として
いることと、電極接続用のバンプ(突起電極、Bum
p)がNiとAuメッキされたCuボールの表面を被覆
したはんだ(Pb−Sn)から形成されていることにあ
る。製法はまず、Al電極を形成した従来のプレーナ素
子の表面を保護用ガラスで被覆する。次いで、電極部の
ガラス膜を除去し、Cr−Cu−Auの多層金属で電極
下地を形成し、この上にNiとAuのメッキしたCuボ
ールをおいてはんだにて溶着したバンプを形成する。こ
の方法は、Cuボールを介して接続するので、電極数の
多いチップに対しては不向きである。
【0004】そこで、この方式の改良形に、同じくコン
トロールド・コラップス・リフローチップがある。これ
は、前記方式のCuボールに代えて、Sn−Pbを用い
て半球状のバンプを形成したものである。バンプはバリ
ヤ金属(Cr−Cu−Au)を介してAlパッド上に形
成されている。ボンディングにあたってはんだの流れす
ぎを防止するため、内部配線と接続しないパッドを持っ
たチップも考え出されている。
【0005】AlあるいはAg−Snバンプによるフリ
ップチップは、Al、Ag合金は加工がし易いことや、
ボンディング条件が得やすいことなどの点から用いられ
ている。製法は内部配線を形成したウエハにガラス膜あ
るいはSiO2 膜を被覆し、ホトレジスト技術で電極用
窓をあけるまでは前記ボール方式と同様である。次に、
CrあるいはTiを接着用金属として薄く蒸着した後、
バンプ金属を付着し、バンプ部分を残してエッチング除
去して形成する。バンプ金属の付着厚は、エッチング歩
留りとボンディング性とのかねあいで決められ、一般に
は25μm程度である。また、バンプの大きさはチップ
寸法で制限される。Al、Ag−Snの代わりにはんだ
を用いたフリップチップもある。
【0006】なお、フリップチップ技術を述べてある例
としては、株式会社工業調査会発行「IC化実装技術」
昭和55年1月15日発行 P81、P103〜P10
5、がある。
【0007】
【発明が解決しようとする課題】しかし、従来のフリッ
プチップ方式による半導体装置においては、ペレットと
基板との熱膨張係数の差に基づいて接続端子部分に繰り
返しの応力が作用するため、ペレットの基板へのボンデ
ィング時や、半導体装置の環境試験時や稼働時における
温度サイクルによって、接続端子部分に剥離やクラック
が発生するという問題点がある。
【0008】そこで、熱膨張係数差による熱応力を緩和
するために、基板の熱膨張係数をペレットの熱膨張係数
に可及的に合わせる工夫がなされている。この解決手段
による場合には、基板の選定条件が熱膨張係数によって
確定されるため、熱伝導率や絶縁性能、誘電率、配線と
の密着性、吸湿性等々の熱膨張係数以外の他の物性が優
れている材料を基板形成材料として使用することができ
ないという問題点がある。
【0009】本発明の目的は、熱膨張係数についての基
板に対する制限を回避しつつ、熱膨張係数差に伴う応力
による接続端子におけるクラックや剥離の発生を防止す
ることができる半導体装置を提供することにある。
【0010】なお、バンプを有するペレットを実装基板
に実装する実装技術として、実装基板に異方導電性フイ
ルムを接合し、この異方導電性フイルム上のにペレット
をバンプ群を当接させて載せるとともに、光硬化形の接
着材の収縮により各バンプを異方導電性フイルムに押接
させることにより、ペレットを実装基板に各バンプおよ
び異方導電性フイルムによる電気経路を通じて電気的に
接続する技術が、提案されている。
【0011】しかし、この異方導電性フイルムが使用さ
れた半導体装置においては、ペレットと基板との電気的
接続は各バンプと異方導電性フイルムとの接触により確
保されることになるため、接続の信頼性が低く、しか
も、電極間ピッチは異方導電性フイルムの性能に制約さ
れるという問題点がある。
【0012】本発明の第2の目的は、ペレットと基板と
を確実に電気的に接続することができるとともに、電極
間ピッチを小さく設定することができる半導体装置を提
供することにある。
【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0015】すなわち、電子回路が作り込まれた半導体
ペレットが、絶縁基板に接続端子を介して電気的に接続
されている半導体装置において、前記半導体ペレットと
絶縁基板との間に応力吸収部材が介設されており、この
応力吸収部材は弾性率の小さい材料が用いられて平板形
状に形成された本体に、導電性材料が用いられて形成さ
れた導通部材が複数本、互いに絶縁されて厚さ方向に植
設されており、この応力吸収部材における各導通部材の
一端には前記接続端子が、その他端には前記絶縁基板の
電気配線がそれぞれ電気的に接続されていることを特徴
とする。
【0016】
【作用】前記した手段によれば、半導体ペレットと絶縁
基板との間に応力吸収部材が介設されているため、半導
体ペレットと基板との熱膨張係数差によって発生する機
械的応力は、応力吸収部材における変形によって吸収さ
れる。この応力吸収部材による変形吸収作用によって、
半導体ペレットと基板との熱膨張係数差に基づいて発生
した応力が接続端子へ集中するのを防止することができ
るため、接続端子に剥離やクラックが発生するのを未然
に防止することができる。
【0017】
【実施例】図1は本発明の一実施例である半導体装置を
示す拡大部分断面図、図2(a)、(b)はそれに使用
されている半導体ペレットを示す斜視図および拡大部分
断面図、図3(a)、(b)は図1の半導体装置に使用
されている基板を示す一部切断斜視図および拡大部分断
面図、図4は図1の半導体装置に使用されている応力吸
収部材を示す一部切断斜視図、図5はペレットと応力吸
収部材との組立体を示す正面断面図、図6(a)、
(b)は応力発生防止作用を説明するための各説明図で
ある。
【0018】本実施例において、本発明に係る半導体装
置は、集積回路が作り込まれた半導体ペレットとしての
シリコンペレット(以下、ペレットという。)11が、
コンピュータモジュール基板(以下、基板という。)2
1に応力吸収部材41を介して電気的に接続されている
とともに、ペレット11の各電極パッドは応力吸収部材
41の各導通部材43にCCBによって形成された複数
個の接続端子34により機械的かつ電気的に接続されて
いるものとして構成されている。この半導体装置の最大
の特徴は、ペレット11と基板21との間に応力吸収部
材41が介設されている点にある。
【0019】そして、この半導体装置は、次のような製
造方法により製造されている。以下、この半導体装置の
製造方法を説明する。この説明により、前記半導体装置
についての構成の詳細が明らかにされる。
【0020】本実施例においては、図2に示されている
ペレット11が使用され、ペレット11の接続側主面に
は接続端子34を形成するためのバンプ12が複数個、
所定の間隔を置いてアレー状に配列されて形成されてい
る。ペレットおよびバンプの製造作業は、半導体装置の
製造工程における所謂前工程において、ウエハの形態で
実施される。以下、バンプ12の形成工程を主体にし
て、ペレットの製造工程を簡単に説明する。
【0021】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で、所望の集積回路(図示
せず)が各ペレット11に対応するように作り込まれ
る。次いで、電気配線形成工程において、集積回路の絶
縁膜13上には電気配線14が形成される。この電気配
線14の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。電気配線14上にはパッ
シベーション膜15が被着される。通例、このパッシベ
ーション膜15はシリコン酸化膜やシリコン窒化膜等の
硬質の絶縁膜により構成されている。
【0022】このパッシベーション膜15にはスルーホ
ール16が複数個(本実施例においては、9個が便宜上
図示されているが、実際には640個等の多数個が配列
される。)が、互いに間隔を置かれた所定の箇所に配列
されてそれぞれ開設される。開設された各スルーホール
16の底面には所定の電気配線14が露出されており、
したがって、スルーホール16により電極パッド16A
が実質的に構成されている。このスルーホール16の開
設作業は、リソグラフィー処理により選択的に実施され
る。
【0023】その後、バンプ形成工程において、薄膜形
成処理およびリソグラフィー処理等が用いられて、ペレ
ット11の各スルーホール16にはバンプ12が各電極
パッド16A、すなわち、電気配線14に電気的に接続
するようにそれぞれ形成される。例えば、バンプ12は
クロムから成る第1下地層17と、銅から成る第2下地
層18と、金から成る第3下地層19と、はんだ材料
(Sn−Pb)から成る本体20とから構成されてい
る。本実施例において、本体20は、Sn:Pbが、
8:2、である高温用のはんだ材料が用いられて、直径
が約100μmの半球形状に形成されている。
【0024】以上のようにして、ペレット11およびバ
ンプ12が形成されたウエハは、ダイシング工程におい
て各ペレット11にそれぞれ分割される。ダイシングさ
れた後のペレット11は、後記する基板21上のペレッ
ト搭載領域に対応する微小な平板形状に形成されてい
る。例えば、ペレット11は15mm×15mmの正方
形の平板形状に形成される。
【0025】他方、本実施例においては、図3に示され
ている基板21が使用されている。次に、基板21の構
成について説明する。
【0026】基板21はアルミナセラミックが用いられ
て形成されたベース22を備えており、ベース22はコ
ンピュータモジュール基板として供され得るように適当
な強度および大きさを有する四角形のボード形状に形成
されている。本実施例において、ベース22の構成材料
としてはアルミナセラミックを用いたが、これに限ら
ず、炭化シリコンや、ムライト、窒化アルミニウム等の
セラミック、さらには、エポキシ樹脂等々の絶縁材料を
用いることができる。
【0027】ベース22上には第1絶縁層23が積層さ
れており、この第1絶縁層23はポリイミド樹脂が用い
られてフィルム状に形成されている。この第1絶縁層2
3上には第1電気配線(以下、第1配線という。)24
が所望の形状にパターニングされて配線されている。本
実施例において、第1配線24は、第1絶縁層23上に
銅箔が密着金属としてチタンが用いられて接合され、リ
ソグラフィー処理により選択的にパターニングされるこ
とにより形成されている。
【0028】また、第1絶縁層23上には第2絶縁層2
5が積層されており、この第2絶縁層25は第1絶縁層
23と同様、ポリイミド樹脂が用いられてフィルム状に
形成されている。この第2絶縁層25上には第2電気配
線(以下、第2配線という。)26が所望の形状にパタ
ーニングされて配線されている。この第2配線26は、
第1配線24と同様に形成されている。
【0029】さらに、第2絶縁層25にはスルーホール
27が複数本、リソグラフィー処理により開設されてお
り、各スルーホール27は第1配線24の所定の電極部
分をそれぞれ露出するようになっている。各スルーホー
ル27にはスルーホール導体28が第1配線24と同種
の導電材料が用いられて、蒸着法やスパッタリング法、
めっき法等の適当な手段によりそれぞれ充填されてい
る。そして、各スルーホール導体28は一端(以下、下
端とする。)が第1配線24の各電極部に電気的に接続
された状態になっているとともに、上端が第2絶縁層2
5上に露出した状態になっている。
【0030】第2絶縁層25上には保護絶縁層29が積
層されており、この保護絶縁層29は横弾性率の小さい
絶縁材料の一例であるポリイミド樹脂が用いられて、比
較的厚く形成されている。ちなみに、本実施例におい
て、保護絶縁層29は厚さが、約200μm、に逐次積
層方法によって形成されている。
【0031】保護絶縁層29には第2のスルーホール3
0が複数本、リソグラフィー処理により開設されてお
り、各第2スルーホール30は、第1配線24の各スル
ーホール導体28、および、第2配線26の所定の電極
部分をそれぞれ露出するようになっている。各第2スル
ーホール30には第2のスルーホール導体31が各配線
24、26と同種の材料が用いられて、蒸着法やスパッ
タリング法、めっき法等の適当な手段により充填されて
いる。そして、各スルーホール導体31は、下端が各第
1スルーホール導体28および第2配線26の各電極に
電気的にそれぞれ接続された状態になっているととも
に、上端が保護絶縁層29上に露出した状態になってい
る。
【0032】各第2スルーホール導体31の上端部には
CCB用のパッド32がそれぞれ形成されている。この
各パッド32上には後記する応力吸収部材とのはんだ付
けを確保するための各ペデスタル33がそれぞれ形成さ
れている。このペデスタル33は、Sn:Pbが、6:
4、の低温用のはんだ材料が用いられて形成されてい
る。そして、各パッド32は前記ペレット11における
各バンプ12と対応するように配列されているととも
に、この配列群が基板21に搭載されるペレット11の
個数分、配置されている。本実施例において、パッド3
2群は、バンプ12間距離で15mm角のペレット11
を、ペレット11の配置ピッチが、12mmになるよう
に配置されている。
【0033】また、本実施例においては、図4に示され
ている応力吸収部材41が使用されている。次に、応力
吸収部材の構成について説明する。
【0034】応力吸収部材41は弾性率が小さい絶縁材
料の一例である軟質のシリコーンゴムが用いられて形成
された本体42を備えており、本体42はペレット11
と略等しい大きさを有する正方形の平盤形状に形成され
ている。この本体42の厚さは、実装形態の観点からは
薄い方がよいが、後述する応力吸収作用の観点からは厚
い方がよい。したがって、この本体42の厚さは後述す
る応力吸収作用を充分に確保し得る範囲で、最も薄く設
定することが望ましい。
【0035】応力吸収部材本体42には導通部材として
のワイヤ43が複数本、厚さ方向に延在するように植設
されている。ワイヤ43群のピッチはペレット11のバ
ンプ12および基板21のパッド32に対応するように
設定されている。また、ワイヤ43は導電性材料の一例
である金が用いられて形成されており、その太さはバン
プ12の直径と略等しく設定されている。ワイヤ43の
先端部は、沃素10g、沃素アンモニウム40g、エタ
ノール100l、純水400mlの混合溶液で、25℃
において約10秒間、エッチング処理されている。
【0036】なお、ワイヤ43が本体42に植設されて
成る応力吸収部材41を製造する具体的方法としては、
例えば、シリコーンゴムによる本体42の成形時にワイ
ヤ43群をインサート成形し、その後、インサートされ
たワイヤ43群ごと本体42を所定の厚さに大きさに切
断する方法、がある。
【0037】また、導通部材が本体に植設されて成る応
力吸収部材を製造する方法としては、例えば、本体にス
ルーホールをリソグラフィー処理やレーザ加工等の適当
な手段によって開設し、その後、開設されたスルーホー
ルに金等の導電材料を蒸着やめっき処理等の適当な手段
によって充填することにより、導通部材を形成する方
法、がある。
【0038】以上のようにして製造された応力吸収部材
41には、CCB工程において、前記構成に係るペレッ
ト11が図5に示されているようにギャングボンディン
グされる。すなわち、予備はんだ処理が施された各ワイ
ヤ43に各バンプ12がそれぞれ整合するフェイスダウ
ンの状態で、ペレット11が応力吸収部材41に位置合
わせされるとともに、仮接着される。
【0039】この後、適当なリフロー処理により、各バ
ンプ12のはんだ本体20がそれぞれ溶融されることに
より、各接続端子34が図5に示されているようにそれ
ぞれ同時に形成される。このとき、はんだ本体20は高
温用はんだ材料によって形成されているため、比較的高
温の熱処理が実施される。この接続端子34群により、
各ペレット11は応力吸収部材41に機械的に接続され
た状態になるとともに、その集積回路が接続端子34を
介して各ワイヤ43にそれぞれ電気的に接続された状態
になる。このようにして、図5に示されているペレット
と応力吸収部材との組立体44が製造されたことにな
る。
【0040】このようにして製造された組立体44は、
CCB工程において、前記構成に係る基板21に図1に
示されているようにギャングボンディングされる。すな
わち、応力吸収部材41の各ワイヤ43の下端面が基板
21の各ペデスタル33にそれぞれ整合するフェイスダ
ウン状態で、各組立体44が基板21の各パッド32群
列に位置合わせされるとともに、仮接着される。
【0041】この後、適当なリフロー処理により各ペデ
スタル33がそれぞれ溶融されることにより、各接続端
子45が図1に示されているようにそれぞれ同時に形成
される。このとき、ペデスタル33は低温用のはんだ材
料によって形成されているため、比較的低温の熱処理が
実施される。したがって、高温用はんだ材料によって先
にはんだ付けされた第1の接続端子34が、後のはんだ
付け処理によって溶融することはない。
【0042】この第2の接続端子45群の形成により、
各ペレット11は応力吸収部材41が介設された状態
で、基板21に機械的に接続された状態になるととも
に、その集積回路が第1接続端子34、ワイヤ43、第
2接続端子45およびスルーホール導体31、28を介
して基板21の第1配線24および第2配線26に電気
的に接続された状態になる。このようにして、図1に示
されている半導体装置が製造されたことになる。
【0043】次に作用を説明する。シリコンとアルミナ
セラミックとは熱膨張係数が異なる。すなわち、シリコ
ンの熱膨張係数は、約3.5〜4.0×10-6(1/°
K)、アルミナセラミックの熱膨張係数は、約7.2×
10-6(1/°K)である。また、低熱膨張性のポリイ
ミド絶縁層の熱膨張係数は3.5〜5.0×10-6(1
/°K)、銅配線の熱膨張係数は、17×10-6(1/
°K)である。そして、本実施例における基板21の熱
膨張係数は、これらの合成値になり、アルミナセラミッ
ク製のベース22の熱膨張係数と略等しくなる。
【0044】このため、ペレット11と基板21とが接
続端子34により剛構造的に結合されていると、CCB
時、さらには、半導体装置の稼働時等において、大きな
熱的変動が作用した際、ペレット11と基板21との間
の膨張変形量および収縮変形量に大きな差が発生するこ
とにより、接続端子34に応力が加わり、接続端子34
に剥離や亀裂が発生するという問題点があることが、本
発明者によって明らかにされた。特に、ペレットサイズ
が10mm□以上と大きくなった場合に、剥離や亀裂の
発生が顕著になる傾向がある。
【0045】図6(a)はこの剥離や亀裂発生のメカニ
ズムを説明するための説明図であり、ペレット11が基
板21にはんだバンプが用いられて形成された接続端子
35により剛構造的に結合されている従来例の状態が示
されている。
【0046】図6(a)に示されているように、例え
ば、CCB時におけるペレット11の膨張位置と、基板
21の膨張位置とは、常温まで下がると、熱膨張係数の
違いからそれぞれの収縮位置になろうとする。この時、
ペレット11と基板21との収縮差分が互いに影響し合
って、歪が発生し、応力がはんだバンプによる従来の接
続端子35に作用する。
【0047】今、ペレット11が変形せず、基板21が
変形した場合を考える。基板21だけに変形が発生する
ということは、変形に対応(比例)する応力が発生す
る。その応力は不正な機械力として接続端子35に加わ
り、それに相当する歪が接続端子35に発生する。
【0048】図6(a)に接続端子35における応力発
生状況が示されている。分かり易くするために、ペレッ
ト11は変形しないものとする。図6(a)からも理解
されるように、ペレット11の周辺部に位置する各接続
端子35において大きな応力が発生する。
【0049】ところが、従来のはんだバンプによる接続
端子35はペレット11の剛性の影響により基板21の
変形に追従しきれないため、各接続端子35は応力が接
続端子35自体の強度や弾性変形、およびパッド32と
の接着限界を越えると、クラックや剥離が生ずる。
【0050】以上の原理に対して、本実施例において
は、図1に示されているように、ペレット11と基板2
1との間には、シリコーンゴムを用いられて形成された
軟質の本体42が基礎になった応力吸収部材41が介設
されているため、熱的変動時における熱膨張係数差によ
るペレット11と基板21との変形量の差が応力吸収部
材本体42における弾性変形によって吸収される。その
結果、各接続端子34の剥離やクラックの発生が防止さ
れる。
【0051】すなわち、CCB時、ペレット11と基板
21との熱膨張係数差から基板21は、図6(b)に示
されているように、ペレット11に比べて大きく膨張変
形する。しかし、本実施例においては、ペレット11が
軟質のシリコーンゴムから成る応力吸収部材本体42の
上にボンディングされているため、図6(b)に示され
ているように、応力吸収部材41全体が軟質のシリコー
ンゴムから成る本体42の弾性変形によって大きく変形
することにより、ペレット11と基板21との間の変形
の相違分を吸収することになる。
【0052】このようにして応力吸収部材41がペレッ
ト11と基板21との変形の相違分を吸収するように弾
性変形するため、ペレット11と基板21との間にそれ
ぞれ形成された接続端子34および45には、これら接
続端子34および45の強度や弾性変形限界、接着限界
を越える応力が作用することはない。その結果、これら
の接続端子34および45に剥離やクラックが応力によ
って発生する現象は未然に防止されたことになる。
【0053】なお、本実施例に係る半導体装置につい
て、温度サイクル周期が、1サイクル/時間、温度範囲
が、−50℃〜100℃の温度サイクル試験を実施した
ところ、1000サイクル後においても、応力吸収部材
41の両側の各接続端子34および45における熱疲労
による断線は発生していなかった。
【0054】前記実施例によれば次の効果が得られる。 基板とペレットとの間に軟質の応力吸収部材を介設
し、この応力吸収部材に植設されたワイヤの両側にペレ
ットとの接続端子、および、基板との接続端子をそれぞ
れ形成することにより、アルミナセラミックとシリコン
との熱膨張係数差に基づく熱的変動時における基板とペ
レットとの変形量の差を、軟質の応力吸収部材の弾性変
形によって吸収することができるため、その変形量差に
よって接続端子に作用する応力を抑止ないしは抑制する
ことができ、その結果、CCBによって形成された接続
端子における剥離やクラックの発生を未然に防止するこ
とができる。
【0055】 CCBによる接続端子における剥離や
クラックの発生を防止することにより、CCBによる半
導体装置の歩留りを高めることができるとともに、その
品質および信頼性を高めることができる。
【0056】 軟質の応力吸収部材本体をシリコーン
ゴムを使用して形成することにより、コストアップを小
さく抑制することができるとともに、弾性限界がきわめ
て大きい応力吸収部材を構成することができる。
【0057】図7は本発明の他の実施例である半導体装
置を示す拡大部分断面図、図8は(a)、(b)はそれ
に使用されているペレットを示す斜視図および拡大部分
断面図、図9(a)、(b)は同じく基板を示す一部切
断斜視図および拡大部分断面図、図10は同じく応力吸
収部材を示す一部切断斜視図、図11はペレットと応力
吸収部材との組立体を示す正面断面図である。
【0058】本実施例2に係る半導体装置が前記実施例
1の半導体装置と異なる点は、ペレット11Aと応力吸
収部材41Aとの間、および、基板21Aと応力吸収部
材41Aとの間が、光硬化性絶縁樹脂層51および52
によってそれぞれ接合されている点、にある。
【0059】そして、この半導体装置は、次のような製
造方法により製造されている。以下、この半導体装置の
製造方法を説明する。この説明により、前記半導体装置
についての構成の詳細が明らかにされる。
【0060】本実施例においては、図8に示されている
ペレット11Aが使用される。このペレット11Aが前
記実施例1のペレット11と異なる点は、バンプ12A
の本体20Aが円板形状に形成されている点にある。
【0061】また、本実施例においては、図9に示され
ている基板21Aが使用される。この基板21Aが前記
実施例1の基板21と異なる点は、パッド32上のペデ
スタル33が廃止されている点、および、基板21Aが
配線24、26、スルーホール導体28、31およびパ
ッド32を除いて、全体的に光を透過し得るように構成
されている点にある。
【0062】さらに、本実施例においては、図10に示
されている応力吸収部材41Aが使用される。この応力
吸収部材41Aが前記実施例1の応力吸収部材41と異
なる点は、ワイヤ43Aの両端が本体42の上下面から
それぞれ突設されている点、および、本体42が光を透
過し得るように構成されている点にある。
【0063】このように構成されている応力吸収部材4
1Aには、前記構成に係るペレット11Aが図11に示
されているように光硬化性絶縁樹脂層51により接合さ
れる。すなわち、各ワイヤ43Aに各バンプ12Aがそ
れぞれ整合するフェイスダウンの状態で、ペレット11
Aが応力吸収部材41Aに位置合わせされるとともに、
ペレット11Aと応力吸収部材41Aとの合わせ面間に
光硬化性の絶縁樹脂が充填されて、仮接着される。
【0064】この後、応力吸収部材41A側から光が照
射されることにより、ペレット11Aと応力吸収部材4
1Aとの間に充填された絶縁樹脂が硬化されて樹脂層5
1が形成される。この樹脂層51は硬化することによっ
て収縮するため、その収縮力により、樹脂層51の両側
に接着されたペレット11Aと応力吸収部材41Aとは
互いに接近されながら接合されることになる。したがっ
て、この接合状態において、応力吸収部材41Aのワイ
ヤ43Aの突出端面はペレット11Aの電極パッド16
Aに強力に押接された状態になる。つまり、ワイヤ43
Aの突出端部は、ペレット11Aの電極パッド16Aと
電気的に接続した接続端子34Aを実質的に構成する状
態になる。
【0065】このようにして製造されたペレットと応力
吸収部材との組立体44Aは、図7に示されているよう
に、前記構成に係る基板21Aに第2の光硬化性絶縁樹
脂層52により接合される。すなわち、応力吸収部材4
1Aの各ワイヤ43Aの突出部端面が基板21Aの各パ
ッド32にそれぞれ整合するフェイスダウン状態で、各
組立体44Aが基板21Aの各パッド群列に位置合わせ
されるとともに、基板21と応力吸収部材41Aとの合
わせ面間に光硬化性の絶縁樹脂が充填されて、仮接着さ
れる。
【0066】この後、基板21側から光が照射されるこ
とにより、基板21と応力吸収部材41Aとの間に充填
された絶縁樹脂が硬化されて第2の樹脂層52が形成さ
れる。この樹脂層52は硬化することによって収縮する
ため、その収縮力により、基板21と応力吸収部材41
Aとは互いに接近されながら接合されることになる。し
たがって、この接合状態において、応力吸収部材41A
のワイヤ43Aの突出端面は基板21Aのパッド32に
強力に押接された状態になる。つまり、ワイヤ43Aの
突出端部は、基板21Aのパッド32に電気的に接続し
た接続端子45Aを実質的に構成する状態になる。
【0067】以上のようにして、図7に示されている半
導体装置が製造されたことになる。この半導体装置は、
ペレット11Aと基板21Aとの間に軟質の応力吸収部
材41Aが介設されているため、前記実施例1と同様の
作用および効果が奏されることになる。
【0068】図12は本発明の実施例3である半導体装
置を示す拡大部分断面図である。
【0069】本実施例3が前記実施例1と異なる点は、
応力吸収部材41Bにおけるワイヤ43Bの基板21B
側端部45Bが長く突出されており、この突出端部45
Bが基板21Bに形成された挿入口36に挿入されてパ
ッド32Bに電気的に接続されている点にある。
【0070】本実施例3においても、ペレット11Bと
基板21Bとの間に軟質の応力吸収部材41Bが介設さ
れているため、前記実施例1と同様の作用および効果が
奏されることになる。
【0071】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0072】例えば、軟質の応力吸収部材本体を形成す
るための弾性率の小さい材料としては、シリコーンゴム
を使用するに限らず、軟質のエポキシ樹脂やポリイミド
樹脂等を使用してもよい。
【0073】応力吸収部材の導通部材を形成するための
材料としては、金を用いるに限らず、銅、アルミニウ
ム、銀、パラジウム、白金およびその合金等の導電材料
を用いてもよい。
【0074】電気配線層は、2層に形成するに限らず、
1層に形成してもよいし、3層以上に形成してもよい。
【0075】ペレットを応力吸収部材に、また、応力吸
収部材を基板にフリップチップボンディングする方法と
しては、CCB法を使用するに限らず、他のフリップチ
ップ法を使用してもよい。
【0076】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータのモジュールに使用される半導体装置に適用した
場合について説明したが、それに限定されるものではな
く、ペレットが基板にフリップチップ法によりボンディ
ングされる半導体装置全般に適用することができる。特
に、本発明は、ペレットと基板との熱膨張係数の差が大
きく、しかも、ペレットサイズが大きい場合に適用し
て、優れた効果が得られる。
【0077】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0078】基板とペレットとの間に弾性率の小さい応
力吸収部材を介設し、この応力吸収部材に植設されたワ
イヤの両側にペレットとの接続端子、および基板との接
続端子をそれぞれ形成することにより、基板の構成材料
とペレットの構成材料との膨張係数差に基づく熱的変動
時における基板とペレットとの変形量の差を、軟質の応
力吸収部材の弾性変形によって吸収することができるた
め、その変形量差によって接続端子に作用する応力を抑
止ないしは抑制することができ、その結果、接続端子に
おける剥離やクラックの発生を未然に防止することがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置を示す拡大
部分断面図である。
【図2】それに使用されている半導体ペレットを示す斜
視図および拡大部分断面図である。
【図3】同じく基板を示す一部切断斜視図および拡大部
分断面図である。
【図4】同じく応力吸収部材を示す一部切断斜視図であ
る。
【図5】ペレットと応力吸収部材との組立体を示す正面
断面図である。
【図6】応力発生防止作用を説明するための各説明図で
ある。
【図7】本発明の他の実施例である半導体装置を示す拡
大部分断面図である。
【図8】それに使用されている半導体ペレットを示す斜
視図および拡大部分断面図である。
【図9】同じく基板を示す一部切断斜視図および拡大部
分断面図である。
【図10】同じく応力吸収部材を示す一部切断斜視図で
ある。
【図11】ペレットと応力吸収部材との組立体を示す正
面断面図である。
【図12】本発明の実施例3である半導体装置を示す拡
大部分断面図である。
【符合の説明】
11、11A…ペレット、12、12A…バンプ、13
…絶縁膜、14…電気配線、15…パッシベーション
膜、16…スルーホール、16A…電極パッド、17…
第1下地層、18…第2下地層、19…第3下地層、2
0、20A…バンプ本体、21、21A、21B…基
板、22…ベース、23…第1絶縁層、24…第1電気
配線(第1配線)、25…第2絶縁層、26…第2電気
配線(第2配線)、27…スルーホール、28…スルー
ホール導体、29…保護絶縁層、30…第2のスルーホ
ール、31…スルーホール導体、32、32B…パッ
ド、33…ペデスタル、34、34A…接続端子、35
…従来のはんだバンプによる接続端子、41、41A、
41B…応力吸収部材、42、42A、42B…軟質の
本体、43、43A、43B…ワイヤ(導通部材)、4
4、44A…ペレットと応力吸収部材の組立体、45、
45A、45B…接続端子、51、52…光硬化性絶縁
樹脂層。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が作り込まれた半導体ペレット
    が、絶縁基板に接続端子を介して電気的に接続されてい
    る半導体装置において、 前記半導体ペレットと絶縁基板との間に応力吸収部材が
    介設されており、 この応力吸収部材は弾性率の小さい材料が用いられて平
    板形状に形成された本体に、導電性材料が用いられて形
    成された導通部材が複数本、互いに絶縁されて厚さ方向
    に植設されており、 この応力吸収部材における各導通部材の一端には前記接
    続端子が、その他端には前記絶縁基板の電気配線がそれ
    ぞれ電気的に接続されていることを特徴とする半導体装
    置。
  2. 【請求項2】 前記接続端子は、前記半導体ペレットの
    電極パッドに導電性材料が用いられて突設されているバ
    ンプが前記応力吸収部材の導通部材にはんだ付けされる
    ことにより形成されていることを特徴とする請求項1に
    記載の半導体装置。
  3. 【請求項3】 前記半導体ペレットと応力吸収部材との
    間、および、前記絶縁基板と応力吸収部材との間が、光
    硬化性絶縁樹脂によってそれぞれ接合されていることを
    特徴とする請求項1に記載の半導体装置。
  4. 【請求項4】 前記応力吸収部材の導通部材が、絶縁基
    板に介設されたスルーホールに挿入されて電気配線に接
    続されていることを特徴とする請求項1に記載の半導体
    装置。
JP30409191A 1991-10-23 1991-10-23 半導体装置 Pending JPH05114627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30409191A JPH05114627A (ja) 1991-10-23 1991-10-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30409191A JPH05114627A (ja) 1991-10-23 1991-10-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH05114627A true JPH05114627A (ja) 1993-05-07

Family

ID=17928916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30409191A Pending JPH05114627A (ja) 1991-10-23 1991-10-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH05114627A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106703A1 (ja) 2009-03-19 2010-09-23 富士通株式会社 半導体装置とその製造方法、電子装置、及び電子部品
US8730011B2 (en) 2005-07-14 2014-05-20 Biosense Webster, Inc. Wireless position transducer with digital signaling

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730011B2 (en) 2005-07-14 2014-05-20 Biosense Webster, Inc. Wireless position transducer with digital signaling
WO2010106703A1 (ja) 2009-03-19 2010-09-23 富士通株式会社 半導体装置とその製造方法、電子装置、及び電子部品
US9318425B2 (en) 2009-03-19 2016-04-19 Fujitsu Limited Semiconductor device
US9565755B2 (en) 2009-03-19 2017-02-07 Fujitsu Limited Electronic component
US9585246B2 (en) 2009-03-19 2017-02-28 Fujitsu Limited Electronic device

Similar Documents

Publication Publication Date Title
JP3963484B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
US7314817B2 (en) Microelectronic device interconnects
US6548326B2 (en) Semiconductor device and process of producing same
JP3625815B2 (ja) 半導体装置とその製造方法
US7923825B2 (en) Integrated circuit package
JPH0775270B2 (ja) ベアチップの実装構造
US6780676B2 (en) Method for fabricating a circuit device
JPH0547842A (ja) 半導体装置
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
JPH0574857A (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP2002026073A (ja) 半導体装置およびその製造方法
JPH05114627A (ja) 半導体装置
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JPH1027824A (ja) 突起電極を有する半導体装置及びその製造方法
JP4300432B2 (ja) 電子部品及びその製造方法
JP3316532B2 (ja) 半導体装置及びその製造方法
JP2001077297A (ja) 半導体装置とその製造方法
JP4189681B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
KR100535932B1 (ko) 전자부품 및 반도체 장치
JP4114083B2 (ja) 電子部品及び半導体装置
JP3674550B2 (ja) 半導体装置
JP2006086541A (ja) 電子部品及び半導体装置
JPH0574853A (ja) 半導体装置の接続構造
JPH09102517A (ja) 半導体装置