JPH05102205A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH05102205A JPH05102205A JP25789491A JP25789491A JPH05102205A JP H05102205 A JPH05102205 A JP H05102205A JP 25789491 A JP25789491 A JP 25789491A JP 25789491 A JP25789491 A JP 25789491A JP H05102205 A JPH05102205 A JP H05102205A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- axis
- integrated circuit
- circuit chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】本発明は、ダイパッドのチップ搭載面にハーフ
エッチング部を設けることによって作業能率およびチッ
プの搭載固着位置の向上を実現する。 【構成】本発明は、作業が迅速かつ正確になるように、
ダイパッド１のチップ搭載面にハーフエッチング部７ａ
〜７ｄを設けたことを特徴とする。
エッチング部を設けることによって作業能率およびチッ
プの搭載固着位置の向上を実現する。 【構成】本発明は、作業が迅速かつ正確になるように、
ダイパッド１のチップ搭載面にハーフエッチング部７ａ
〜７ｄを設けたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、主に樹脂封止型の半導
体装置の外部リード付け組立に使用されるリードフレー
ムに関する。
体装置の外部リード付け組立に使用されるリードフレー
ムに関する。
【０００２】
【従来の技術】リードフレームを用いた集積回路の組立
においては、前記ダイパッドの集積回路チップ搭載面に
集積回路チップを接着剤を用いて載置固着される、ダイ
アタッチが実施される。
においては、前記ダイパッドの集積回路チップ搭載面に
集積回路チップを接着剤を用いて載置固着される、ダイ
アタッチが実施される。
【０００３】図３は、前記リードフレームのダイパッド
部の平面図であり、図において、ダイパッド部１はフラ
ットな板体であって、ダイアタッチが施される際の前記
集積回路チップが載置固着される位置は、作業者が集積
回路チップ形状からその中心を、またダイパッド形状か
らダイパッドの中心を目測で判断し、前記２つのそれぞ
れの中心を通り、その中心で直交するＸ軸，Ｙ軸を一致
させることにより決定している。
部の平面図であり、図において、ダイパッド部１はフラ
ットな板体であって、ダイアタッチが施される際の前記
集積回路チップが載置固着される位置は、作業者が集積
回路チップ形状からその中心を、またダイパッド形状か
らダイパッドの中心を目測で判断し、前記２つのそれぞ
れの中心を通り、その中心で直交するＸ軸，Ｙ軸を一致
させることにより決定している。
【０００４】
【発明が解決しようとする課題】近年、半導体装置の機
能増大にともない、集積回路の入出力端子数の増加に対
する要求が急激に高まってきており、２００ピンを越え
る半導体装置も多数できている。
能増大にともない、集積回路の入出力端子数の増加に対
する要求が急激に高まってきており、２００ピンを越え
る半導体装置も多数できている。
【０００５】それに比例し、前記集積回路チップ上に設
けられているパッドの微細化も進み、またリードフレー
ムのインナーリード部の多ピン化も進められている。
けられているパッドの微細化も進み、またリードフレー
ムのインナーリード部の多ピン化も進められている。
【０００６】その結果、前記従来技術によるダイアタッ
チ工程における集積回路チップの載置固着位置を決定す
る方法では、図４に示したように集積回路チップ４のそ
れぞれのＸ軸，Ｙ軸が一致しないようにダイアタッチ工
程で載置固着されると、集積回路チップ上のパット６
ａ，６ｂからインナーリード５ａ，５ｂにそれぞれワイ
ヤーボンディングされたワイヤー３ａと３ｂが交差し、
回路を流れる電流がショートしてしまったり、図５に示
したように集積回路チップ４がダイパッド１の集積回路
チップ搭載面の一部方向に片寄って載置固着されると、
集積回路チップ上のパット６ｃ，６ｄからインナーリー
ド５ｃ，５ｄにそれぞれワイヤーボンディングされたワ
イヤー３ｃ，３ｄの長さが規格以上に長くなり、図６の
ように他電位のリードフレーム部（ダイパッド１）に接
触してしまうなどの問題が生じた。したがって、以上の
問題を克服し、ダイアタッチ工程を迅速かつ確実に認識
することのできる集積回路用リードフレームを提供する
ことが強く望まれた。
チ工程における集積回路チップの載置固着位置を決定す
る方法では、図４に示したように集積回路チップ４のそ
れぞれのＸ軸，Ｙ軸が一致しないようにダイアタッチ工
程で載置固着されると、集積回路チップ上のパット６
ａ，６ｂからインナーリード５ａ，５ｂにそれぞれワイ
ヤーボンディングされたワイヤー３ａと３ｂが交差し、
回路を流れる電流がショートしてしまったり、図５に示
したように集積回路チップ４がダイパッド１の集積回路
チップ搭載面の一部方向に片寄って載置固着されると、
集積回路チップ上のパット６ｃ，６ｄからインナーリー
ド５ｃ，５ｄにそれぞれワイヤーボンディングされたワ
イヤー３ｃ，３ｄの長さが規格以上に長くなり、図６の
ように他電位のリードフレーム部（ダイパッド１）に接
触してしまうなどの問題が生じた。したがって、以上の
問題を克服し、ダイアタッチ工程を迅速かつ確実に認識
することのできる集積回路用リードフレームを提供する
ことが強く望まれた。
【０００７】
【課題を解決するための手段】本発明のリードフレーム
は、集積回路チップを搭載する略四角形のダイパッド
と、前記ダイパッドの周縁に配置され、一端をダイパッ
ドに向けたインナーリードによって構成されるリードフ
レームにおいて、前記ダイパッドの集積回路チップ搭載
面にその中心で互いに直交するＸ軸，Ｙ軸によって区切
られた４つの象限にそれぞれがＸ軸，Ｙ軸に対して他の
象限にあるものと対象になるようにハーフエッチング部
を設けたことを特徴とする。
は、集積回路チップを搭載する略四角形のダイパッド
と、前記ダイパッドの周縁に配置され、一端をダイパッ
ドに向けたインナーリードによって構成されるリードフ
レームにおいて、前記ダイパッドの集積回路チップ搭載
面にその中心で互いに直交するＸ軸，Ｙ軸によって区切
られた４つの象限にそれぞれがＸ軸，Ｙ軸に対して他の
象限にあるものと対象になるようにハーフエッチング部
を設けたことを特徴とする。
【０００８】
【作用】本発明は、ダイパッドの外形以外の、ダイパッ
ドの中心を判断する基準となるハーフエッチング部をダ
イパッドのチップ搭載面に設けたことにより、ダイパッ
ド中心が容易にしかも正確に判断でき、ダイアタッチ工
程において作業が迅速かつ正確になるという効果があっ
た。
ドの中心を判断する基準となるハーフエッチング部をダ
イパッドのチップ搭載面に設けたことにより、ダイパッ
ド中心が容易にしかも正確に判断でき、ダイアタッチ工
程において作業が迅速かつ正確になるという効果があっ
た。
【０００９】
【実施例】以下、本発明の実施例を図１および図２によ
り説明する。
り説明する。
【００１０】図１は、本発明の一実施例を示すダイパッ
ド部の平面図である。集積回路チップを搭載するための
略四角形のダイパッド１は、その四隅においてダイパッ
ド吊りリード２によって支持されている。
ド部の平面図である。集積回路チップを搭載するための
略四角形のダイパッド１は、その四隅においてダイパッ
ド吊りリード２によって支持されている。
【００１１】略四角形のダイパッド１には、Ｘ軸，Ｙ軸
上に沿ったそれぞれ２つの細長いハーフエッチング部７
ａ〜７ｄが設けられている。このハーフエッチング部７
ａ〜７ｄは、Ｘ軸上のものは互いにＹ軸に対して、Ｙ軸
上のものは互いにＸ軸に対して対称の位置に設けられて
いる。また、それぞれのハーフエッチング部は同形状で
あり、Ｘ軸，Ｙ軸の交点からの距離はすべて等しくなっ
ている。
上に沿ったそれぞれ２つの細長いハーフエッチング部７
ａ〜７ｄが設けられている。このハーフエッチング部７
ａ〜７ｄは、Ｘ軸上のものは互いにＹ軸に対して、Ｙ軸
上のものは互いにＸ軸に対して対称の位置に設けられて
いる。また、それぞれのハーフエッチング部は同形状で
あり、Ｘ軸，Ｙ軸の交点からの距離はすべて等しくなっ
ている。
【００１２】図２もまた、本発明の一実施例のダイパッ
ド部の平面図である。略四角形のダイパッド１には、Ｘ
軸，Ｙ軸によって区切られた４つの象限それぞれに１つ
Ｌ字型のハーフエッチング部８ａ〜８ｄが設けられてい
る。このハーフエッチング部は、それぞれが、Ｘ軸，Ｙ
軸に対して対称の位置に設けられている。また、それぞ
れのコーナー部を結んでできる四角形は、ダイパッドの
集積回路搭載面の外形の四角形と同形状である。 ハー
フエッチング部９ａ〜９ｄおよび１０ａ〜１０ｄは、ハ
ーフエッチング部８ａ〜８ｄと同様、Ｘ軸，Ｙ軸によっ
て区切られた４つの象限それぞれに１つ設けられ、その
１つ１つがＸ軸，Ｙ軸に対して対称の位置に設けられて
いる。それぞれのハーフエッチング部のコーナー部を結
んでできる四角形は、ダイパッドの集積回路搭載面の外
形の四角形と同形状である。
ド部の平面図である。略四角形のダイパッド１には、Ｘ
軸，Ｙ軸によって区切られた４つの象限それぞれに１つ
Ｌ字型のハーフエッチング部８ａ〜８ｄが設けられてい
る。このハーフエッチング部は、それぞれが、Ｘ軸，Ｙ
軸に対して対称の位置に設けられている。また、それぞ
れのコーナー部を結んでできる四角形は、ダイパッドの
集積回路搭載面の外形の四角形と同形状である。 ハー
フエッチング部９ａ〜９ｄおよび１０ａ〜１０ｄは、ハ
ーフエッチング部８ａ〜８ｄと同様、Ｘ軸，Ｙ軸によっ
て区切られた４つの象限それぞれに１つ設けられ、その
１つ１つがＸ軸，Ｙ軸に対して対称の位置に設けられて
いる。それぞれのハーフエッチング部のコーナー部を結
んでできる四角形は、ダイパッドの集積回路搭載面の外
形の四角形と同形状である。
【００１３】本発明は前記ダイアタッチ工程で、このよ
うなハーフエッチング部７ａ〜７ｄ，８ａ〜８ｄ，９ａ
〜９ｄおよび１０ａ〜１０ｄの形状から作業者がダイパ
ッド１の中心と集積回路チップ４の中心を目測で判断
し、これらの中心で直交するダイパッド１と集積回路チ
ップ４のそれぞれのＸ軸，Ｙ軸を一致させることによ
り、ダイパッド１に載置固着する集積回路チップ４の位
置を決定する。
うなハーフエッチング部７ａ〜７ｄ，８ａ〜８ｄ，９ａ
〜９ｄおよび１０ａ〜１０ｄの形状から作業者がダイパ
ッド１の中心と集積回路チップ４の中心を目測で判断
し、これらの中心で直交するダイパッド１と集積回路チ
ップ４のそれぞれのＸ軸，Ｙ軸を一致させることによ
り、ダイパッド１に載置固着する集積回路チップ４の位
置を決定する。
【００１４】
【発明の効果】以上述べたように、本発明において、ダ
イパッド上に、Ｘ軸，Ｙ軸によって区切られた４つの象
限に、その１つ１つがＸ軸，Ｙ軸に対して対称であるハ
ーフエッチング部を設けることにより、前記ダイアタッ
チ工程において、作業者の認識時間つまり製造時間が短
縮されるのと同時に、ダイパッドへ載置固着する集積回
路チップの位置が正確に決定できるため、ワイヤー間の
ショート、ワイヤーとダイパッドのショートといった不
良発生を防止するという優れた効果がある。（従来技術
ではダイパッドの中心と集積回路チップの中心のずれ
が、半径約０．３０ｍｍなのが、本発明により約０．１
５ｍｍになった。）
イパッド上に、Ｘ軸，Ｙ軸によって区切られた４つの象
限に、その１つ１つがＸ軸，Ｙ軸に対して対称であるハ
ーフエッチング部を設けることにより、前記ダイアタッ
チ工程において、作業者の認識時間つまり製造時間が短
縮されるのと同時に、ダイパッドへ載置固着する集積回
路チップの位置が正確に決定できるため、ワイヤー間の
ショート、ワイヤーとダイパッドのショートといった不
良発生を防止するという優れた効果がある。（従来技術
ではダイパッドの中心と集積回路チップの中心のずれ
が、半径約０．３０ｍｍなのが、本発明により約０．１
５ｍｍになった。）
【図１】本発明の一実施例を示すダイパッド部の平面
図。
図。
【図２】本発明の他の実施例を示すダイパッド部の平面
図。
図。
【図３】ダイパッド部の平面図。
【図４】従来技術の一例を示すダイパッド部の平面図。
【図５】従来技術の他の一例を示すダイパッド部の平面
図。
図。
【図６】図５におけるＩ−Ｉ断面図。
１ インナーリードのダイパッド部 ２ インナーリードの吊り部 ３ａ〜３ｄ ワイヤー ４ 集積回路チップ ５ａ〜５ｄ インナーリード ６ａ〜６ｄ 集積回路チップ上のパット ７ａ〜７ｄ ハーフエッチング部 ８ａ〜８ｄ ハーフエッチング部 ９ａ〜９ｄ ハーフエッチング部 １０ａ〜１０ｄハーフエッチング部
Claims (1)
- 【請求項１】集積回路チップを搭載する略四角形のダイ
パッドと、前記ダイパッドの周縁に配置され、一端をダ
イパッドに向けたインナーリードによって構成されるリ
ードフレームにおいて、前記ダイパッドの集積回路チッ
プ搭載面にその中心で互いに直交するＸ軸，Ｙ軸によっ
て区切られた４つの象限に、それぞれがＸ軸，Ｙ軸に対
して他の象限にあるものと対象になるようにハーフエッ
チング部を設けたことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25789491A JPH05102205A (ja) | 1991-10-04 | 1991-10-04 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25789491A JPH05102205A (ja) | 1991-10-04 | 1991-10-04 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102205A true JPH05102205A (ja) | 1993-04-23 |
Family
ID=17312669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25789491A Pending JPH05102205A (ja) | 1991-10-04 | 1991-10-04 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010131706A1 (ja) * | 2009-05-15 | 2010-11-18 | ローム株式会社 | 半導体装置 |
-
1991
- 1991-10-04 JP JP25789491A patent/JPH05102205A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010131706A1 (ja) * | 2009-05-15 | 2010-11-18 | ローム株式会社 | 半導体装置 |
| US8680659B2 (en) | 2009-05-15 | 2014-03-25 | Rohm Co., Ltd. | Semiconductor device |
| JP5572622B2 (ja) * | 2009-05-15 | 2014-08-13 | ローム株式会社 | 半導体装置 |
| US9035441B2 (en) | 2009-05-15 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
| US9343394B2 (en) | 2009-05-15 | 2016-05-17 | Rohm Co., Ltd. | Semiconductor device |
| US9379047B2 (en) | 2009-05-15 | 2016-06-28 | Rohm Co., Ltd. | Semiconductor device |
| US9613890B2 (en) | 2009-05-15 | 2017-04-04 | Rohm Co., Ltd. | Semiconductor device |
| US9847282B2 (en) | 2009-05-15 | 2017-12-19 | Rohm Co., Ltd. | Semiconductor device |
| US9899299B2 (en) | 2009-05-15 | 2018-02-20 | Rohm Co., Ltd. | Semiconductor device |
| US10431527B2 (en) | 2009-05-15 | 2019-10-01 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
| US10978379B2 (en) | 2009-05-15 | 2021-04-13 | Rohm Co., Ltd. | Semiconductor device with island and associated leads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
| JPH05102205A (ja) | リードフレーム | |
| JPH0745778A (ja) | リードフレーム及び半導体装置 | |
| JPH06232196A (ja) | 半導体装置 | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| US5229638A (en) | Integrated circuit lead frame having Z-shape step portion | |
| JPH05243455A (ja) | 半導体装置及びその製造方法 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPS5898995A (ja) | 光半導体装置 | |
| KR100379090B1 (ko) | 반도체패키지용 리드프레임 | |
| JPS5840614Y2 (ja) | 半導体装置 | |
| JP2000223611A (ja) | Ｂｇａ用リードフレーム | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH02216839A (ja) | 半導体装置 | |
| KR19990041909A (ko) | 반도체 칩 | |
| JPH04137640A (ja) | 集積回路チップ，リードフレーム，並びにそれらからなる集積回路素子及びその製造方法 | |
| JPH08153745A (ja) | ボンディング位置設定装置とその設定方法 | |
| JP2021073741A (ja) | リードフレームおよび半導体装置 | |
| KR200270526Y1 (ko) | 반도체 패키지의 리드프레임 | |
| JPH1012792A (ja) | Ｉｃ用リードフレーム及び樹脂封止型半導体装置の製造方法 | |
| JPH05326801A (ja) | 半導体装置及びそのリードフレーム | |
| JPH03196649A (ja) | 半導体集積回路 | |
| JPH04211141A (ja) | 半導体素子の電極パッド設定方法 | |
| JPH04294571A (ja) | リードフレームとそれを用いた半導体集積回路装置実装体 |