JPH0497405A - 定電流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電流回路に関し、特にＭＯＳトランジスタを
用いた定電流集積回路に関する。

〔従来の技術〕

第４図は、従来における定電流回路の一例を示す回路図
である。

第４図において、本定電流回路は、電源端子ａ出力端子
す、接地端子Ｃを有し、電源端子ａには、Ｐｆヤンネル
ＭＯＳトランジスタＱｔのソースと、ＰチャンネルＭＯ
ＳトランジスタＱ３のソースと、ＰチャンネルＭＯ８）
ランジスタＱ、のソースが接続され、前記Ｐチャンネル
ＭＯ８）ランジスタＱ１のゲートは、前記Ｐチャンネル
ＭＯ８Ｉ−ランジスタＱ３のケート及びドレインと前記
ＰチャンネルＭＯ８）ランジスタＱ５のケー）Ｋ接続さ
れ、前記ＰチャンネルＭＯ８）ランジスタＱ５のドレイ
ンは、出力端子すに接続されたカレントミラー（９）路
と、かかるカレントミラー回路と、前記カレントミラー
回路の第１の出力である前記ＰチャンネルＭＯＳトラン
ジスタＱ１のドレインは、ＮチャンネルＭＯＳトランジ
スタＱ２のドレイン及びゲートとＮチャンネルＭＯＳト
ランジスタＱ４のケートに接続され、前記Ｎチャンネル
ＭＯ８）うンジスタＱ２のソースを、接地端子Ｃに接続
し、前記ＮチャンネルＭＯＳトランジスタｑ４のソース
は、抵抗Ｒ１を介して、接地端子Ｃに接続され前記Ｎチ
ャンネルＭ　ＯＳ　）ランジスタＱ４のト・レインは前
記ＰチャンネルＭＯ８）ランジスタＱ１の）ｙ−−トド
前記ＰチャンネルＭＯ８）ランジスタＱ３のゲート及び
ドレインと前記ＰチャンネルＭＯ８）ランジスタＱ５の
ゲートとの変点であるカレントミラー回路の入力に接続
されたヘチャンネルＭＯ８）ランジスタＱ２．Ｎチャン
ネルＭＯ，ＳトランジスタＱ４１抵抗Ｒ１から成るノく
ンドギャップ回路から構成されている。

一般に定電流回路は、電源電位や抵抗、トランジスタの
ゲート・ソース間電圧ＶＧＳのオフセット等のバラツキ
も含めて、設定電流に対して、高い精度が要求されてい
る。

しかしながら、特にＭＯＳ）ランジスタのＶＧＩＩの電
位及びＶＧＳのオフセットのバラツキが、ノ（イホーラ
トランジスタのベース・エミッタ間電圧■Ｂ０に比べ大
きく、設定電流に対して高い精度を要求することはでき
ない。

〔発明が解決しようとする課題〕

前述した従来の定電流回路の動作について、第４図を基
に説明する。第４図において、電源端子ａと接地端子Ｃ
の間で、電位を与えてやると、先ｆＰチャンネルＭＯ８
）ランジスタＱ３に電流が流れると同時に、Ｐチャンネ
ルＭＯ８）ランジスタＱ１に電流が流れる。すると、Ｎ
チャンネルＭＯＳトランジスタＱ２に電流が流れると同
時に、ＮチャンネルＭＯＳ　）ランジスタ（４に電流が
流れて、ＰチャンネルＭＯＳトランジスタＱ、の電流を
引き、引かれただけ電流が増し、ＰチャンネルＭＯＳト
ランジスタＱ１に電流が流れて回路動作し、次の式によ
）収束する。但し、全てのトランジスタは、飽和領域で
動作しているものとする。

ＩＤ５Ｑ３ ・・・・・・・・・・・・・・・・・・（１１（・、・
Ａｎ、、　１μ。里） ２　　　　ｔＯＸ １　　　　”ＯＸ （−、−Ａｐ−、μ、；） ここで、ＶＧＳ　；　Ｍ　ＯＳ　トランジスタのゲート
ソース間の電位差、工。ｓ；ＭＯＳトランジスタのドレ
イン・ノース間に流れる電流、μ。；ｎチャンネルＭＯ
Ｓ）ランジスタの移動度、μ、；ｐチャンネルＭＯＳト
ランジスタの移動度、ε。ｘ：酸化膜誘電率＋　”ｏｘ
　；酸化膜厚、Ｌ；ＭＯＳトランジスタのゲート長、Ｗ
；ＭＯＳ）ランジスタのケート幅、ＶＴ；ＭＯＳ　）ラ
ンジスタのしきい値電位。

前記（ＩＩ　、　（２１式を満足する電流が、バンドギ
ャップ回路及びカレントミラー回路に流れる。

よって、出力端子すに流れる電流ＩＤ８Ｑ５は、次式と
なる。

（３）式の電！ｔｔ−取り出すことができる。

しかし、前記（１１、＋２１式よりわかる様に、各ＭＯ
Ｓトランジスタの〜７　＋　Ｌ＋　ＶｖやＲ１などの製
造上のバラツキにより、バンドギャップ回路に流れる電
流”ＤＳＱ　４はバラツキをもち、また（３）式より、
ＩＤ５Ｑ４のバラツキは、ＩＤ５Ｑ３及びν。８，３の
バラツキとなり、その結果、ＩＤ５Ｑ５に影響を与え、
出力端子に流れる電流’Ｄ８Ｑ５のバラツキが太きいと
いう問題があった。

本発明の目的は、前記問題が解決され、出力端子に安定
した電流が流れるようにした定電流回路を提供すること
にある。

〔課題を解決するだめの手段〕

本発明の構成は、２つのＭＯＳトランジスタのバンドギ
ャップ電位を与えるＭＯＳ）ランジスタと抵抗とを有す
るバンドギャップ回路と、前記２つのＭＯＳ）ランジス
タに定電流を供給するカレントミラー回路とを備えた定
電流回路において、前記カレントミラー回路に追加した
出力を前記バンドギャップ回路のバンドギャップ電位の
一部に帰還させる手段を設けていることを％徴とする。

〔実施例〕

次に本発明を図面を参照して説明する。

第１図は本発明の第１の実施例の定電流回路を示す回路
図である。

第１図において、本実施かｊに、第４図の従来例と異な
り、トランジスタＱ６が付加されている。

その他のトランジスタＱ１〜Ｑ５の構成は、第４図と同
様である。

トランジスタＱ１．Ｑ３．Ｑ５にて、カレントミラ回路
が構成され、トランジスタＱＺ、Ｑ４及び抵抗Ｒ１にて
、バンドギャップ回路が構成され、帰還回路は、トラン
ジスタＱ６よシ構成される。尚、前記第４図と同一記号
、同一番号の素子は、第４図と同一の素子を示す。

次にその動作を説明する。電源端子ａと接地端子Ｃの間
に、電位を与えると、先ずＰチャンネルＭｏｓトランジ
スタＱ３に電流が流れると同時に、ＰチャンネルＭＯ８
ｈランジスタＱ１とＰチャンネルＭＯＳトランジスタＱ
６に電流が流れ、次にＮチャンネルＭ　ＯＳ　トランジ
スタＱ２に電流が流れると共に、ＮチャンネルＭＯＳ）
ランジスタＱ４がＰチャン坏ルＭＯＳトランジスタＱ３
の電流を引く。ＰチャンネルＭＯＳトランジスタＱ３は
へチャンネルＭＯ８）ランジスタＱ４より引かれた分だ
け、電流が増し、ＰチャンネルＭＯ８）ランジスタＱ、
とＰチャンネルＭＯＳトランジスタＱ６に流れる電流も
増す。

一万抵抗Ｒ１に加わる電位は、ＰチャンネルＭＯＳトラ
ンジスタＱ６の電流が増したとき、上昇し、Ｎチャン坏
ルＭＯＳトランジスタＱ４に流れる電流は、減少する。

このように、負帰還を共なった回路動作をし、次の式に
よシ収束する。

１−＆ｌ ”ＤＳＱ３　　　　　　　　　　　　・・・・・・・・
・・・・・・・（４）前記（４）及び（２）式を満足す
る電流が、バンドギャップ回路及びカレントミラー回路
に流れる。

よって、出力端子すに流れる電流１゜ＳＱ５は、次式と
なる。

この（５）式を満足する電流が流れる。

削成より、ＬＱ２　、　ＬＱ４　、ＷＯ２、ＷＯ２がば
らつき、またＡｎ＋Ｖ′ＴＱ２．ｖＴＱ３がばらついて
しまっても、ＩＤ８Ｑ５が増すと、Ｉ［）３Ｑ６も増加
するという様に、ＩＤ８Ｑ６・Ｒ１により補正できるこ
とがわかる。よって、ＮチャンネルＭＯ８トランジスタ
Ｑ２．Ｑ！及ヒＰチャンネルＭＯＳトランジスタＱ、　
、Ｑ４にオフセットなどが生じて、結果的にバンドギャ
ップ電位（■ａｓｑｚ　　”ＧＳＱ４　）が変動しても
、ＩＤ５Ｑ６几、Ｋよりバンドギャップ電圧に負帰還を
かけることによシ、バンドギャップ電流ＩＤｇＱ４の変
動を抑えることができるので、バラツキの少ない安定な
定電流１゜ＳＱ５を出力端子すよ）取９出すことができ
る。

本実施例は、２つの〜工ＯＳトランジスタのゲート、ソ
ース間の電位差（ＶＧ８）の差（Δ■ＧＳ）つまりバン
ドギャップ電位を与えるＭＯＳ）ランジスタと抵抗とで
作るバンドギャップ回路と、前記２つのＭＯＳトランジ
スタに定電流を供給するカレントミラー回路とを備え、
前記カレントミラー回路に追加した第２の出力を前記バ
ンドギャップ回路のバンドギャップ電位の一部に抵抗を
使って、帰還させる手段を持っている帰還回路を含む。

第２図は本発明の第２の実施例の定電流回路を示す回路
図である。第２図において、本実施例は、ソースを接地
端子Ｃに、ゲートとドレインとをトランジスタＱ２のソ
ースにそれぞれ接続した電界効果トランジスタＱ７が付
加されており、その他の構成は第１図と同様である。定
電流回路を示す回路図である。

第３図において、本実施例は、トランジスタＱ４と抵抗
Ｒ３との間に抵抗Ｒ２を設けており、その他の構成は第
２図と同様である。

第１．第２．第３の実施例によれば従来回路てＰチャン
ネルＭＯＳトランジスタＱ６を追加し、カレ／トミラ−
回路の出力の一部をＰチャン坏ルＭＯＳトランジスタＱ
６で取り出し、バンドギャップ回路に帰還をかけて、抵
抗Ｒ１に流れる’ＤＳＱ４とＩＤ５Ｑ６の電流の割合い
を制御し、各ＭＯＳトランジスタのＶのオフセントや　
Ｌ、　Ｗ、Ａｎ、Ａｐなどの製造上のバラツキに対し、
バンドギャップ回路の電流のバラツキが、そのまま出力
端子すの定電流のバラツキとならず、カレントミラー回
路の出力の変動をバンドギャップ回路の電流に帰還をか
けることにより、出力端子すに流れる電流（ＩＤＳＱ５
）のバラツキをより抑えることができる利点がある。

〔発明の効果〕

以上説明したように、本発明によれば、出力端子に流れ
る電流のバラツキを抑えることができるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例の定を光回路を示す回路
図、第２図は本発明の第２の実施例を示す回路図、第３
図は本発明の第３の実施例を示す回路図、第４図は従来
の定電流回路を示す回路図である。 Ｑ１〜Ｑ７・・・トランジスタ、Ｒ１，凡２・・・抵抗
、ａ・・・電源端子、ｂ・・−出力端子、Ｃ・・・接地
端子。 代理人　弁理士　　１７：Ｉ　　原　　　晋第１図 第３図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. ２つのＭＯＳトランジスタのバンドギャップ電位を与え
   るＭＯＳトランジスタと抵抗とを有するバンドギャップ
   回路と、前記２つのＭＯＳトランジスタに定電流を供給
   するカレントミラー回路とを備えた定電流回路において
   、前記カレントミラー回路に追加した出力を前記バンド
   ギャップ回路のバンドギャップ電位の一部に帰還させる
   手段を設けていることを特徴とする定電流回路。