[go: up one dir, main page]

JPH0485621A - 丸め装置 - Google Patents

丸め装置

Info

Publication number
JPH0485621A
JPH0485621A JP2202123A JP20212390A JPH0485621A JP H0485621 A JPH0485621 A JP H0485621A JP 2202123 A JP2202123 A JP 2202123A JP 20212390 A JP20212390 A JP 20212390A JP H0485621 A JPH0485621 A JP H0485621A
Authority
JP
Japan
Prior art keywords
rounding
value
input
bits
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2202123A
Other languages
English (en)
Other versions
JP3199371B2 (ja
Inventor
Tatsuro Shigesato
達郎 重里
Shinya Sumino
眞也 角野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20212390A priority Critical patent/JP3199371B2/ja
Priority to US07/736,056 priority patent/US5218563A/en
Priority to DE69122575T priority patent/DE69122575T2/de
Priority to EP19910306951 priority patent/EP0469841B1/en
Publication of JPH0485621A publication Critical patent/JPH0485621A/ja
Priority to US07/979,668 priority patent/US5329475A/en
Application granted granted Critical
Publication of JP3199371B2 publication Critical patent/JP3199371B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49952—Sticky bit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49963—Rounding to nearest

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Color Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画像情報や音声情報の高能率符号化時に用い
る丸め装置に関するものである。
従来の技術 画像情報はそのデータ量が非常に大きいため、伝送また
は記録する場合に、データ量を削減するために高能率符
号化を用いることが多い。高能率符号化は画像情報の持
つ冗長成分を除去してデータ量を圧縮する手段である。
高能率符号化としては、入力された標本値をまず隣接す
る複数の画素からなるブロックに分割し、各ブロック毎
に直交変換して各直交変換毎に符号化する方法がある。
またそのほかの方法として隣接する画素から伝送すべき
画素を予測しその予測誤差を伝送する予測符号化もある
。これらの高能率符号化法では、−般に前記直交成分や
予測誤差に対して量子化を行い可変長符号化して伝送す
る。
さて上記の量子化については、もとの成分を特定の量子
化幅で除算して量子化値を求める線形量子化がよく用い
られる。このような線形量子化では除算した後、発生す
る小数点以下の数を丸める必要がある。これに対して従
来は４捨５人や切り捨てを行なっていた。
発明が解決しようとする課題 しかしながら丸めにおいて切り捨てを行なう場合には丸
め誤差が大きくなるため、再生時の画質劣化を招く問題
が生じる。また４捨５人の場合には正の数の丸めと負の
数の丸めがＯに対して対称にならない、上記のような直
交成分等ではその分布が０に対して対称であるため画質
に悪影響を与えてしまう。これに対して入力信号の絶対
値を４捨５人する方法も考えられるが、この場合には小
数点以下が０，５である場合には１に丸めろる。これは
基本的に４捨５人がより大きい数に丸める傾向があるこ
とを意味する。これに対して上記のように丸めた後可変
長符号化する場合には、大きい数に丸めると伝送量を増
加さゼるため高能率符号化の効率を劣化させてしまう。
本発明はこのような従来の丸め装置の課題を解決するこ
とを目的とする。
課題を解決するための手段 本発明は、入力信号の下位ｎビットを丸める場合に、前
記入力信号の正の数である場合には２′″１を加算し、
負の数である場合には２　（＋ｓ１１　を加算してから
ｎビットシフトして丸めることを特徴とする丸め装置。
作用 上記のような構成により、本発明を用いると絶対値０．
５はＯに丸められるため基本的に小さな値に丸めらる。
このため丸め誤差が４捨５人と同じでありながら、可変
長符号化などを用いた高能率符号化の効率を改善できる
。また丸め誤差が０が対して対称であるため、直交成分
などＯに対して対称な分布を持つ入力の丸めに適してい
る。
実施例 以下に本発明の詳細な説明する。第１図は本発明の第１
の実施例で、入力される入力値の下位ｎビットを丸める
丸め装置である。第１図の１は入力部、２は加算器、３
はキャリー人力部、４はオフセット入力部、５はシフト
器、６は出力部である。入力部１から入力される入力値
は加算器２へ入力されてオフセット入力部４から入力さ
れるオフセット値と加算される。同時に入力値の最上位
ビットは加算器のキャリー人力部に入力されて、入力値
が負の場合（入力値の最上位ビットが１の場合）には加
算器２の出力が１増加するようになっている。またオフ
セット入力部４から入力されるオフセット値は２　（ａ
−１１１とする。この値は２進数で連続する（ｎ−１）
ビットの１で表される０以上のようにして入力値が正の
場合には加算器２で２　（ｓ−１）　　　−１を加算し
、入力値が負の場合には加算器２で２　（ａ−１１を加
算してシフト器５へ入力する。シフト器５では加算器２
の出力をｎビット下位方向にビットシフトして出力部６
に出力する。
以上のような構成によって、入力信号の絶対値の下位ｎ
ビットが２　（Ｆｌ−１＋以下の場合には切り捨てられ
、２　（ｎ−１１を超える場合には切り上げられること
になる。従来の４捨５人では２　（Ｍ−１１未満の場合
には切り捨てられ２　（ｎ−１１以上の場合に切り上げ
られていた。本発明も４捨５人も丸めにおける最大誤差
は２　（′１−１）であり同一である。しかしながら本
発明では４捨５人に対して絶対値の小さい値に丸める傾
向がある。例えば１ビット丸めにおいて、絶対値が１の
場合に４捨５人が１に丸めるのに対して、本発明はＯに
丸めることになる。
また４捨５人では正の値と負の値に対する丸めが０に対
して非対称になるのに対して、本発明の丸めは０に対し
て対称であるという特長がある。
上記のような本発明の特長をより有効にする入力信号に
ついて説明する。第２図は入力信号の１例を示している
。第２図の７は入力部、８は直交変換器、９は出力部で
ある。入力部７から入力される画像信号は直交変換器８
で直交変換されて出刃部９へ出力される。画像情報を直
交変換して得られる信号は通常第３し１に示されるよう
に０に対して対称な分布で、しかも絶対値が大きくなる
にしたがって指数関数的に生起確率が小さくなる。
このため本発明をこのような信号に用いると０に対して
対称な、画像に適した丸めを行うことができる。同時に
本発明を用いると、上記のように絶対値が小さくなるよ
うに丸められるため、可変長符号化を用いるような場合
により効率よく高能率符号化できることになる。ここで
は直交変換を用いた例について説明したが、本発明は第
３図のようなＯに対して対称な分布を持つどのような入
力信号に対しても有効である。
次に本発明の第２の実施例を第４図を用いて説明する。
この実施例はｍビット以下の任意の丸めに対応できるも
のである。また説明を簡単にするため入力信号は絶対値
化された信号であるとする。
第４図の１０は絶対値入力部、１１はオフセット値入力
部、１２はシフト数入力部、１３は加算器、１４はオフ
セットシフト器、１５はシフト器、１６は出力部である
。絶対値入力部１０から入力される入力信号の絶対値は
、加算器１３に入力される。同時にオフセット値入力部
１１から入力されるオフセント値はオフセットシフト器
１４で下位方向にビットシフトされて、絶対値入力部ｌ
Ｏからの入力信号と加算される。オフセット値入力部１
１から入力される信号は２ｆｓ−１１１で（ｍ−１）ビ
ットの連続する１で表される。この値はオフセットシフ
ト器１４でシフト数入力部１２から入力されるシフト数
によってシフトされるシフト数入力部１２の値がｎであ
る場合には、オフセットシフト器１４で（ｍ−ｎ）ビッ
トシフトすることになる。さて加算器１３で得られたオ
フセット値を加算された入力信号はシフト器１５でシフ
ト数入力部１２から入力されるシフト数（ｎ）だげ下位
方向にビットシフトされて出力部１６へ出力される。
以上のように本発明では、シフト数入力部１２から入力
される任意のシフト数に対する丸めを行なうことが可能
である。これによって高能率符号化などの適応量子化な
どに用いることが可能になる。
また本発明は第４図以外のさまざまな構成法が可能であ
り、絶対値以外の入力にも適用可能である。
発明の効果 上記のような構成により、本発明は、従来の４捨５人に
対して絶対値を小さくするように丸める傾向がある。こ
のため丸め誤差が４捨５人と同じでありながら、可変長
符号化などを用いた高能率符号化の効率を改善できる。
また丸め誤差が０に対して対称であるため、直交成分な
どＯに対して対称な分布を持つ入力の丸めに適している
。さらに第２の発明の構成によって、適応量子化など適
応的に丸めを変化させる方式にも適用が可能である。最
後に本発明の装置化規模は非常に小さく、その実用的効
果は大きい。
【図面の簡単な説明】
第１図は第１の本発明の実施例のブロック図、第２図は
本発明の入力信号を生成する直交変換のブロック図、第
３図は本発明の入力信号の分布語。 第４図は第２の本発明の実施例のブロック図である。 ２・・・・・・加算器、５・・・・・・シフト器、１４
・旧・・オフセットシフト器。 代理人の氏名　弁理士　粟野重孝　はか１名第 図 ｊｌ−＃ ７” 第 図 第 図 土起確搏゛ 第 図 才ηで・ソトイ五入力 ｙｉｉ

Claims (4)

    【特許請求の範囲】
  1. （１）入力信号の下位ｎビットを丸める場合に、前記入
    力信号の正の数である場合には２＾（＾ｎ＾−＾１＾）
    −１を加算し、負の数である場合には２＾（＾ｎ＾−＾
    １＾）を加算してからｎビットシフトして丸めることを
    特徴とする丸め装置。
  2. （２）入力信号がその絶対値が小さいほど生起確率が高
    いことを特徴とする請求項（１）記載の丸め装置。
  3. （３）入力信号が直交変換によって生成される直交成分
    であることを特徴とする請求項（２）記載の丸め装置。
  4. （４）入力信号の絶対値を最大ｍビットまで丸める装置
    で、２＾（＾ｍ＾−＾１＾）−１なるオフセット値を生
    成するオフセット生成手段と、前記オフセット生成手段
    によって生成されるオフセット値をシフトするオフセッ
    トシフト手段と、前記オフセットシフト手段でシフトさ
    れて得られる数を入力信号に加算する加算手段と、前記
    加算手段の出力をシフトするシフト手段とを備え、入力
    信号の下位ｎビット小さくなるようにシフトし、前記シ
    フト手段がｎビット小さくなるようにシフトすることを
    特徴とする丸め装置。
JP20212390A 1990-07-30 1990-07-30 丸め装置 Expired - Fee Related JP3199371B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP20212390A JP3199371B2 (ja) 1990-07-30 1990-07-30 丸め装置
US07/736,056 US5218563A (en) 1990-07-30 1991-07-26 Data round-off device for rounding-off m-bit digital data into (m-n)-bit digital data
DE69122575T DE69122575T2 (de) 1990-07-30 1991-07-29 Datenrundungsvorrichtung
EP19910306951 EP0469841B1 (en) 1990-07-30 1991-07-29 Data round-off device
US07/979,668 US5329475A (en) 1990-07-30 1992-11-20 Data round-off device for rounding-off m-bit digital data into (m-n) bit digital data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20212390A JP3199371B2 (ja) 1990-07-30 1990-07-30 丸め装置

Publications (2)

Publication Number Publication Date
JPH0485621A true JPH0485621A (ja) 1992-03-18
JP3199371B2 JP3199371B2 (ja) 2001-08-20

Family

ID=16452347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20212390A Expired - Fee Related JP3199371B2 (ja) 1990-07-30 1990-07-30 丸め装置

Country Status (4)

Country Link
US (2) US5218563A (ja)
EP (1) EP0469841B1 (ja)
JP (1) JP3199371B2 (ja)
DE (1) DE69122575T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995009487A1 (en) * 1993-09-28 1995-04-06 Sony Corporation High efficiency encoding/decoding device

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265709A (ja) * 1992-03-23 1993-10-15 Nec Corp 丸め演算回路
EP0578950A3 (en) * 1992-07-15 1995-11-22 Ibm Method and apparatus for converting floating-point pixel values to byte pixel values by table lookup
JP3103914B2 (ja) * 1992-08-21 2000-10-30 ソニー株式会社 データの丸め処理回路およびデータの復元回路
US5428567A (en) * 1994-05-09 1995-06-27 International Business Machines Corporation Memory structure to minimize rounding/trunction errors for n-dimensional image transformation
US5463575A (en) * 1994-06-24 1995-10-31 Rockwell International Corporation Reduced quantization noise from single-precision multiplier
US5729481A (en) * 1995-03-31 1998-03-17 International Business Machines Corporation Method and system of rounding for quadratically converging division or square root
US5696710A (en) * 1995-12-29 1997-12-09 Thomson Consumer Electronics, Inc. Apparatus for symmetrically reducing N least significant bits of an M-bit digital signal
US5633689A (en) * 1995-12-29 1997-05-27 Thomson Consumer Electronics, Inc. Apparatus for separating a digital composite video signal into components
DE19642380A1 (de) * 1996-10-14 1998-04-16 Sp3D Chip Design Gmbh Verfahren zum Zuordnen einer Anzahl von Vergleichswerten zu einer größeren Anzahl von Urspungswerten
US5930159A (en) * 1996-10-17 1999-07-27 Samsung Electronics Co., Ltd Right-shifting an integer operand and rounding a fractional intermediate result to obtain a rounded integer result
JPH10233652A (ja) * 1997-02-20 1998-09-02 Mitsubishi Electric Corp 巡回形ディジタルフィルタ
EP0869432B1 (en) * 1997-04-01 2002-10-02 Matsushita Electric Industrial Co., Ltd. Multiplication method and multiplication circuit
KR100253304B1 (ko) 1997-07-29 2000-04-15 김영환 레터박스필터링회로및방법
US5912909A (en) * 1997-10-14 1999-06-15 Ncr Corporation Method and apparatus for efficient implementation of checksum calculations
US6285796B1 (en) * 1997-11-03 2001-09-04 Intel Corporation Pseudo-fixed length image compression scheme
US6360204B1 (en) * 1998-04-24 2002-03-19 Sarnoff Corporation Method and apparatus for implementing rounding in decoding an audio signal
US6148317A (en) * 1998-08-14 2000-11-14 Qualcomm Incorporated Method and apparatus for compressing signals in a fixed point format without introducing a bias
DE69824000T2 (de) * 1998-10-06 2005-06-09 Texas Instruments Inc., Dallas Rundungsmechanismus
US7047272B2 (en) * 1998-10-06 2006-05-16 Texas Instruments Incorporated Rounding mechanisms in processors
US6243728B1 (en) * 1999-07-12 2001-06-05 Sony Corporation Of Japan Partitioned shift right logic circuit having rounding support
US6513055B1 (en) * 1999-10-29 2003-01-28 Visteon Global Technologies, Inc. Apparatus and method for data width reduction in automotive systems
EP1236086A2 (en) * 1999-12-10 2002-09-04 Broadcom Corporation Apparatus and method for reducing precision of data
GB0031771D0 (en) * 2000-12-29 2001-02-07 Lsi Logic Corp Bit reduction using dither,rounding and error feedback
US6529929B2 (en) * 2001-03-22 2003-03-04 Teleman Multimedia, Inc. Quantization device and method using prime number dividers
US20030163501A1 (en) * 2001-05-30 2003-08-28 Sony Corporation And Sony Electronics Inc. Implementation to avoid overflow in IIR filter
FI20011610A0 (fi) * 2001-08-07 2001-08-07 Nokia Corp Menetelmä ja laite jakolaskun suorittamiseksi
US7130876B2 (en) * 2001-11-30 2006-10-31 General Instrument Corporation Systems and methods for efficient quantization
JP2004301976A (ja) * 2003-03-31 2004-10-28 Nec Lcd Technologies Ltd 映像信号処理装置
TWI234389B (en) * 2003-10-30 2005-06-11 Sunplus Technology Co Ltd Image buffer memory system to reduce the discontinuous change of gray scale and method thereof
JP3852451B2 (ja) * 2004-03-15 2006-11-29 ソニー株式会社 情報信号記録装置および情報信号再生装置
US20050286380A1 (en) * 2004-06-24 2005-12-29 Cirrus Logic, Inc. Digital adaptive hysteresis system
US9146706B2 (en) * 2006-05-05 2015-09-29 Qualcomm Incorporated Controlled-precision iterative arithmetic logic unit
US9104479B2 (en) * 2011-12-07 2015-08-11 Arm Limited Apparatus and method for rounding a floating-point value to an integral floating-point value
WO2015078843A1 (en) 2013-11-27 2015-06-04 Thomson Licensing Method and device for quantising the floating value of a pixel in an image
GB2575122B (en) 2018-06-29 2021-12-01 Imagination Tech Ltd Mapping an n-bit number to an m-bit number
GB2575121B (en) 2018-06-29 2022-12-28 Imagination Tech Ltd Guaranteed data compression

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891837A (en) * 1972-07-03 1975-06-24 Drew E Sunstein Digital linearity and bias error compensating by adding an extra bit
US4149261A (en) * 1976-03-19 1979-04-10 Canon Kabushiki Kaisha Computer having circuitry for rounding-off insignificant digits
DE3276991D1 (en) * 1982-12-28 1987-09-17 Ibm Analog-digital converter
US4589084A (en) * 1983-05-16 1986-05-13 Rca Corporation Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals
SE440300B (sv) * 1983-11-24 1985-07-22 Ellemtel Utvecklings Ab Forfarande for att i en samplad signal kompensera for trunkeringsfel samt anordning for utforande av forfarandet
US4722066A (en) * 1985-07-30 1988-01-26 Rca Corporation Digital signal overflow correction apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995009487A1 (en) * 1993-09-28 1995-04-06 Sony Corporation High efficiency encoding/decoding device
US5604494A (en) * 1993-09-28 1997-02-18 Sony Corporation Efficient encoding/decoding apparatus

Also Published As

Publication number Publication date
EP0469841A1 (en) 1992-02-05
DE69122575T2 (de) 1997-04-17
US5218563A (en) 1993-06-08
DE69122575D1 (de) 1996-11-14
US5329475A (en) 1994-07-12
EP0469841B1 (en) 1996-10-09
JP3199371B2 (ja) 2001-08-20

Similar Documents

Publication Publication Date Title
JPH0485621A (ja) 丸め装置
KR100912415B1 (ko) 변환 및 연속되는 양자화의 구현
JP3776920B2 (ja) 画像符号化方法
JPH0879091A (ja) 可変長符号テーブルおよび可変長符号化装置
JPH03139988A (ja) イメージ回復方法及び装置
US7342965B2 (en) Adaptive method and system for mapping parameter values to codeword indexes
JPH0969783A (ja) オーディオデータ符号化装置
US6731807B1 (en) Method of compressing and/or decompressing a data set using significance mapping
JPH07170517A (ja) 画像圧縮符号化装置
JPH0969781A (ja) オーディオデータ符号化装置
CN112449191A (zh) 压缩多个图像的方法、解压缩图像的方法和装置
JPH01171324A (ja) 高能率符号化装置
JP2794842B2 (ja) 符号化方法とその復号化方法
JP3796354B2 (ja) 画像符号化方法
Mohamed Wireless communication systems: Compression and decompression algorithms
JP2532588B2 (ja) 直交逆変換装置
JPH0983378A (ja) 符号化装置および復号化装置
KR100303744B1 (ko) 화상 압축·신장 방법 및 화상 압축·신장 장치
JPH1188183A (ja) ウェーブレット変換装置およびその方法並びにウェーブレット逆変換装置およびその方法並びに画像符号化装置およびその方法並びに画像復号化装置およびその方法
JPH02248162A (ja) 画像データ符号化方式
JPH0412077B2 (ja)
Kiranmaye et al. Implementation of a novel adaptive coding using VLSI architecture for data compression in image processing
JPH06338802A (ja) 再圧縮装置
JP2003299120A (ja) カラー画像圧縮方法
JPH06276101A (ja) 量子化回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees