JPH06276101A - 量子化回路 - Google Patents
量子化回路Info
- Publication number
- JPH06276101A JPH06276101A JP6355493A JP6355493A JPH06276101A JP H06276101 A JPH06276101 A JP H06276101A JP 6355493 A JP6355493 A JP 6355493A JP 6355493 A JP6355493 A JP 6355493A JP H06276101 A JPH06276101 A JP H06276101A
- Authority
- JP
- Japan
- Prior art keywords
- rounding
- circuit
- rounding constant
- quantization
- dct coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 実行スピードが高速で、回路規模が縮小化さ
れた量子化回路を提供する。 【構成】 ＤＣＴ係数Ｒが正数の場合のまるめ定数Ｘを
正数入力用まるめ定数レジスタ６０１に、ＤＣＴ係数Ｒ
が負数の場合のまるめ定数Ｘを負数入力用まるめ定数レ
ジスタ６０２にそれぞれ格納する。選択回路６０３は、
ＤＣＴ係数Ｒの符号ビットにより正数用または負数用ま
るめ定数を選択し、加算器６０５に入力する。一方、乗
算器６０４によってＤＣＴ係数Ｒと量子化閾値の逆数Ａ
の積が求められる。加算器６０５で（ＡＲ＋Ｘ）を求
め、シフタ６０６でＳビット右シフトされ、値域制限回
路６０７で量子化係数の値域を定められた値に制限す
る。これにより、ＤＣＴ係数Ｒを量子化閾値Ｑで量子化
し、整数にまるめられた結果Ｌが得られる。
れた量子化回路を提供する。 【構成】 ＤＣＴ係数Ｒが正数の場合のまるめ定数Ｘを
正数入力用まるめ定数レジスタ６０１に、ＤＣＴ係数Ｒ
が負数の場合のまるめ定数Ｘを負数入力用まるめ定数レ
ジスタ６０２にそれぞれ格納する。選択回路６０３は、
ＤＣＴ係数Ｒの符号ビットにより正数用または負数用ま
るめ定数を選択し、加算器６０５に入力する。一方、乗
算器６０４によってＤＣＴ係数Ｒと量子化閾値の逆数Ａ
の積が求められる。加算器６０５で（ＡＲ＋Ｘ）を求
め、シフタ６０６でＳビット右シフトされ、値域制限回
路６０７で量子化係数の値域を定められた値に制限す
る。これにより、ＤＣＴ係数Ｒを量子化閾値Ｑで量子化
し、整数にまるめられた結果Ｌが得られる。
Description
【０００１】
【産業上の利用分野】本発明は、画像データの圧縮装置
等に用いられる量子化回路に関する。
等に用いられる量子化回路に関する。
【０００２】
【従来の技術】カラー及びモノクロの静止画像や動画像
を圧縮する方式は、ＩＳＯやＣＣＩＴＴの国際機関によ
って検討され、ＪＰＥＧ［Ｊｏｉｎｔ Ｐｈｏｔｏｇｒ
ａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ］やＭＰＥＧ
［Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇ
ｒｏｕｐ］およびＨ．２６１などが標準化されている。
を圧縮する方式は、ＩＳＯやＣＣＩＴＴの国際機関によ
って検討され、ＪＰＥＧ［Ｊｏｉｎｔ Ｐｈｏｔｏｇｒ
ａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ］やＭＰＥＧ
［Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇ
ｒｏｕｐ］およびＨ．２６１などが標準化されている。
【０００３】ＪＰＥＧは、カラー静止画像を１／８〜１
／１００程度に圧縮する方式である。１９９１年１１月
に国際標準案となっている。符号化方式を表すブロック
図を図７に示す。入力画像７１が符号器７２に入力され
る。符号器７２においては、入力された入力画像７１が
ＤＣＴ部７２１に入力されＤＣＴ（離散コサイン変換）
が行われる。次に、量子化部７２２においてテーブル７
２３を参照してＤＣＴ部の出力は量子化され、さらにエ
ントロピー符号化部７２４においてテーブル７２５を参
照して量子化部７２２の出力はエントロピー符号化され
る。その結果、テーブルとヘッダ情報を有する圧縮デー
タ７３が伝送路７４に転送される。
／１００程度に圧縮する方式である。１９９１年１１月
に国際標準案となっている。符号化方式を表すブロック
図を図７に示す。入力画像７１が符号器７２に入力され
る。符号器７２においては、入力された入力画像７１が
ＤＣＴ部７２１に入力されＤＣＴ（離散コサイン変換）
が行われる。次に、量子化部７２２においてテーブル７
２３を参照してＤＣＴ部の出力は量子化され、さらにエ
ントロピー符号化部７２４においてテーブル７２５を参
照して量子化部７２２の出力はエントロピー符号化され
る。その結果、テーブルとヘッダ情報を有する圧縮デー
タ７３が伝送路７４に転送される。
【０００４】ＭＰＥＧは、カラー動画像を圧縮する方式
である。ＣＤ−ＲＯＭ等のディジタル記録媒体（ＤＳ
Ｍ：Ｄｉｇｉｔａｌ Ｓｔｏｒａｇｅ Ｍｅｄｉａ）を
対象とする。１９９１年１１月に勧告草案（ＣＤ：Ｃｏ
ｍｉｔｔｅｅ Ｄｒａｆｔ）としてまとまった。符号化
方式を表すブロック図を図８に示す。この方式による符
号化回路は、入力画像データと差分値の小さい予測画像
データを生成する予測器８８と、入力画像データより予
測器８８からの予測画像データ出力を減算する減算器８
９と、減算器８９の差分出力に対しＤＣＴ演算を行うＤ
ＣＴ部８１と、ＤＣＴ部８１のＤＣＴ係数出力（Ｃ）に
対し量子化をおこなう量子化部８２と、量子化部８２の
量子化係数出力（ＱＣ）に対し可変長符号化を行うＶＬ
Ｃ部８３と、バッファ部８４と、量子化部８２の量子化
係数出力に対し逆量子化を行う逆量子化部８５と、逆量
子化部８５の出力に対し逆ＤＣＴを行う逆ＤＣＴ部８６
と、逆ＤＣＴ部８６の出力と予測器８８からの予測画像
データ出力を加算し、新たな予測画像データを生成する
加算器８７とから構成される。
である。ＣＤ−ＲＯＭ等のディジタル記録媒体（ＤＳ
Ｍ：Ｄｉｇｉｔａｌ Ｓｔｏｒａｇｅ Ｍｅｄｉａ）を
対象とする。１９９１年１１月に勧告草案（ＣＤ：Ｃｏ
ｍｉｔｔｅｅ Ｄｒａｆｔ）としてまとまった。符号化
方式を表すブロック図を図８に示す。この方式による符
号化回路は、入力画像データと差分値の小さい予測画像
データを生成する予測器８８と、入力画像データより予
測器８８からの予測画像データ出力を減算する減算器８
９と、減算器８９の差分出力に対しＤＣＴ演算を行うＤ
ＣＴ部８１と、ＤＣＴ部８１のＤＣＴ係数出力（Ｃ）に
対し量子化をおこなう量子化部８２と、量子化部８２の
量子化係数出力（ＱＣ）に対し可変長符号化を行うＶＬ
Ｃ部８３と、バッファ部８４と、量子化部８２の量子化
係数出力に対し逆量子化を行う逆量子化部８５と、逆量
子化部８５の出力に対し逆ＤＣＴを行う逆ＤＣＴ部８６
と、逆ＤＣＴ部８６の出力と予測器８８からの予測画像
データ出力を加算し、新たな予測画像データを生成する
加算器８７とから構成される。
【０００５】Ｈ．２６１は、テレビ会議／電話用符号化
方式であり、ＣＣＩＴＴ勧告Ｈ．２６１のことである。
１９９１年に国際標準（ＩＳ）となった。ＩＳＤＮをネ
ットワークとして想定しており、６４ｋ〜１．５Ｍビッ
ト／秒で動画像を伝送する。符号化方式を表すブロック
図を図９に示す。
方式であり、ＣＣＩＴＴ勧告Ｈ．２６１のことである。
１９９１年に国際標準（ＩＳ）となった。ＩＳＤＮをネ
ットワークとして想定しており、６４ｋ〜１．５Ｍビッ
ト／秒で動画像を伝送する。符号化方式を表すブロック
図を図９に示す。
【０００６】この方式による符号化回路は、ＤＣＴ変換
器９２と、ＤＣＴ変換器の出力を量子化し、変換係数の
量子化インデクス（ｑ）を出力する量子化器９３と、量
子化器９３の出力を逆量子化する逆量子化器９４と、逆
量子化器９４の出力を逆ＤＣＴ変換する逆ＤＣＴ器９５
と、スイッチ９９および逆ＤＣＴ器９５の出力の加算を
行う加算器９６と、加算器９６の出力を受け、動きベク
トルを出力する動き補償用可変遅延機能を持つ画像メモ
リ９７と、画像メモリ９７の出力を受け、動き補償フレ
ーム間予測精度を上げ、ループ内フィルタのオン／オフ
信号を出力するループ内フィルタ９８と、ビデオ入力に
ループ内フィルタ９８の出力を負帰還する１００と、ス
イッチ１０１および量子化器９３を制御し、フレーム間
／フレーム内の識別フラグ（ｐ）および伝送／非伝送識
別フラグ（ｔ）および量子化器種別（ｑｚ）を出力する
符号化制御部９１とから構成される。
器９２と、ＤＣＴ変換器の出力を量子化し、変換係数の
量子化インデクス（ｑ）を出力する量子化器９３と、量
子化器９３の出力を逆量子化する逆量子化器９４と、逆
量子化器９４の出力を逆ＤＣＴ変換する逆ＤＣＴ器９５
と、スイッチ９９および逆ＤＣＴ器９５の出力の加算を
行う加算器９６と、加算器９６の出力を受け、動きベク
トルを出力する動き補償用可変遅延機能を持つ画像メモ
リ９７と、画像メモリ９７の出力を受け、動き補償フレ
ーム間予測精度を上げ、ループ内フィルタのオン／オフ
信号を出力するループ内フィルタ９８と、ビデオ入力に
ループ内フィルタ９８の出力を負帰還する１００と、ス
イッチ１０１および量子化器９３を制御し、フレーム間
／フレーム内の識別フラグ（ｐ）および伝送／非伝送識
別フラグ（ｔ）および量子化器種別（ｑｚ）を出力する
符号化制御部９１とから構成される。
【０００７】以上３つの画像圧縮方式では、共通して図
６に示すような手法が採用されている。すなわち、画像
データ６２１に対してＤＣＴ［Ｄｉｓｃｒｅｔｅ Ｃｏ
ｓｉｎｅ Ｔｒａｎｓｆｏｒｍ］６１１を行いＤＣＴ係
数６２２に変換し、その後ＤＣＴ係数６２２に対して量
子化６１２を行い、量子化係数６２３を得る。
６に示すような手法が採用されている。すなわち、画像
データ６２１に対してＤＣＴ［Ｄｉｓｃｒｅｔｅ Ｃｏ
ｓｉｎｅ Ｔｒａｎｓｆｏｒｍ］６１１を行いＤＣＴ係
数６２２に変換し、その後ＤＣＴ係数６２２に対して量
子化６１２を行い、量子化係数６２３を得る。
【０００８】量子化の処理は、画像圧縮の方式ごとに個
別に定義されているが、いずれも次の３つのステップか
ら構成される。
別に定義されているが、いずれも次の３つのステップか
ら構成される。
【０００９】（１）ＤＣＴ係数を量子化閾値で除算す
る。（除算処理） （２）除算結果を小数部を除いた整数にまるめる。（ま
るめ処理） （３）まるめられた結果を定められた範囲を超えない値
に制限する。（値域制限処理） ただし、（２）のまるめ処理は画像圧縮の方式ごとに
「切り捨て」の場合と「四捨五入」の場合がある。
る。（除算処理） （２）除算結果を小数部を除いた整数にまるめる。（ま
るめ処理） （３）まるめられた結果を定められた範囲を超えない値
に制限する。（値域制限処理） ただし、（２）のまるめ処理は画像圧縮の方式ごとに
「切り捨て」の場合と「四捨五入」の場合がある。
【００１０】例えば、ＪＰＥＧおよびＨ．２６１におけ
る量子化は次のとおりである。ただし、ＲはＤＣＴ係
数、Ｌは量子化係数、Ｑは量子化閾値である。
る量子化は次のとおりである。ただし、ＲはＤＣＴ係
数、Ｌは量子化係数、Ｑは量子化閾値である。
【００１１】１）ＪＰＥＧ（８ビットモード） （−１
０２４≦Ｌ≦１０２３） Ｌ＝Ｒ／Ｑ まるめ方式は図２に示すように四捨五入である。図２は
たとえば０．５以上１．５未満の数は１として、まるめ
られることを示す。
０２４≦Ｌ≦１０２３） Ｌ＝Ｒ／Ｑ まるめ方式は図２に示すように四捨五入である。図２は
たとえば０．５以上１．５未満の数は１として、まるめ
られることを示す。
【００１２】２）Ｈ．２６１（−１２７≦Ｌ≦１２７） Ｌ＝Ｒ／２Ｑ （Ｑ：奇数） ＝（Ｒ＋１）／２Ｑ （Ｑ：偶数、Ｒ≧０） ＝（Ｒ−１）／２Ｑ （Ｑ：偶数、Ｒ＜０） まるめ方式は図３に示すように切り捨てである。図３は
たとえば１以上２未満の数は１として、まるめられるこ
とを示す。
たとえば１以上２未満の数は１として、まるめられるこ
とを示す。
【００１３】量子化を実現する方法は、ソフトウエアで
行う方法とハードウエアで行う方法の大きく２つに分類
される。
行う方法とハードウエアで行う方法の大きく２つに分類
される。
【００１４】ソフトウエアで実現する方法は、図４に示
すように、ステップＳ４１においてＤＣＴ係数を量子化
閾値で割り、ステップＳ４２、Ｓ４３、Ｓ４４において
符号の正負それぞれの場合に対応して、出力された結果
を画像圧縮規格に規定された方法で整数値にまるめた
後、ステップＳ４５において値域制限処理を行う。
すように、ステップＳ４１においてＤＣＴ係数を量子化
閾値で割り、ステップＳ４２、Ｓ４３、Ｓ４４において
符号の正負それぞれの場合に対応して、出力された結果
を画像圧縮規格に規定された方法で整数値にまるめた
後、ステップＳ４５において値域制限処理を行う。
【００１５】ハードウエアで行う方法は、量子化処理の
（１）の除算処理で、（ａ）除算器を用いる方法と、
（ｂ）量子化閾値の逆数をあらかじめ計算しておき、乗
算器を用いてＤＣＴ係数とその逆数を乗算する方法が知
られている。
（１）の除算処理で、（ａ）除算器を用いる方法と、
（ｂ）量子化閾値の逆数をあらかじめ計算しておき、乗
算器を用いてＤＣＴ係数とその逆数を乗算する方法が知
られている。
【００１６】また、量子化処理の（２）のまるめ方式に
ついては画像圧縮の方式に対応して「切り捨て」、「四
捨五入」の専用回路、さらに値域制限回路を付加してい
た。量子化処理のハードウエアによるブロック図を図５
に示す。量子化回路は、被量子化係数Ｒと量子化閾値Ｑ
を入力とする除算回路５０１と、除算回路５０１の出力
を入力とする符号判定回路５０２と、符号判定回路５０
２の出力を入力とする正数用小数部分切り捨て回路５０
３、負数用小数部分切り捨て回路５０４と、正数用小数
部分切り捨て回路５０３、負数用小数部分切り捨て回路
５０４の出力を入力とする値域制限回路５０５から構成
される。
ついては画像圧縮の方式に対応して「切り捨て」、「四
捨五入」の専用回路、さらに値域制限回路を付加してい
た。量子化処理のハードウエアによるブロック図を図５
に示す。量子化回路は、被量子化係数Ｒと量子化閾値Ｑ
を入力とする除算回路５０１と、除算回路５０１の出力
を入力とする符号判定回路５０２と、符号判定回路５０
２の出力を入力とする正数用小数部分切り捨て回路５０
３、負数用小数部分切り捨て回路５０４と、正数用小数
部分切り捨て回路５０３、負数用小数部分切り捨て回路
５０４の出力を入力とする値域制限回路５０５から構成
される。
【００１７】除算回路５０１は被量子化係数Ｒを量子化
閾値Ｑで除算する。符号判定回路５０２は除算結果の符
号を判定する。符号が正の場合には、正数用小数部分切
り捨て回路５０３が、切り捨て処理を行う。符号が負の
場合には、負数用小数部分切り捨て回路５０４が、切り
捨て処理を行う。値域制限回路５０５は、量子化係数の
値域を定められた値に制限する。
閾値Ｑで除算する。符号判定回路５０２は除算結果の符
号を判定する。符号が正の場合には、正数用小数部分切
り捨て回路５０３が、切り捨て処理を行う。符号が負の
場合には、負数用小数部分切り捨て回路５０４が、切り
捨て処理を行う。値域制限回路５０５は、量子化係数の
値域を定められた値に制限する。
【００１８】
【発明が解決しようとする課題】従来のソフトウエアに
よる実現方法ではＤＣＴ係数の正負の判断が必要であ
り、複数ステップの命令が必要となるため、スピードが
遅くなるという問題がある。
よる実現方法ではＤＣＴ係数の正負の判断が必要であ
り、複数ステップの命令が必要となるため、スピードが
遅くなるという問題がある。
【００１９】また、従来のハードウエアによる実現方法
では、前記した量子化のための３つのステップの内、特
に（２）のまるめ処理のために、回路規模が大きくな
り、また、実行スピードが遅いという問題があった。
では、前記した量子化のための３つのステップの内、特
に（２）のまるめ処理のために、回路規模が大きくな
り、また、実行スピードが遅いという問題があった。
【００２０】本発明は、実行スピードが高速で、回路規
模が縮小化された量子化回路を提供することを目的とす
る。
模が縮小化された量子化回路を提供することを目的とす
る。
【００２１】
【課題を解決するための手段】本発明の量子化回路は、
正数入力用まるめ定数を保持する保持手段と、負数入力
用まるめ定数を保持する保持手段と、入力の正負判定に
従って正数入力用まるめ定数、負数入力用まるめ定数の
一方を選択するまるめ定数選択手段と、ＤＣＴ係数およ
び量子化閾値の逆数を入力としこれらを乗算する乗算手
段と、前記まるめ定数選択手段の出力および前記乗算手
段の出力を入力としこれらを加算する加算手段と、前記
加算手段の出力を入力とし入力された値にシフト処理を
施すシフト手段と、前記シフト手段の出力を入力とし値
域を制限する値域制限手段とを具備することを特徴とす
る。
正数入力用まるめ定数を保持する保持手段と、負数入力
用まるめ定数を保持する保持手段と、入力の正負判定に
従って正数入力用まるめ定数、負数入力用まるめ定数の
一方を選択するまるめ定数選択手段と、ＤＣＴ係数およ
び量子化閾値の逆数を入力としこれらを乗算する乗算手
段と、前記まるめ定数選択手段の出力および前記乗算手
段の出力を入力としこれらを加算する加算手段と、前記
加算手段の出力を入力とし入力された値にシフト処理を
施すシフト手段と、前記シフト手段の出力を入力とし値
域を制限する値域制限手段とを具備することを特徴とす
る。
【００２２】
【作用】ＤＣＴ係数が正数の場合のまるめ定数を正数入
力用まるめ定数保持手段に、ＤＣＴ係数が負数の場合の
まるめ定数を負数入力用まるめ定数保持手段にそれぞれ
格納する。まるめ定数選択手段は、ＤＣＴ係数の符号ビ
ットにより正数用または負数用まるめ定数を選択し、加
算手段の入力端子の一方に入力する。一方、乗算手段に
よってＤＣＴ係数と量子化閾値の逆数の積が求められ、
求められた結果は加算手段の入力端子の他方に入力され
る。加算手段の出力はシフタ手段でシフトされ、値域制
限手段で量子化係数の値域内に制限される。
力用まるめ定数保持手段に、ＤＣＴ係数が負数の場合の
まるめ定数を負数入力用まるめ定数保持手段にそれぞれ
格納する。まるめ定数選択手段は、ＤＣＴ係数の符号ビ
ットにより正数用または負数用まるめ定数を選択し、加
算手段の入力端子の一方に入力する。一方、乗算手段に
よってＤＣＴ係数と量子化閾値の逆数の積が求められ、
求められた結果は加算手段の入力端子の他方に入力され
る。加算手段の出力はシフタ手段でシフトされ、値域制
限手段で量子化係数の値域内に制限される。
【００２３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００２４】ＤＣＴ係数をＲ、量子化閾値をＱ、まるめ
関数をＦ（ｘ）とすると、値域制限を行う前の量子化係
数Ｌは次のように表される。
関数をＦ（ｘ）とすると、値域制限を行う前の量子化係
数Ｌは次のように表される。
【００２５】Ｌ＝Ｆ（Ｒ／Ｑ）………（式１） ここで、 （１／Ｑ）＝（Ａ／２S）………（式２） となるようなＡとＳを選択すると Ｌ＝Ｆ（ＡＲ／２S）………（式３） ＝Ｆ（ＡＲ＞＞Ｓ）………（式４） （ただし、＞＞Ｓは２の補数表現においてＳビット右シ
フトすることを表す。）ここで、乗算後のＬの値を整数
にまるめるために、まるめ定数としてＸを用いると、ま
るめ定数Ｘの値を変えることにより、次のようにＤＣＴ
係数Ｒを量子化閾値Ｑで割った結果の小数部分のまるめ
方式を自由に選択することができる。
フトすることを表す。）ここで、乗算後のＬの値を整数
にまるめるために、まるめ定数としてＸを用いると、ま
るめ定数Ｘの値を変えることにより、次のようにＤＣＴ
係数Ｒを量子化閾値Ｑで割った結果の小数部分のまるめ
方式を自由に選択することができる。
【００２６】 Ｌ＝（ＡＲ＋Ｘ）＞＞Ｓ・・・・・（式５） Ｒ≧０のとき Ｘ＝０ ：切り捨て ＝Ａ／２：四捨五入 Ｒ＜０のとき Ｘ＝２S−１ ：切り捨て ＝Ａ／２−１：四捨五入 と表すことができる。
【００２７】図１は、本発明の量子化回路の１つの構成
例を示すブロック図である。
例を示すブロック図である。
【００２８】図１の量子化回路は、正数入力用まるめ定
数レジスタ１０１、負数入力用まるめ定数レジスタ１０
２、まるめ定数レジスタ１０１，１０２に接続された選
択回路１０３、ＤＣＴ係数Ｒと量子化閾値の逆数Ａを入
力とする乗算器１０４、選択回路１０３と乗算器１０４
に接続された加算器１０５、加算器１０５に接続された
シフタ１０６、シフタ１０６に接続された値域制限回路
１０７によって構成される。
数レジスタ１０１、負数入力用まるめ定数レジスタ１０
２、まるめ定数レジスタ１０１，１０２に接続された選
択回路１０３、ＤＣＴ係数Ｒと量子化閾値の逆数Ａを入
力とする乗算器１０４、選択回路１０３と乗算器１０４
に接続された加算器１０５、加算器１０５に接続された
シフタ１０６、シフタ１０６に接続された値域制限回路
１０７によって構成される。
【００２９】（式５）におけるＤＣＴ係数Ｒが正数の場
合のまるめ定数Ｘを正数入力用まるめ定数レジスタ１０
１に、ＤＣＴ係数Ｒが負数の場合のまるめ定数Ｘを負数
入力用まるめ定数レジスタ１０２にそれぞれ格納する。
合のまるめ定数Ｘを正数入力用まるめ定数レジスタ１０
１に、ＤＣＴ係数Ｒが負数の場合のまるめ定数Ｘを負数
入力用まるめ定数レジスタ１０２にそれぞれ格納する。
【００３０】選択回路１０３は、ＤＣＴ係数Ｒの符号ビ
ットにより正数用または負数用まるめ定数を選択し、加
算器１０５に入力する。
ットにより正数用または負数用まるめ定数を選択し、加
算器１０５に入力する。
【００３１】一方、乗算器１０４によってＤＣＴ係数Ｒ
と量子化閾値の逆数Ａの積が求められる。加算器１０５
で（ＡＲ＋Ｘ）を求め、シフタ１０６でＳビット右シフ
トされ、値域制限回路１０７で量子化係数の値域を定め
られた値に制限する。
と量子化閾値の逆数Ａの積が求められる。加算器１０５
で（ＡＲ＋Ｘ）を求め、シフタ１０６でＳビット右シフ
トされ、値域制限回路１０７で量子化係数の値域を定め
られた値に制限する。
【００３２】これにより、（式５）の計算が実現されＤ
ＣＴ係数Ｒを量子化閾値Ｑで量子化し、整数にまるめら
れた結果Ｌが得られる。
ＣＴ係数Ｒを量子化閾値Ｑで量子化し、整数にまるめら
れた結果Ｌが得られる。
【００３３】本実施例の量子化回路は、二つのまるめ定
数レジスタを備えることにより、従来の課題であった、
ソフトウエアでの実現方法における実行スピードの高速
化、ハードウエアでの実現方法における小数部分の種々
のまるめ方式に対し１つのハードウエアで実現でき、従
来の方式に比較して回路規模の削減が可能となる。
数レジスタを備えることにより、従来の課題であった、
ソフトウエアでの実現方法における実行スピードの高速
化、ハードウエアでの実現方法における小数部分の種々
のまるめ方式に対し１つのハードウエアで実現でき、従
来の方式に比較して回路規模の削減が可能となる。
【００３４】
【発明の効果】本発明の量子化回路は、正数入力用まる
め定数保持手段と、負数入力用まるめ定数保持手段と、
入力の正負判定に従って正数入力用まるめ定数、負数入
力用まるめ定数の一方を選択するまるめ定数選択手段
と、乗算手段と、加算手段と、シフト手段および値域制
限手段とを具備しているので、実行スピードが高速で、
回路規模が縮小化された量子化回路を提供できる。
め定数保持手段と、負数入力用まるめ定数保持手段と、
入力の正負判定に従って正数入力用まるめ定数、負数入
力用まるめ定数の一方を選択するまるめ定数選択手段
と、乗算手段と、加算手段と、シフト手段および値域制
限手段とを具備しているので、実行スピードが高速で、
回路規模が縮小化された量子化回路を提供できる。
【図１】本発明の実施例による量子化回路の構成図であ
る。
る。
【図２】四捨五入によるまるめ方式の説明図である。
【図３】切り捨てによるまるめ方式の説明図である。
【図４】ソフトウエアによる従来の技術である。
【図５】ハードウエアよる従来の技術である（まるめ方
式が切り捨ての場合）。
式が切り捨ての場合）。
【図６】画像圧縮方式の構成図である。
【図７】ＪＰＥＧ方式符号化回路のブロック図である。
【図８】ＭＰＥＧ方式符号化回路のブロック図である。
【図９】Ｈ．２６１方式符号化回路のブロック図であ
る。
る。
１０１ 正数入力用まるめ定数レジスタ １０２ 負数入力用まるめ定数レジスタ １０３ 選択回路 １０４ 乗算器 １０５ 加算器 １０６ シフタ １０７ 値域制限回路 ６１１ ＤＣＴ実行手段 ６１２ 量子化実行手段 ６２１ 画像データ ６２２ ＤＣＴ係数 ６２３ 量子化係数
Claims (1)
- 【請求項１】 正数入力用まるめ定数を保持する保持手
段と、負数入力用まるめ定数を保持する保持手段と、入
力の正負判定に従って正数入力用まるめ定数、負数入力
用まるめ定数の一方を選択するまるめ定数選択手段と、
ＤＣＴ係数および量子化閾値の逆数を入力としこれらを
乗算する乗算手段と、前記まるめ定数選択手段の出力お
よび前記乗算手段の出力を入力としこれらを加算する加
算手段と、前記加算手段の出力を入力とし入力された値
にシフト処理を施すシフト手段と、前記シフト手段の出
力を入力とし値域を制限する値域制限手段とを具備する
ことを特徴とする量子化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6355493A JP3107676B2 (ja) | 1993-03-23 | 1993-03-23 | 量子化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6355493A JP3107676B2 (ja) | 1993-03-23 | 1993-03-23 | 量子化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06276101A true JPH06276101A (ja) | 1994-09-30 |
| JP3107676B2 JP3107676B2 (ja) | 2000-11-13 |
Family
ID=13232563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6355493A Expired - Fee Related JP3107676B2 (ja) | 1993-03-23 | 1993-03-23 | 量子化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107676B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331827B1 (en) | 1999-06-29 | 2001-12-18 | Nec Corporation | Huffman decoder using two priority encoder to reduce circuit scale |
| KR100348210B1 (ko) * | 2000-07-21 | 2002-08-09 | (주)씨앤에스 테크놀로지 | 영상신호의 압축/복원용 양자화기 |
| JP2009278625A (ja) * | 2008-05-14 | 2009-11-26 | Thomson Licensing | 空間周波数解析を使用して圧縮イメージをガモットマップイメージに処理する方法 |
-
1993
- 1993-03-23 JP JP6355493A patent/JP3107676B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331827B1 (en) | 1999-06-29 | 2001-12-18 | Nec Corporation | Huffman decoder using two priority encoder to reduce circuit scale |
| KR100348210B1 (ko) * | 2000-07-21 | 2002-08-09 | (주)씨앤에스 테크놀로지 | 영상신호의 압축/복원용 양자화기 |
| JP2009278625A (ja) * | 2008-05-14 | 2009-11-26 | Thomson Licensing | 空間周波数解析を使用して圧縮イメージをガモットマップイメージに処理する方法 |
| US9113113B2 (en) | 2008-05-14 | 2015-08-18 | Thomson Licensing | Method of processing of compressed image into a gamut mapped image using spatial frequency analysis |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3107676B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2969867B2 (ja) | ディジタル画像信号の高能率符号化装置 | |
| KR940006737B1 (ko) | 영상 코딩 및 디코딩 처리와 화상 코딩 및 디코딩 장치 | |
| KR0184905B1 (ko) | 부호량제어장치 및 이것을 사용한 부호화장치 | |
| KR100335707B1 (ko) | 화상신호의부호화방법,부호화장치,복호화방법및복호화장치 | |
| JP3199371B2 (ja) | 丸め装置 | |
| US20030063667A1 (en) | Optimal encoding of motion compensated video | |
| JP3356516B2 (ja) | 動画像符号化装置 | |
| JP2911682B2 (ja) | ブロック整合のための基準としてモーションブロック毎に最少のビット数を用いるモーション補償 | |
| JP2003032677A (ja) | 動画像圧縮符号化装置 | |
| WO2000002381A1 (en) | Image processing circuit and method for modifying a pixel value | |
| JPH05211648A (ja) | フィルタ回路 | |
| JP3107676B2 (ja) | 量子化回路 | |
| US5825970A (en) | Quantization number selecting apparatus for DVCR and method therefor | |
| JP2768260B2 (ja) | 画像符号化制御方式 | |
| WO2002056250A2 (en) | Method and system to encode a set of input values into a set of coefficients using a given algorithm | |
| JP3689437B2 (ja) | 画像信号の符号化方法及び装置 | |
| JP3032213B2 (ja) | 画像符号化装置及び画像復号化装置 | |
| JPH0537916A (ja) | 画像伝送装置 | |
| JP4089025B2 (ja) | 画像符号化装置、画像符号化方法、画像伝送システムおよび画像伝送方法 | |
| JP2537246B2 (ja) | 画像符号化方式 | |
| JPH05308662A (ja) | 高能率符号化装置 | |
| JP2776425B2 (ja) | セル廃棄補償画像復号化方式 | |
| JP3689626B2 (ja) | 画像信号の復号化方法及び装置 | |
| JPH09247668A (ja) | 画像信号符号化方式 | |
| EP0219169B1 (en) | Signal processing arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |