JPH0479676A - ビデオカメラの外部同期装置 - Google Patents
ビデオカメラの外部同期装置Info
- Publication number
- JPH0479676A JPH0479676A JP2193677A JP19367790A JPH0479676A JP H0479676 A JPH0479676 A JP H0479676A JP 2193677 A JP2193677 A JP 2193677A JP 19367790 A JP19367790 A JP 19367790A JP H0479676 A JPH0479676 A JP H0479676A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video camera
- horizontal
- reset
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 10
- 239000002131 composite material Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオカメラ及びビデオテープレコーダの同期
をとるたtの外部同期装置に関する。
をとるたtの外部同期装置に関する。
本発明はビデオカメラ及びビデオテープレコーダの同期
をとるための外部同期装置に関し、ビデオテープレコー
ダ側の再生画をゲンロック信号としてビデオカメラ側に
送ってビデオテープレコーダと同期をとる様に成したビ
デオカメラの外部同期装置に於いて、ビデオテープレコ
ーダ側からのゲンロック信号の垂直駆動信号により、垂
直リセット信号でリセットされるビデオカメラ内に配設
された同期信号発生手段と、ビデオテープレコーダ側か
らのゲンロック信号の水平駆動信号と同期信号発生手段
からの水平駆動信号との位相比較を行なう位相比較手段
と、位相比較手段の出力によって同期信号発生手段の原
発振周波数を制御するフェーズロックループ手段と、ビ
デオテープレコーダ側からのゲンロック信号の水平駆動
信号並に同期信号発生手段からの垂直駆動信号が供給さ
れる論理積ゲート手段とを具備し、同期信号発生手段か
らの9ライン垂直期間に同期信号発生手段を水平リセッ
ト信号でリセットする様にしてビデオテープレコーダ画
像上にビデオカメラで撮像したテロップ等をスーパイン
ポーズすることの出来るビデオカメラの外部同期装置を
得る様にしたものである。
をとるための外部同期装置に関し、ビデオテープレコー
ダ側の再生画をゲンロック信号としてビデオカメラ側に
送ってビデオテープレコーダと同期をとる様に成したビ
デオカメラの外部同期装置に於いて、ビデオテープレコ
ーダ側からのゲンロック信号の垂直駆動信号により、垂
直リセット信号でリセットされるビデオカメラ内に配設
された同期信号発生手段と、ビデオテープレコーダ側か
らのゲンロック信号の水平駆動信号と同期信号発生手段
からの水平駆動信号との位相比較を行なう位相比較手段
と、位相比較手段の出力によって同期信号発生手段の原
発振周波数を制御するフェーズロックループ手段と、ビ
デオテープレコーダ側からのゲンロック信号の水平駆動
信号並に同期信号発生手段からの垂直駆動信号が供給さ
れる論理積ゲート手段とを具備し、同期信号発生手段か
らの9ライン垂直期間に同期信号発生手段を水平リセッ
ト信号でリセットする様にしてビデオテープレコーダ画
像上にビデオカメラで撮像したテロップ等をスーパイン
ポーズすることの出来るビデオカメラの外部同期装置を
得る様にしたものである。
従来から、ビデオテープレコーダ(以下VTRと記す)
及びビデオカメラと同期を合せる同期装置としては種々
のものが提案されている。その最も一般的な同期装置と
してはVTR及びビデオカメラの夫々に外部に設けられ
た基準信号発生回路からゲンロック信号を送って、同期
をとる様にしたものが知られている。この様な同期装置
によると、外部に設けた基準信号発生回路かろ外部同期
がかかるものが必要であるが民生用の3mmVTRやV
HSのVTR等では外部同期がか:すられる構成となっ
ていなし)ため、この同期装置は使用出来ない。又、V
TR及びビデオカメラ共にゲンロックしないでフレーム
メモリを用いて同期をとる様にしたものも知られている
。然し、この場合はフレームメモリを必要とする問題が
あった。
及びビデオカメラと同期を合せる同期装置としては種々
のものが提案されている。その最も一般的な同期装置と
してはVTR及びビデオカメラの夫々に外部に設けられ
た基準信号発生回路からゲンロック信号を送って、同期
をとる様にしたものが知られている。この様な同期装置
によると、外部に設けた基準信号発生回路かろ外部同期
がかかるものが必要であるが民生用の3mmVTRやV
HSのVTR等では外部同期がか:すられる構成となっ
ていなし)ため、この同期装置は使用出来ない。又、V
TR及びビデオカメラ共にゲンロックしないでフレーム
メモリを用いて同期をとる様にしたものも知られている
。然し、この場合はフレームメモリを必要とする問題が
あった。
更に、VTRの再生画をゲンロック信号としてビデオカ
メラに送る様な同期装置も知られている。
メラに送る様な同期装置も知られている。
第5図はこの様なビデオカメラの外部同期装置の構成図
を示すものである。第5図に於いて、入力端子〔1)に
はVTRからのゲンロック信号となる例えば、コンポジ
ット信号が供給され、同期分離回路(2)に供給されて
、同期信号が分離される。同期分離回路(2)の出力は
水平駆動信号(HD)発生回路(3〕及び垂直駆動信号
(VD)発生回路(4)に供給され夫々HD及びVDを
発生し、HDは位相比較回路(6)の一方の入力端子に
供給される。一方、VD発生回路(4)からの垂直リセ
ット信号(VIJセット)は同期信号発生回路(5)に
供給される。同期信号発生回路(5〕から発生される水
平駆動信号(HD)はHDシフタ(7)でシフター量が
調整されて、位相比較回路(6)の他方の入力端子に供
給される。
を示すものである。第5図に於いて、入力端子〔1)に
はVTRからのゲンロック信号となる例えば、コンポジ
ット信号が供給され、同期分離回路(2)に供給されて
、同期信号が分離される。同期分離回路(2)の出力は
水平駆動信号(HD)発生回路(3〕及び垂直駆動信号
(VD)発生回路(4)に供給され夫々HD及びVDを
発生し、HDは位相比較回路(6)の一方の入力端子に
供給される。一方、VD発生回路(4)からの垂直リセ
ット信号(VIJセット)は同期信号発生回路(5)に
供給される。同期信号発生回路(5〕から発生される水
平駆動信号(HD)はHDシフタ(7)でシフター量が
調整されて、位相比較回路(6)の他方の入力端子に供
給される。
位相比較回路(6)では外部のHD (EXT−HD)
とビデオカメラ内のHD (INT−HD)の位相が比
較され、比較出力は低域通過濾波器(LPF)(8)及
び電圧制御発振器(VCO)(9)を介してクロック信
号(CLK)が供給されてフェーズロックループ(PL
L)が構成され同期信号発生回路(5)内の原発振周波
数をコントロールする様に成されている。
とビデオカメラ内のHD (INT−HD)の位相が比
較され、比較出力は低域通過濾波器(LPF)(8)及
び電圧制御発振器(VCO)(9)を介してクロック信
号(CLK)が供給されてフェーズロックループ(PL
L)が構成され同期信号発生回路(5)内の原発振周波
数をコントロールする様に成されている。
第5図に示した様にVTRからのコンポジット信号、即
ち外部のゲンロック信号が再生画像の様なものではヘッ
ド切換時のタイミングに於いて、フィールド終了直後の
260H近傍で1水平期間(LH)の長さが通常より長
くなった第3図Cの波形図に示す様な部分を発生する。
ち外部のゲンロック信号が再生画像の様なものではヘッ
ド切換時のタイミングに於いて、フィールド終了直後の
260H近傍で1水平期間(LH)の長さが通常より長
くなった第3図Cの波形図に示す様な部分を発生する。
この為に、陰極線管(CRT)等に表示されるカメラの
画像は第5図で示したPLL動作によって、位相が合せ
られる迄の間の走査線が大きく曲げられる。(第4図A
参照、第4図Aの場合はマス目をビデオカメラで撮像し
た場合を示している)或は、位相が合せられないで画像
は大きく乱れる。この為にこのような同期乱れを除去す
るためのフレームメモリを必要とすることになる。
画像は第5図で示したPLL動作によって、位相が合せ
られる迄の間の走査線が大きく曲げられる。(第4図A
参照、第4図Aの場合はマス目をビデオカメラで撮像し
た場合を示している)或は、位相が合せられないで画像
は大きく乱れる。この為にこのような同期乱れを除去す
るためのフレームメモリを必要とすることになる。
本発明はこの様なフレームメモリを必要とせずにVTR
から乱れたゲンロック信号が供給されても、乱れのない
画像を表示し得るビデオカメラの外部同期装置を提供し
ようとするものである。
から乱れたゲンロック信号が供給されても、乱れのない
画像を表示し得るビデオカメラの外部同期装置を提供し
ようとするものである。
〔課題を解決するたtの手段〕
本発明のビデオカメラの外部同期装置はその例が第1図
に示されている様に、VTR側の再生画をゲンロック信
号としてビデオカメラ側に送ってVTRと同期をとる様
に成したビデオカメラの外部同期装置に於いて、VTR
側からのゲンロック信号の垂直駆動信号により垂直リセ
ット信号でリセットされるビデオカメラ内に配設された
同期信号発生手段と、VTR側からのゲンロック信号の
水平駆動信号と同期信号発生手段からの水平駆動信号と
の位相比較を行なう位相比較手段と、位相比較手段の出
力によって同期信号発生手段の原発振周波数を制御する
フェーズロックループ手段と、VTR側からのゲンロッ
ク信号の水平駆動信号並に同期信号発生手段からの垂直
駆動信号が供給される論理積ゲート手段とを具備し、同
期信号発生手段からの9ライン垂直期間に同期信号発生
手段を水平リセット信号でリセットする様にして成るも
のである。
に示されている様に、VTR側の再生画をゲンロック信
号としてビデオカメラ側に送ってVTRと同期をとる様
に成したビデオカメラの外部同期装置に於いて、VTR
側からのゲンロック信号の垂直駆動信号により垂直リセ
ット信号でリセットされるビデオカメラ内に配設された
同期信号発生手段と、VTR側からのゲンロック信号の
水平駆動信号と同期信号発生手段からの水平駆動信号と
の位相比較を行なう位相比較手段と、位相比較手段の出
力によって同期信号発生手段の原発振周波数を制御する
フェーズロックループ手段と、VTR側からのゲンロッ
ク信号の水平駆動信号並に同期信号発生手段からの垂直
駆動信号が供給される論理積ゲート手段とを具備し、同
期信号発生手段からの9ライン垂直期間に同期信号発生
手段を水平リセット信号でリセットする様にして成るも
のである。
本発明のビデオカメラの外部同期装置は同期信号発生回
路の9ライン垂直期間のときのみ水平リセット信号によ
ってリセットしたので、フレームメモリが必要でなく、
VTR画像にビデオカメラで撮像した画像をスーパイン
ポーズしても、乱れのほとんど発生しない画像の得られ
るビデオカメラの外部同期装置を提供出来る。
路の9ライン垂直期間のときのみ水平リセット信号によ
ってリセットしたので、フレームメモリが必要でなく、
VTR画像にビデオカメラで撮像した画像をスーパイン
ポーズしても、乱れのほとんど発生しない画像の得られ
るビデオカメラの外部同期装置を提供出来る。
3実施例〕
以下、第1図乃至第4図によって本発明のビデオカメラ
外部同期装置の一実施例を詳記する。
外部同期装置の一実施例を詳記する。
第1図は本例の構成図を示すもので、第5図との対応部
分には同一符号を付して重複説明を省略する。
分には同一符号を付して重複説明を省略する。
第1図で、同期信号発生回路(5)内は破線で示す様に
、垂直リセット信号(VR)が供給される端子(14)
、クロック信号(CLK)が供給される端子(15)、
水平リセット信号(HR)が供給される端子(16)、
同期信号発生器(5)で発生させた垂直駆動信号(VD
)が出力される端子(17)並に同様に水平駆動信号(
HD)が出力される端子(18)を有し、端子(15)
は水平及び垂直用のカウンタ(10)(11) (7)
クロック端子に接続される。カウンタ(1o)(11
)は図示しないが水晶発振器からの発振周波数を適当に
分周してカウントする。垂直用のカウンタ(10)には
端子(14)から垂直リセット信号(VR)が供給され
て、リセットが成され、水平用のカウンタ(11)には
水平リセット信号(HR)が供給さレテリセットが成さ
れる。夫々のカウンタ(10)(11)のカウント出力
はフリップフロップ回路(12)(13)を介して端子
(17) (18)に接続され、垂直駆動信号(INT
−VD)及び水平駆動信号(INT−HD)を取り出す
。本例ではこの水平駆動信号(INT−HD)はHDシ
フター(7)に供給され、垂直駆動信号(INT−VD
)は論理積ゲート回路(19)に供給され、論理積ゲー
ト回路(19)の出力である水平リセット信号(HR)
でカウンタ(11)をリセットする様に構成されている
。
、垂直リセット信号(VR)が供給される端子(14)
、クロック信号(CLK)が供給される端子(15)、
水平リセット信号(HR)が供給される端子(16)、
同期信号発生器(5)で発生させた垂直駆動信号(VD
)が出力される端子(17)並に同様に水平駆動信号(
HD)が出力される端子(18)を有し、端子(15)
は水平及び垂直用のカウンタ(10)(11) (7)
クロック端子に接続される。カウンタ(1o)(11
)は図示しないが水晶発振器からの発振周波数を適当に
分周してカウントする。垂直用のカウンタ(10)には
端子(14)から垂直リセット信号(VR)が供給され
て、リセットが成され、水平用のカウンタ(11)には
水平リセット信号(HR)が供給さレテリセットが成さ
れる。夫々のカウンタ(10)(11)のカウント出力
はフリップフロップ回路(12)(13)を介して端子
(17) (18)に接続され、垂直駆動信号(INT
−VD)及び水平駆動信号(INT−HD)を取り出す
。本例ではこの水平駆動信号(INT−HD)はHDシ
フター(7)に供給され、垂直駆動信号(INT−VD
)は論理積ゲート回路(19)に供給され、論理積ゲー
ト回路(19)の出力である水平リセット信号(HR)
でカウンタ(11)をリセットする様に構成されている
。
論理積ゲート回路(19)のICはナントゲート(20
) (21) (22) (23)を第2図の様に結線
している。
) (21) (22) (23)を第2図の様に結線
している。
即ち、ナントゲート回路(21)及びナントゲート回路
(23)の夫々の一方の入力端に水平駆動信号(EXT
−HD)及び垂直駆動信号(INT−HD)を供給し、
他方の夫々の入力端は+5V電源に接続されている。(
24)はジャンパーワイヤで水平リセット信号(HR)
を供給しない場合(あまりゲンロックが乱れていない場
合)にこのワイヤを切断することで水平リセット信号(
HR)が掛からない様に成されている。ナントゲート回
路(22)(23)の出力はナントゲート回路(21)
の入力端子に夫々供給されて、ナントゲート回路(21
)の出力に水平リセット信号(HR)をとり出す様に成
されている。ナントゲート回路(21)は利用されてい
ない。接地(GND)と+5V電源間にはコンデンサC
2が設けられ、又、抵抗器R2が+5v電源とGND間
に直列に接続され、更に抵抗器R1とコンデンサC1で
LPFが構成されている。この論理積ゲート回路(19
)はビデオカメラ内の同期信号発生回路(5)の垂直駆
動信号(INT−VD)の9ライン垂直期間τの間、H
D発生回路(3)からのゲンロック信号となる水平駆動
信号(EXT−HD)で同期信号発生回路(5)内のカ
ウンタ(10)のすセット端子を水平リセット信号(H
R)でリセットする様に成されている。
(23)の夫々の一方の入力端に水平駆動信号(EXT
−HD)及び垂直駆動信号(INT−HD)を供給し、
他方の夫々の入力端は+5V電源に接続されている。(
24)はジャンパーワイヤで水平リセット信号(HR)
を供給しない場合(あまりゲンロックが乱れていない場
合)にこのワイヤを切断することで水平リセット信号(
HR)が掛からない様に成されている。ナントゲート回
路(22)(23)の出力はナントゲート回路(21)
の入力端子に夫々供給されて、ナントゲート回路(21
)の出力に水平リセット信号(HR)をとり出す様に成
されている。ナントゲート回路(21)は利用されてい
ない。接地(GND)と+5V電源間にはコンデンサC
2が設けられ、又、抵抗器R2が+5v電源とGND間
に直列に接続され、更に抵抗器R1とコンデンサC1で
LPFが構成されている。この論理積ゲート回路(19
)はビデオカメラ内の同期信号発生回路(5)の垂直駆
動信号(INT−VD)の9ライン垂直期間τの間、H
D発生回路(3)からのゲンロック信号となる水平駆動
信号(EXT−HD)で同期信号発生回路(5)内のカ
ウンタ(10)のすセット端子を水平リセット信号(H
R)でリセットする様に成されている。
第3図及び第4図は上述の回路構成の動作説明波形及び
その説明画像を示すものである。
その説明画像を示すものである。
第3図の波形図に於いて、第3図Aはビデオカメラの同
期信号発生回路(5)の端子(17)から取り出した垂
直駆動信号(INT−VD)で垂直期間のτは水平ライ
ン9発分で通常9ライン垂直期間と呼ばれているので、
本例でも以後9ライン垂直期間として説明を進める。第
3図BはVTR側からの再生画として入力されるゲンロ
ック信号を示すもので同期乱れがなくLH期間の長さが
正しくそろっている場合の水平駆動信号(EXT−HD
、)を示す。第3図CはVTRのヘッド切換時に9ライ
ン垂直期間の前段の例えば、260H近傍で乱れを生じ
て、IHの長さが通常の状態より長くなった状態の水平
駆動信号(EXT−HD2)を示す。
期信号発生回路(5)の端子(17)から取り出した垂
直駆動信号(INT−VD)で垂直期間のτは水平ライ
ン9発分で通常9ライン垂直期間と呼ばれているので、
本例でも以後9ライン垂直期間として説明を進める。第
3図BはVTR側からの再生画として入力されるゲンロ
ック信号を示すもので同期乱れがなくLH期間の長さが
正しくそろっている場合の水平駆動信号(EXT−HD
、)を示す。第3図CはVTRのヘッド切換時に9ライ
ン垂直期間の前段の例えば、260H近傍で乱れを生じ
て、IHの長さが通常の状態より長くなった状態の水平
駆動信号(EXT−HD2)を示す。
この様な乱れの生じた水平駆動信号(EXT−HD2)
が第1図に示すビデオカメラ系の入力端子(1)に入力
されて同期分離回路(2)、HD発生回路(3)を通し
て論理積ゲート回路(19)のナントゲート回路(21
)に供給される。この水平駆動信号(EXTHD3)を
第3図りに示す。論理積回路(19)内では第3図已に
示す様に垂直駆動信号(VD)の9ライン垂直期間τが
“L”の間カウンタ(11)のHIJ上セツト子を水平
リセット信号(HR) でリセットし、同期信号発生
回路(5)のライン位相をゲンロック信号に合せる様に
したものである。第3図Eの場合は9ライン垂直期間τ
の立ち下りパルスでリセットを掛けたが立ち下りからI
H経過後にリセットを掛ける様に構成してもよい。この
様に簡単な論理積ゲート回路を付加することで、例えば
第4図Aに示す様なCRT上の画像を第4−8に示すよ
うなCRT上の画像にすることが出来、画像の曲りを軽
減させることが出来る。第4図Aの画像は本例の様に同
期信号発生回路の水平カウンタ(11)の水平リセット
端子をリセットさせない場合、即ち、第3図りに示す乱
れた再生画像が人力された時の画像の曲りを示したもの
で、(25)はVTRの画像であり、このVTR画像上
にビデオカメラで撮像した、格子(27)状のテロップ
(26)を合成してCRT上に映出させたもので、テロ
ップの格子は大きく曲ってしまう。これに対し、上述の
如く、対策を施した後のテロップ合成画像は第4図Bの
様にCRTO上縁部(全体の115程度)に少しの曲り
(28)があるが、この部分は通常のTV受信機ではオ
ーバスキャン部で映らな・い部分なので曲り(28)は
ほとんどCRT画像上に現れることはなく、充分に実用
性のある画面となる。
が第1図に示すビデオカメラ系の入力端子(1)に入力
されて同期分離回路(2)、HD発生回路(3)を通し
て論理積ゲート回路(19)のナントゲート回路(21
)に供給される。この水平駆動信号(EXTHD3)を
第3図りに示す。論理積回路(19)内では第3図已に
示す様に垂直駆動信号(VD)の9ライン垂直期間τが
“L”の間カウンタ(11)のHIJ上セツト子を水平
リセット信号(HR) でリセットし、同期信号発生
回路(5)のライン位相をゲンロック信号に合せる様に
したものである。第3図Eの場合は9ライン垂直期間τ
の立ち下りパルスでリセットを掛けたが立ち下りからI
H経過後にリセットを掛ける様に構成してもよい。この
様に簡単な論理積ゲート回路を付加することで、例えば
第4図Aに示す様なCRT上の画像を第4−8に示すよ
うなCRT上の画像にすることが出来、画像の曲りを軽
減させることが出来る。第4図Aの画像は本例の様に同
期信号発生回路の水平カウンタ(11)の水平リセット
端子をリセットさせない場合、即ち、第3図りに示す乱
れた再生画像が人力された時の画像の曲りを示したもの
で、(25)はVTRの画像であり、このVTR画像上
にビデオカメラで撮像した、格子(27)状のテロップ
(26)を合成してCRT上に映出させたもので、テロ
ップの格子は大きく曲ってしまう。これに対し、上述の
如く、対策を施した後のテロップ合成画像は第4図Bの
様にCRTO上縁部(全体の115程度)に少しの曲り
(28)があるが、この部分は通常のTV受信機ではオ
ーバスキャン部で映らな・い部分なので曲り(28)は
ほとんどCRT画像上に現れることはなく、充分に実用
性のある画面となる。
本発明は畝上の様にVTR画像にビデオカメラで撮像し
たテロップをスーパインポーズする場合にフレームメモ
リが不用な外部同期装置が得られる。
たテロップをスーパインポーズする場合にフレームメモ
リが不用な外部同期装置が得られる。
本発明のビデオカメラの外部同期装置によれば、VTR
画像上にビデオカメラで撮像したテロップをスーパイン
ポーズすることが出来、フレームメモリを必要とせず、
VTRから乱れたゲンロック信号が供給されても乱れの
ない画像を表示し得る。
画像上にビデオカメラで撮像したテロップをスーパイン
ポーズすることが出来、フレームメモリを必要とせず、
VTRから乱れたゲンロック信号が供給されても乱れの
ない画像を表示し得る。
第1図は本発明のビデオカメラの外部同期装置の一実施
例を示す構成図、第2図は第1図に用いる論理積ゲート
回路図、第3図は第1図及び第2図の波形説明図、第4
図はテロップ合成画の説明図、第5図は従来のビデオカ
メラの外部同期装置の構成図である。 (2)は同期分離回路、(3)はHD発生回路、(4)
はVD発生回路、(5)は同期信号発生回路、(6)は
位相比較回路、(10) (11)はカウンタ、(12
) (13)はフリップフロップ回路、(19)は論理
積ゲート回路、(20)〜(23)はナントゲート回路
である。
例を示す構成図、第2図は第1図に用いる論理積ゲート
回路図、第3図は第1図及び第2図の波形説明図、第4
図はテロップ合成画の説明図、第5図は従来のビデオカ
メラの外部同期装置の構成図である。 (2)は同期分離回路、(3)はHD発生回路、(4)
はVD発生回路、(5)は同期信号発生回路、(6)は
位相比較回路、(10) (11)はカウンタ、(12
) (13)はフリップフロップ回路、(19)は論理
積ゲート回路、(20)〜(23)はナントゲート回路
である。
Claims (1)
- 【特許請求の範囲】 ビデオテープレコーダ側の再生画をゲンロック信号とし
てビデオカメラ側に送ってビデオテープレコーダと同期
をとる様に成したビデオカメラの外部同期装置に於いて
、 上記ビデオテープレコーダ側からのゲンロック信号の垂
直駆動信号により垂直リセット信号でリセットされる上
記ビデオカメラ内に配設された同期信号発生手段と、 上記ビデオテープレコーダ側からのゲンロック信号の水
平駆動信号と該同期信号発生手段からの水平駆動信号と
の位相比較を行なう位相比較手段と、 該位相比較手段の出力によって上記同期信号発生手段の
原発振周波数を制御するフェーズロックループ手段と、 上記ビデオテープレコーダ側からのゲンロック信号の水
平駆動信号並に該同期信号発生手段からの垂直駆動信号
が供給される論理積ゲート手段とを具備し、 上記同期信号発生手段からの9ライン垂直期間に該同期
信号発生手段を水平リセット信号でリセットする様にし
て成ることを特徴とするビデオカメラの外部同期装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2193677A JPH0479676A (ja) | 1990-07-21 | 1990-07-21 | ビデオカメラの外部同期装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2193677A JPH0479676A (ja) | 1990-07-21 | 1990-07-21 | ビデオカメラの外部同期装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0479676A true JPH0479676A (ja) | 1992-03-13 |
Family
ID=16311952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2193677A Pending JPH0479676A (ja) | 1990-07-21 | 1990-07-21 | ビデオカメラの外部同期装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0479676A (ja) |
-
1990
- 1990-07-21 JP JP2193677A patent/JPH0479676A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS611190A (ja) | カラ−・グラフイツク・オ−バ−レイ・システム | |
JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
JPH03238973A (ja) | 映像重合せ制御回路 | |
US4668974A (en) | Digital scan converter | |
EP0966153B1 (en) | Video signal synchronizing apparatus | |
JPH0479676A (ja) | ビデオカメラの外部同期装置 | |
US5627596A (en) | Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present | |
JP2822469B2 (ja) | テレビ受像機 | |
JP2794693B2 (ja) | 水平偏向回路 | |
JP2730031B2 (ja) | 固体撮像素子の駆動回路 | |
JP3019310B2 (ja) | 自動周波数制御回路 | |
JP2840429B2 (ja) | 映像信号の通信方法 | |
JP2877683B2 (ja) | ビデオカメラの外部同期方法 | |
JPH1169375A (ja) | 時間軸補正装置 | |
JP2687484B2 (ja) | 自動周波数制御回路 | |
JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
JP3106828B2 (ja) | 水平同期結合装置 | |
JP3024724B2 (ja) | スキュー検出回路 | |
JP2846870B2 (ja) | クランプ回路 | |
JPH01132285A (ja) | 画像メモリ制御装置 | |
JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
JPH01106587A (ja) | カメラ一体型vtr | |
JPH07134575A (ja) | 映像信号変換装置 | |
JPS63174497A (ja) | カラ−デコ−ダの同期信号発生回路 |