JPH0474010A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、人力信号の変化に起因したゲインのの変化を
低減することか可能であると共に、オフセット電圧を容
易に得ること又は調整することかできる差動増幅器に関
するものである。

［従来の技術］ 差動増幅器において、入力信号の電圧レベルが変化すれ
ば、対のトランジスタのコレクタ電流及び電圧も変化す
る。この結果、対のトランジスタのベース・コレクタ接
合部の温度が変化し、ベース・エミッタ間電圧ＶＢＥを
変化させる。対のトランジスタのベース・エミッタ間電
圧ＶＢＥが接合温度が変化した結果として変化すると、
コレクタ電流も変化するので、結局、差動増幅器のゲイ
ンが変化する。

この種の問題を解決するために、差動増幅器の負荷抵抗
に直列にＰＮ接合を有する温度補償用半導体素子（トラ
ンジスタのコレクタとベースを短絡した構造のダイオー
ド）を接続する二とか米国特許箱４．６０５．９０６号
公報に開示されている。

［発明が解決しようとする課題］ ところで、差動増幅器のゲインは、対のトランジスタの
エミッタ相互間に接続されたエミッタ帰還抵抗の値と負
荷抵抗の値とによって概ね決定される。上記米国特許公
報に開示されている温度補償用半導体素子（ダイオード
）を負荷抵抗に直列に接続する場合においては、温度補
償用半導体素子をｎ個接続すると、負荷抵抗値は階段的
に変化する。この結果、目標とするゲインを得るために
はエミッタ帰還用抵抗又は負荷抵抗の値を適当な値に設
定しなければない。

また、温度補償用半導体素子（ダイオード）を負荷抵抗
に直列に多数個接続すると、この分だけ差動増幅器のコ
レクタ電源電圧Ｖｃｃの値を高くすることが必要になり
、低電圧駆動が難しくなる。

ところで、差動増幅器からオフセット電圧（直流バイア
ス電圧）を伴なって信号を出力させたい場合がある。こ
の要求に応えるために典型的な差動増幅器又は前述の米
国特許公報に示す差動増幅器の場合には、一対の入力端
子の一方にバイアス電源（オフセット電圧用電源）を接
続しなければならない。この様に入力端子の一方にバイ
アス電源を接続すると、入力信号を差動で与えることが
難しくなる。更に、バイアス電源のノイズが問題になる
。例えば、第２図に示すように、一対の入力端子１１．
１２と一対の出力端子１３．１４との間に第１、第２及
び第３の差動増幅器ＡＭＰＩ、ＡＭＰ２　、ＡＭＰ３を
順に接続した多段（３段）構成の差動増幅回路において
、夫々の直流ゲインをＧｌ　、Ｇ２　、Ｇ３とし、夫々
の入力換算ノイズをＶｎｌ、Ｖｎ２、Ｖｎ３とすると、
出力ノイズｖ　ｎｏｕｔは次式に示す通りになる。

Ｖｎｏｕｔ−［（Ｖｎｉ　Ｇｌ　＋Ｖｎ２）　Ｇ２　＋
Ｖｎ３］　Ｇ３−ｖｎｌ・Ｇ１−Ｇ２・Ｇ３＋■ｎ２・
Ｇ２・Ｇ３＋Ｖｎ３−　Ｇ３　　　・・・・・・（１）
従って、初段の差動増幅器ＡＭＰＩの入力端子１１．１
２の一方にバイアス電源（オフセット電圧用電源）を接
続すると、二のノイズ成分か後段の差動増幅器ＡＭＰ２
、ＡＭＰ３て順次に増幅され、出力端子１３．１４にお
けるノイズ成分か大きくなる。

そこで、本発明の目的は、入力信号の電圧レベルの変化
に起因するゲインの変化を少なくすることが可能である
と共に、低電圧動作か可能であり、更に入力端子におけ
るバイアス電圧に頼らないで出力バイアス電圧（オフセ
ット電圧）を与えること又は調整することができる差動
増幅器を提供することにある。

［課題を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、第１及び第２の入力端子
１．２と、前記第１の入力端子１にベースが接続されて
いる第１のトランジスタＱ１と、前記第２の入力端子２
にベースが接続されている第２のトランジスタＱ２と、
前記第１の入力端子１にベースが接続されている第３の
トランジスタＱ３と、前記第２の入力端子２にベースが
接続されている第４のランジスタＱ４と、前記第１のト
ランジスタＱ１のエミッタと前記第２のトランジスタＱ
２のエミッタとの間に接続され且つ互いに直列に接続さ
れている第１及び第２の抵抗Ｒ１、Ｒ２と、前記第３の
トランジスタＱ３のエミッタと前記第４のトランジスタ
Ｑ４のエミッタとの間に接続され且つ互いに直列に接続
されている第３及び第４の抵抗Ｒ３、Ｒ４と、前記第１
及び第２の抵抗Ｒ１、Ｒ２の接続点に接続された第１の
電流源ＩＳＩと、前記第３及び第４の抵抗Ｒ３、Ｒ４の
接続点に接続された第２の電流源ＩＳ２と、第１のベー
スバイアス電源端子３と、エミッタが前記第１のトラン
ジスタＱ１のコレクタに接続され、ベースが前記第１の
ベースバイアス電源端子３に接続された第５のトランジ
スタＱ５と、エミッタが前記第２のトランジスタＱ２の
コレクタに接続され、ベースが前記第１のベースバイア
ス電源端子３に接続された第６のトランジスタＱ６と、
第２のベースバイアス電源端子４と、ベースが前記第２
のベースバイアス電源端子４に接続された第７のトラン
ジスタＱ７と、ベースが前記第２のベースバイアス電源
端子４に接続された第８のトランジスタＱ８と、前記第
５のトランジスタＱ５のコレクタと前記第７のトランジ
スタＱ７のエミッタとの間に接続された第５の抵抗Ｒ５
と、前記第６のトランジスタＱ６のコレクタと前記第８
のトランジスタＱ８のエミッタとの間に接続された第６
の抵抗Ｒ６と、第１のコレクタ電源端子５と、前記第１
のコレクタ電源端子５と前記第７及び第８のトランジス
タＱ７　、Ｇ８との間に夫々接続された第７及び第８の
抵抗Ｒ７、Ｒ８と、前記第５のトランジスタＱ５のコレ
クタに接続された第１の出力端子６と、前記第６のトラ
ンジスタＱ６のコレクタに接続された第２の出力端子７
と、第２のコレクタと前記第８と、第３のベースバイア
ス電源端子９と、エミッタが前記第３のトランジスタＱ
３のコレクタに接続され、コレクタが前記第２のコレク
タと前記第８に接続され、ベースが前記第３のベースバ
イアス電源端子９に接続された第９のトランジスタＱ９
と、エミッタが前記第４のトランジスタＱ４のコレクタ
に接続され、コレクタが前記第６のトランジスタＱ６の
コレクタに接続され、ベースが前記第３のベースバイア
ス電源端子９に接続された第１０のトランジスタＱＩＯ
と、第４のベースバイアス電源端子１０と、エミッタが
前記第３のトランジスタＱ３のコレクタに接続され、コ
レクタが前記第５のトランジスタＱ５のコレクタに接続
され、ベースが前記第４のベースバイアス電源端子１０
に接続された第１１のトランジスタＱｌｌと、エミッタ
が前記第４のトランジスタＱ４のコレクタに接続され、
コレクタが前記第２のコレクタと前記第８に接続され、
ベースが前記ベースバイアス電源端子１０に接続された
第１２のトランジスタＱ１２とから成る差動増幅器に係
わるものである。

［作　用］ 本発明の差動増幅器においては、第１及び第２のトラン
ジスタＱ１、Ｑ２と第１及び第２の抵抗Ｒ１、Ｒ２とか
ら成る第１の差動増幅回路に対して、第３及び第４のト
ランジスタＱ３　、Ｑ４と第３及び第４の抵抗Ｒ３、Ｒ
４とから成る第２の差動増幅回路が実質的に並列接続さ
れている。従って、負荷抵抗としての第５及び第６の抵
抗Ｒ５、Ｒ６に流れる電流が複数の差動増幅回路の対の
トランジスタＱ１〜Ｑ４に分割される。この結果、多数
の温度補償用半導体素子を負荷抵抗に直列に接続するこ
とが不要になる。第５及び第６の抵抗Ｒ５、Ｒｅに直列
に接続された第７及び第８のトランジスタＱ７　、Ｑ８
は第１〜第４のトランジスタＱ１〜Ｑ４の温度補償用と
して機能すると共に、第２のベースバイアス電源端子４
の電圧調整に応答してゲイン調整素子としても機能する
。第５及び第６のトランジスタＱ５、Ｑ６はカスコード
増幅器を構成する。第３のベースバイアス電源端子９の
電圧及び第４のベースバイアス電源端子１０の電圧を変
えると、出力端子６．７間にオフセット電圧（直流バイ
アス電圧）を得ること又はこれを調整することが可能に
なる。

［実施例］ 次に第１図を参照して本発明の実施例に係わる差動増幅
器を説明する。

この差動増幅器は、第１及び第２の入力端子１．２と、
ＮＰＮ型の第１〜第１２のトランジスタＱ１〜Ｑ１２と
、第１〜第８の抵抗Ｒ１〜Ｒ８と、第１及び第２の定電
流源ＩＳＩ、ＩＳ２と、第１及び第２、第３及び第４の
ベースバイアス電源端子３．４．９．１０と、第１及び
第２のコレクタ電源端子５．８と、第１及び第２の出力
端子６．７とから成る。

第１の対のトランジスタである第１及び第２のトランジ
スタＱｌ　、Ｑ２のベースは第１及び第２の入力端子１
．２に夫々接続され、これ等のエミッタは第１及び第２
の抵抗Ｒ１、Ｒ２を介して相互に接続され、第１及び第
２の抵抗Ｒ１、Ｒ２の接続中点とグランドとの間には第
１の定電流源■Ｓ１が接続されている。

第２の対のトランジスタである第３及び第４のトランジ
スタＱＢ　、Ｑ４のベースは第１及び第２の入力端子１
．２に夫々接続され、これ等のエミッタは第３及び第４
の抵抗Ｒ３、Ｒ４を介して相互に接続され、第３及び第
４の抵抗Ｒ３、Ｒ４の接続中点とグランドとの間には第
２の定電流源ＩＳ２が接続されている。

第５のトランジスタＱ５のエミッタは第１のトランジス
タＱ１のコレクタに接続され、そのコレクタは第５の抵
抗Ｒ５と第７のトランジスタＱ７と第７の抵抗Ｒ７とを
介して電圧Ｖｃｃを与える第１のコレクタ電源端子５に
接続されている。

第６のトランジスタＱ６のエミッタは第２のトランジス
タＱ２のコレクタに接続され、そのコレクタは第６の抵
抗Ｒ８と第８のトランジスタＱ８と第８の抵抗Ｒ８を介
して第１のコレクタ電源端子５に接続されている。

電圧ｖｂｌを与える第１のベースバイアス電源端子３は
第５及び第６のトランジスタＱ５　、Ｑ６のベースに夫
々接続されている。

電圧Ｖｂ２を与える第２のベースバイアス電源端子４は
第７及び第８のトランジスタＱ７　、Ｑ８のベースに接
続されている。

第１及び第２の出力端子６．７は第５及び第６ノトラン
ジスタＱ５　、ＱＢのコレクタに夫々接続されている。

第９のトランジスタＱ９のエミッタは第３のトランジス
タＱ３のコレクタに接続され、コレクタは第２のコレク
タと前記第８に接続され、ベースは第３のベースバイア
ス電源端子９に接続されている。

第１０のトランジスタＱＩＯのエミッタは第４のトラン
ジスタＱ４のコレクタに接続され、コレクタは第６のト
ランジスタＱ６のコレクタに接続され、ベースは第３の
ベースバイアス電源端子９に接続されている。

第１１のトランジスタＱｌｌのエミッタは第３のトラン
ジスタＱ３のコレクタに接続され、コレクタは第５のト
ランジスタＱ５のコレクタに接続され、ベースは第４の
ベースバイアス電源端子１０に接続されている。

第１２のトランジスタＱ１２のエミッタは第４のトラン
ジスタＱ４のコレクタに接続され、コレクタは第２のコ
レクタと前記第８に接続され、ベースは第４のベースバ
イアス電源端子１０に接続されている。

なお、第１、第２、第３及び第４の抵抗Ｒ１、Ｒ２、Ｒ
３、Ｒ４は実質的に同一の値を有し、第５及び第６の抵
抗Ｒ５、Ｒ６も実質的に同一の値を有し、第７及び第８
の抵抗Ｒ７、Ｒ８も実質的に同一の値を有する。また、
Ｒ１−Ｒ２−Ｒ３−Ｒ４−Ｒ５−Ｒｅ　−（３／２）・
Ｒ７−（３／２）　　・Ｒ８−ＲＯとなるように各抵抗
Ｒ１〜Ｒ８の値が設定されている。また、第１の対のト
ランジスタＱ１とＱ２は実質的に同一の電気的特性を有
し、同様に、第２の対のトランジスタＱ３とＱ４、第３
の対のトランジスタＱ５とＱ６、第４の対のトランジス
タＱ７とＱ８、第５の対のトランジスタＱ９、ＱＩＯ１
第６の対のトランジスタＱｌｌ、Ｑ１２は夫々実質的に
同一の電気的特性を有する。また、第１及び第２の定電
流源ＩＳＩ、ＩＳ２は、実質的に同一値の電流を供給す
るものであり、例えば直流電源と抵抗又は電流制御半導
体素子との組み合せから成る。また、第１及び第２のコ
レクタ電源端子５．８と第１、第２、第３及び第４のベ
ースバイアス電源端子３．４．９．１０は夫々定電圧源
に接続されている。また、第３及び第４のベースバイア
ス電源端子９．１０の少なくとも一方は電圧可変定電圧
源に接続されている。

［動　作］ この差動増幅器の入力端子１．２に信号ｅ１、Ｑ２を与
えると、典型的な差動増幅器と同様に出力端子６．７間
にｅｌ−Ｑ２に対応した出力電圧が得られる。

負荷抵抗としての第５及び第６の抵抗Ｒ５、Ｒ６に直列
に接続された第７及び第８のトランジスタＱ７　、Ｑ８
は増幅用の２つの対のトランジスタＱｌ　、Ｑ２　、Ｑ
３　、Ｑ４のベース・エミッタ間電圧ＶＢＥの補償用と
して機能する。第９、第１０、第１１及び第１２のトラ
ンジスタＱ９、ＱＬＯｌＱｌｌ、Ｑ１２は第１、第２、
第５及び第６のトランジスタＱｌ　、Ｑ２　、Ｑ５　、
Ｑ６の分流回路を構成するためのものである。

ところで、第３及び第４のトランジスタＱ３、Ｑ４から
成る差動増幅回路のゲインＧｄ２は次式で示すことがで
きる。

Ｇｄ２−　［（Ｒ５＋　Ｒ６＋　ｒ　ｅ７＋　ｒ　Ｑ８
）／（Ｒ３＋Ｒ４＋ｒｅ３＋ｒｅ４）］　　　（１／２
）・・・・・・（２） ここで、ｒｅ３、ｒｅ４、ｒｅ７、ｒｅ８は第３、第４
、第７及び第８のトランジスタＱ３、Ｑ４、Ｑ７、Ｑ８
のエミッタ抵抗である。

（２）式における１／２は第３のトランジスタＱ３のコ
レクタ電流が分割されて第９及び第１１のトランジスタ
Ｑ９、ＱＩＬに流れ、また、第４のトランジスタＱ４の
コレクタ電流が分割されて第１０及び第１２のトランジ
スタＱＩＯ１Ｑ１２に流れることを意味する。ここで、
トランジスタＱ９Ｑ１２、ＱＩＯとＱｌｌを出力のペア
とし、ベース電位は、トランジスタＱ９とＱＬＯｌＱｌ
ｌとＱ１２をベアとしているため各出力ベア（Ｑ９とＱ
１２の加算値及びＱｌＯとＱｌｌの加算値）は等しい値
となる。上記（２）式のゲインＧｄ２は、第３及び第４
のベースバイアス電源端子９．１０の電圧Ｖｂ３、Ｖｂ
４の値によらず常に一定である。即ち、Ｒ５−Ｒ６−Ｒ
３−Ｒ４及びｒ　ｅ７＋　ｒ　ｅ８−　ｒ　ｅ３＋　ｒ
　ｅ４であれば、ケインＧｄ２は１／２になる。

よって、例えば第４のベースバイアス電圧Ｖｂ４をＶｂ
３より高くしていくと、ゲインＶｂ２が１／２に固定さ
れたまま、第３のトランジスタＱ３のコレクタ電流の第
１１のトランジスタＱｌｌへの分流量を増大させ、逆に
第４のトランジスタＱ４の第１０のトランジスタＱＩＯ
への分流量を減少させることになり、一方の負荷抵抗と
しての第５の抵抗Ｒ５の電流が増大し、他方の負荷抵抗
としての第６の抵抗Ｒ６の電流が減少し、出力端子６．
７に直流バイアス電圧（オフセット電圧）を得ることが
できる。

また、第４のベースバイアス電圧Ｖｂ４をＶｂ３より下
げていくと、第３のトランジスタＱ３のコレクタ電流の
第１１のトランジスタＱｌｌへの分流が減少し、逆に第
４のトランジスタＱ４のコレクタ電流の第１０のトラン
ジスタＱＩＯへの分流が増大し、この結果、第５の抵抗
Ｒ５の電流の減少と第６の抵抗Ｒ６の電流の増大か生し
る。

第３のベースバイアス電源端子９の電圧Ｖｂ３を変えた
場合にも第４のベースバイアス電圧Ｖｂ４ヲ変えた時と
同様な電流変化か生じる。

抵抗Ｒ５、Ｒ６に流れるバイアス電流（オフセット電流
）の調整は、第３及び第４のベースバイアス電圧Ｖｂ３
、Ｖｂ４の両方を調整することによっても可能である。

第１及び第２のトランジスタＱｌ　、Ｑ２のエミッタ・
コレクタ間電圧が互いに等しく、第３及び第４のトラン
ジスタＱ３　、Ｑ４のエミッタ・コレクタ間電圧が互い
に等しく、第７及び第８のトランジスタＱ７、Ｑ８のエ
ミッタ・コレクタ間電圧が互いに等しくなるように各コ
レクタ電源電圧Ｖｃｃｌ、ｖｃｃ２、各ベースバイアス
電源電圧Ｖｂｌ、Ｖｂ２、Ｖｂ３、Ｖｂ４を適当に設定
し、且つＲ１−Ｒ２−Ｒ３−Ｒ４−Ｒ５−Ｒ６−２・Ｒ
７／３−２・旧／３−ＲＯ とし、各トランジスタＱ１〜Ｑ１２のエミッタ抵抗ｒｅ
ｌ〜ｒｅ１２をｒｅＯとし、ＲＯがｒｅＯよりも十分に
大きい即ちＲＯ）ｒｅＯとすれば、入力端子１．２と出
力端子６．７との間の差動ゲインＧｄは次式で示される
。

Ｇｄ　−（Ｒ５＋Ｒ６＋　ｒｅ７＋　Ｐｃ８）　／　（
１十Ｒ２＋　ｒ　ｅＬ＋ｒ　ｅ２） ＋　［（Ｒ５＋Ｒ８＋　ｒｅ７＋　Ｐｃ８）　／　（Ｒ
３＋Ｒ４＋　ｒｅ３＋　Ｐｃ４）　］　　・ｌ／２二１
゜５　　・・・・・・（３） トランジスタのベース・エミッタ間電圧の変化量ΔＶＢ
Ｅは、接合部温度の変化量ΔＴに依存し、ΔＴは電力損
失の変化量ΔＰＣに依存するので、次式が成立する。

ΔＶ　ＢＢ／ΔＰＣ−（ΔＶ　ＢＥ／ΔＴ）　　　（Δ
Ｔ／ΔＰＣ）　　　　　・・・・・・（４）第１、第２
、第３、第４、第７及び第８のトランジスタＱ１、Ｑ２
、Ｑ３、Ｑ４、Ｑ７、Ｑ８のベース・エミッタ間電圧を
、それぞれＶＢＥＩ　、ＶＢＥ２　、ＶＢＥ３　、ＶＢ
Ｅ４　、ＶＢＥ７　、ＶＢＥ８とし、入力信号Ｖ１ｎに
よるそれぞれの変化量をΔＶ　ＢＥＩ、ΔＶＢＥ２、Δ
ＶＢＥ３、ΔＶＢＥ４、ΔＶＢＥ７、ΔＶＢＥ８とすれ
ば、第１及び第２のトランジスタＱｌ、Ｑ２のエミッタ
電流の加算値と第３及び第４のトランジスタＱ３　、Ｑ
４のエミッタ電流の加算値は等しくなり、第１０及び第
１１のトランジスタＱ１０、Ｑｌｌのエミッタ電流の加
算値は第３及び第４のトランジスタＱ３　、Ｑ４のエミ
ッタ電流の加算値の１／２になるので、第７のトランジ
スタＱ７のエミッタ電流は、第１及び第３のトランジス
タＱ１、Ｑ３のエミッタ電流に対して１．５倍の値を有
し、同様に、第８のトランジスタＱ８のエミッタ電流は
第２及び第４のトランジスタＱ２　、Ｑ４のエミッタ電
流に対して１．５倍の値を有する。

第１〜第４のトランジスタＱｌ　、Ｑ２　、Ｑ３、Ｑ４
と第７及び第８のトランジスタＱ７．Ｑ８のフレフタ損
失の変化分ΔＰＣ１、ΔＰｃ２、ΔＰＣ３、ΔＰＣ３、
ΔＰＣ４、Ｐｃ７、ΔＰｃ８は次式の関係を有する。

ＡＰＣＩ　−ΔＰｃ３−　（２／３　）−ΔＰＣ７・・
・・・・（５） ΔＰＣ２−ΔＰＣ４−（２／３　）−ＡＰＣ８・・（６
） 故に、トランジスタＱ１〜Ｑ４、Ｑ７、Ｑ８のベース・
エミッタ間電圧の変化分を次式で示すことができる。

ΔＶＢＥＩ　−ΔＶ　ＢＦ２−　（２／３）　　・ΔＶ
　ＢＦ７　　・（７）ΔＶＢＥ２−　ΔＶＢＥ４−　（
２／３）　　−ΔＶＢＥ８−　（８）トランジスタのベ
ース・エミッタ間電圧ＶＢＥの変化分はあたかも入力信
号Ｖｉｎが変化したかのように動作するが、本増幅器で
は△ＶＢＥによるゲインＧｄ’は次式で表わせる。

△ＶＢＥ７　　　　　　　　（２／３）△ＶＢＥＩ！ Ｇ　ｄ　−−１，５・・　（９） △ＶＢＥ１（−△ＶＢＥ３）　　　　　△ＶＢＥＩ即ち
、入力信号に基づくベース・エミッタ間電圧ＶＢＨの変
化に拘らず一定のゲインを保つことができる。

また、この差動増幅器においては、複数の対のトランジ
スタＱｌ　、Ｑ２とＱ３　、Ｑ４とが並列接続されてい
るとによって補償用トランジスタＱ７、Ｑ８を１段にす
ることができる。従って、低電圧動作か可能になる。

また、第２図の回路の第３段目（最終段）の差動増幅器
ＡＭＰ３に第１図の差動増幅器を接続すると、第３及び
第４のベースバイアス電圧Ｖｂ３、Ｖｂ４の調整てオフ
セット電圧（直流バイアス電圧）を出力端子］３．１４
間に得ることか可能になる。

従って、入力端子１１．１２のいずれかにバイアス電圧
を印加する従来方法に比べてオフセット電圧（直流バイ
アス電圧）に基づくノイズ成分が少なくなる。

［発明の効果］ 以上説明したように、本発明によれば、入力信号の変化
に基づくゲインの変化を伴なわないで、オフセット電圧
（バイアス電圧）を容易に得ること又は調整することが
できる。

【図面の簡単な説明】

第１図は本発明の実施例に係わる差動増幅器を示す回路
図、 第２図は多段接続の差動増幅回路を示すブロック図であ
る。 １．２・・・入力端子、３，４，９．１０・・・ベース
バイアス電源端子、５，８・・・コレクタ電源端子、６
．７・・・出力端子、Ｑ１〜Ｑ１２・・・トランジスタ
、Ｒ１−Ｒ１２・・抵抗、Ｉ　Ｓｌ　、　　Ｉ　Ｓ２・
・・定電流源。

Claims (1)

1. 【特許請求の範囲】 ［１］第１及び第２の入力端子（１）（２）と、 前記第１の入力端子（１）にベースが接続されている第
   １のトランジスタ（Ｑ１）と、 前記第２の入力端子（２）にベースが接続されている第
   ２のトランジスタ（Ｑ２）と、 前記第１の入力端子（１）にベースが接続されている第
   ３のトランジスタ（Ｑ３）と、 前記第２の入力端子（２）にベースが接続されている第
   ４のトランジスタ（Ｑ４）と、 前記第１のトランジスタ（Ｑ１）のエミッタと前記第２
   のトランジスタ（Ｑ２）のエミッタとの間に接続され且
   つ互いに直列に接続されている第１及び第２の抵抗（Ｒ
   １）（Ｒ２）と、 前記第３のトランジスタ（Ｑ３）のエミッタと前記第４
   のトランジスタ（Ｑ４）のエミッタとの間に接続され且
   つ互いに直列に接続されている第３及び第４の抵抗（Ｒ
   ３）（Ｒ４）と、 前記第１及び第２の抵抗（Ｒ１）（Ｒ２）の接続点に接
   続された第１の電流源（ＩＳ１）と、前記第３及び第４
   の抵抗（Ｒ３）（Ｒ４）の接続点に接続された第２の電
   流源（ＩＳ２）と、第１のベースバイアス電源端子（３
   ）と、 エミッタが前記第１のトランジスタ（Ｑ１）のコレクタ
   に接続され、ベースが前記第１のベースバイアス電源端
   子（３）に接続された第５のトランジスタ（Ｑ５）と、 エミッタが前記第２のトランジスタ（Ｑ２）のコレクタ
   に接続され、ベースが前記第１のベースバイアス電源端
   子（３）に接続された第６のトランジスタ（Ｑ６）と、 第２のベースバイアス電源端子（４）と、 ベースが前記第２のベースバイアス電源端子（４）に接
   続された第７のトランジスタ（Ｑ７）と、 ベースが前記第２のベースバイアス電源端子（４）に接
   続された第８のトランジスタ（Ｑ８）と、 前記第５のトランジスタ（Ｑ５）のコレクタと前記第７
   のトランジスタ（Ｑ７）のエミッタとの間に接続された
   第５の抵抗（Ｒ５）と、 前記第６のトランジスタ（Ｑ６）のコレクタと前記第８
   のトランジスタ（Ｑ８）のエミッタとの間に接続された
   第６の抵抗（Ｒ６）と、 第１のコレクタ電源端子（５）と、 前記第１のコレクタ電源端子（５）と前記第７及び第８
   のトランジスタ（Ｑ７）（Ｑ８）との間に夫々接続され
   た第７及び第８の抵抗（Ｒ７）（Ｒ８）と、 前記第５のトランジスタ（Ｑ５）のコレクタに接続され
   た第１の出力端子（６）と、 前記第６のトランジスタ（Ｑ６）のコレクタに接続され
   た第２の出力端子（７）と、 第２のコレクタ電源端子（８）と、 第３のベースバイアス電源端子（９）と、 エミッタが前記第３のトランジスタ（Ｑ３）のコレクタ
   に接続され、コレクタが前記第２のコレクタ電源端子（
   ８）に接続され、ベースが前記第３のベースバイアス電
   源端子（９）に接続された第９のトランジスタ（Ｑ９）
   と、 エミッタが前記第４のトランジスタ（Ｑ４）のコレクタ
   に接続され、コレクタが前記第６のトランジスタ（Ｑ６
   ）のコレクタに接続され、ベースが前記第３のベースバ
   イアス電源端子（９）に接続された第１０のトランジス
   タ（Ｑ１０）と、第４のベースバイアス電源端子（１０
   ）と、エミッタが前記第３のトランジスタ（Ｑ３）のコ
   レクタに接続され、コレクタが前記第５のトランジスタ
   （Ｑ５）のコレクタに接続され、ベースが前記第４のベ
   ースバイアス電源端子（１０）に接続された第１１のト
   ランジスタ（Ｑ１１）と、エミッタが前記第４のトラン
   ジスタ（Ｑ４）のコレクタに接続され、コレクタが前記
   第２のコレクタ電源端子（８）に接続され、ベースが前
   記第４のベースバイアス電源端子（１０）に接続された
   第１２のトランジスタ（Ｑ１２）と から成る差動増幅器。