JPH0468318A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH0468318A JPH0468318A JP2181939A JP18193990A JPH0468318A JP H0468318 A JPH0468318 A JP H0468318A JP 2181939 A JP2181939 A JP 2181939A JP 18193990 A JP18193990 A JP 18193990A JP H0468318 A JPH0468318 A JP H0468318A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- active matrix
- inter
- matrix substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 239000011159 matrix material Substances 0.000 title claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 229920001721 polyimide Polymers 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 9
- 239000009719 polyimide resin Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 84
- 239000010410 layer Substances 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100522115 Oryza sativa subsp. japonica PHT1-13 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶等の表示媒体と組み合わせてマトリクス
型の表示装置を構成するためのアクティブマトリクス基
板に関する。
型の表示装置を構成するためのアクティブマトリクス基
板に関する。
（従来の技術）
アクティブマトリクス型表示装置は、高いコントラスト
有し、絵素数が制約されない等の利点がある。そのため
、アクティブマトリクス表示装置に用いられるアクティ
ブマトリクス基板に関する研究が盛んに行われている。
有し、絵素数が制約されない等の利点がある。そのため
、アクティブマトリクス表示装置に用いられるアクティ
ブマトリクス基板に関する研究が盛んに行われている。
アクティブマトリクス基板は複雑な製造工程を経て製造
されるため、製造歩留りが低く製造コストが高いという
欠点を有している。
されるため、製造歩留りが低く製造コストが高いという
欠点を有している。
典型的なアクティブマトリクス基板の部分平面図を第３
図に、第３図のＩＶ−ｒＶ線に沿った断面図を第４図に
示す。ガラス等の絶縁性基板１上に、ＣｒＳ Ｔａ等か
らなる多数のゲートバス配線３が平行に設けられ、ゲー
トバス配線３からはゲート電極２が分岐している。ゲー
トバス配線３は走査線として機能している。ゲート電極
２上には、スイッチング素子として薄膜トランジスタ（
以下では「ＴＦＴＪと称する）１３が形成されている。
図に、第３図のＩＶ−ｒＶ線に沿った断面図を第４図に
示す。ガラス等の絶縁性基板１上に、ＣｒＳ Ｔａ等か
らなる多数のゲートバス配線３が平行に設けられ、ゲー
トバス配線３からはゲート電極２が分岐している。ゲー
トバス配線３は走査線として機能している。ゲート電極
２上には、スイッチング素子として薄膜トランジスタ（
以下では「ＴＦＴＪと称する）１３が形成されている。
ＴＦＴＩ ３の断面構造を第４図に従って説明する。ゲ
ート電極２を覆って絶縁性基板１上の全面に、５ｉＮｘ
（窒化シリコン）、５ｆＯｘ（酸化シリコン）等からな
るゲート絶縁膜４が形成されている。ゲート電極２の上
方のゲート絶縁膜４上には、非晶質シリコン（以下では
ｒａ−ＳｉＪと称する）、多結晶シリコン、ＣｄＳ ｅ
等からなる半導体層５が形成されている。半導体層５の
一方の端部には、Ｔｉ、Ｍｏ、ＡＩ等からなるソース電
極６が重畳形成されている。また、半導体層５のもう一
方の端部には、同様にＴＩ、ＭＯｌＡｌ等からなるドレ
イン電極８が重畳形成されている。
ート電極２を覆って絶縁性基板１上の全面に、５ｉＮｘ
（窒化シリコン）、５ｆＯｘ（酸化シリコン）等からな
るゲート絶縁膜４が形成されている。ゲート電極２の上
方のゲート絶縁膜４上には、非晶質シリコン（以下では
ｒａ−ＳｉＪと称する）、多結晶シリコン、ＣｄＳ ｅ
等からなる半導体層５が形成されている。半導体層５の
一方の端部には、Ｔｉ、Ｍｏ、ＡＩ等からなるソース電
極６が重畳形成されている。また、半導体層５のもう一
方の端部には、同様にＴＩ、ＭＯｌＡｌ等からなるドレ
イン電極８が重畳形成されている。
ドレイン電極８０半導体層５とは反対側の端部には、Ｉ
Ｔ Ｏ（ＩｎｄｉｕｒＡＴｉｎ ０ｘｉｄｅ）からな
る絵素電極１１が重畳されている。第３図に示すように
ソース電極６には、ゲートバス配線３に前述のゲート絶
縁膜４を挟んで交差するソースバス配線７が接続されて
いる。ソースバス配線７は信号線として機能している。
Ｔ Ｏ（ＩｎｄｉｕｒＡＴｉｎ ０ｘｉｄｅ）からな
る絵素電極１１が重畳されている。第３図に示すように
ソース電極６には、ゲートバス配線３に前述のゲート絶
縁膜４を挟んで交差するソースバス配線７が接続されて
いる。ソースバス配線７は信号線として機能している。
ソースバス配線７もソース電極６と同様の金属で形成さ
れている。
れている。
（発明が解決しようとする課題）
第３図及び第４図に示すアクティブマトリクス基板では
、ソースバス配線７と絵素電極１１との間の絶縁不良が
生じ易い。ソースバス配線７と絵素電極１１とが同一の
ゲ・−ト絶縁膜４上に形成されているからである。
、ソースバス配線７と絵素電極１１との間の絶縁不良が
生じ易い。ソースバス配線７と絵素電極１１とが同一の
ゲ・−ト絶縁膜４上に形成されているからである。
このような絶縁不良を解消するために、第５図に示すよ
うに、ＴＦＴ１３上にポリイミド樹脂等からなる層間絶
縁膜１０を形成し、この層間絶縁膜ｉｏ上に絵素電極１
１を形成した構成が考えられる。この構成ではドレイン
電極８と絵素電極１１とは、層間絶縁膜１０に形成され
たコンタクトホール１２を介して接続されている。尚、
第５図のアクティブマトリクス基板では、半導体層５と
ソース電極６及びドレイン電極８との間のオーミックコ
ンタクトをとるため、Ｐ（リン）をドープしたａ−Ｓｆ
（以下では「ｎ＋型ａ−３ｉＪと称する）からなるコン
タクト層９．９が設けられている。第５図の構成ではソ
ースバス配線７と絵素電極１１とが異なる層上に形成さ
れるので、前述の絶縁不良は生じない。
うに、ＴＦＴ１３上にポリイミド樹脂等からなる層間絶
縁膜１０を形成し、この層間絶縁膜ｉｏ上に絵素電極１
１を形成した構成が考えられる。この構成ではドレイン
電極８と絵素電極１１とは、層間絶縁膜１０に形成され
たコンタクトホール１２を介して接続されている。尚、
第５図のアクティブマトリクス基板では、半導体層５と
ソース電極６及びドレイン電極８との間のオーミックコ
ンタクトをとるため、Ｐ（リン）をドープしたａ−Ｓｆ
（以下では「ｎ＋型ａ−３ｉＪと称する）からなるコン
タクト層９．９が設けられている。第５図の構成ではソ
ースバス配線７と絵素電極１１とが異なる層上に形成さ
れるので、前述の絶縁不良は生じない。
また、第５図の断面構成を有するアクティブマトリクス
基板では、第６図に示すように、絵素電極１１とゲート
バス配線３及びソースバス配線７とを重畳して形成する
ことができるので、絵素電極１１とゲートバス配線３及
びソースバス配線７との間の間隙を無くして絵素電極１
１の面積を大きくすることができるいう利点がある。絵
素電極の面積が大きくなると、表示画面の開口率が大き
くなり、画像品位が高められる。
基板では、第６図に示すように、絵素電極１１とゲート
バス配線３及びソースバス配線７とを重畳して形成する
ことができるので、絵素電極１１とゲートバス配線３及
びソースバス配線７との間の間隙を無くして絵素電極１
１の面積を大きくすることができるいう利点がある。絵
素電極の面積が大きくなると、表示画面の開口率が大き
くなり、画像品位が高められる。
更に、層間絶縁膜１０をポリイミド膜等の有機絶縁膜で
形成すると、ＴＰＴ１３等による段差を覆って基板上面
を平坦化することができる。液晶を表示媒体として表示
装置を構成する場合には、基板の上面が平坦であると、
更にその上に形成される配向膜も平坦に形成され、表示
媒体である液晶の段差部での配回不良を低減することが
できる。
形成すると、ＴＰＴ１３等による段差を覆って基板上面
を平坦化することができる。液晶を表示媒体として表示
装置を構成する場合には、基板の上面が平坦であると、
更にその上に形成される配向膜も平坦に形成され、表示
媒体である液晶の段差部での配回不良を低減することが
できる。
ポリイミド樹脂等からなる層間絶縁膜１０をパターン形
成するには、以下の２つの方法がある。
成するには、以下の２つの方法がある。
■ポリイミド等の膜上にポジ型レジストを塗布し、露光
し、アルカリ系の現像液でレジストと共に現像して、最
後にレジストを剥離するウェットエツチング法 ■ポリイミド膜等の上にレジストをバターニングし、ド
ライエツチング法によりエツチングを行い、最後にレジ
ストを剥離する方法 ■の方法では、現像液でポリイミド膜をエツチングする
ため、現像時間が長くなる。そのため、ポリイミド膜を
微細な形状にバターニングすることができない。また、
■のドライエツチング法によれば、ポリイミド膜とレジ
ストとのエツチングの選択性が低いので、レジストの膜
厚を太き（することが必要となる。そのために、この場
合にもポリイミド膜を微細な形状にバターニングするこ
とができない。
し、アルカリ系の現像液でレジストと共に現像して、最
後にレジストを剥離するウェットエツチング法 ■ポリイミド膜等の上にレジストをバターニングし、ド
ライエツチング法によりエツチングを行い、最後にレジ
ストを剥離する方法 ■の方法では、現像液でポリイミド膜をエツチングする
ため、現像時間が長くなる。そのため、ポリイミド膜を
微細な形状にバターニングすることができない。また、
■のドライエツチング法によれば、ポリイミド膜とレジ
ストとのエツチングの選択性が低いので、レジストの膜
厚を太き（することが必要となる。そのために、この場
合にもポリイミド膜を微細な形状にバターニングするこ
とができない。
更に、液晶を表示媒体として用いる表示装置を構成する
場合には、絵素電極１１を覆って層間絶縁膜１０上にポ
リイミド樹脂からなる配向膜が形成されるので、配向膜
を形成するためにポリイミド樹脂を塗布すると、層間絶
縁膜１０の膨潤によるクラック、膜剥がれ等が生じ易い
という問題点もある。
場合には、絵素電極１１を覆って層間絶縁膜１０上にポ
リイミド樹脂からなる配向膜が形成されるので、配向膜
を形成するためにポリイミド樹脂を塗布すると、層間絶
縁膜１０の膨潤によるクラック、膜剥がれ等が生じ易い
という問題点もある。
本発明はこのような問題点を解決するものであリ、本発
明の目的は、微細な形状の層間絶縁膜を容易に形成し得
る構造を有するアクティブマトリクス基板を提供するこ
とである。また、本発明の他の目的は、層間絶縁膜上に
配向膜を塗布して形成しても、層間絶縁膜にクラック、
膜剥がれ等を生じないアクティブマトリクス基板を提供
することである。
明の目的は、微細な形状の層間絶縁膜を容易に形成し得
る構造を有するアクティブマトリクス基板を提供するこ
とである。また、本発明の他の目的は、層間絶縁膜上に
配向膜を塗布して形成しても、層間絶縁膜にクラック、
膜剥がれ等を生じないアクティブマトリクス基板を提供
することである。
（課題を解決するための手段）
本発明のアクティブマトリクス基板は、絶縁性基板と、
該基板上に形成されたスイッチング素子と、該スイッチ
ング素子を覆って形成された層間絶縁膜と、該スイッチ
ング素子の出力端子上の該層間絶縁膜の部分に形成され
たコンタクトホールと、該層間絶縁膜上に形成され且つ
該コンタクトホールを介して該スイッチング素子の該出
力端子に接続された絵素電極と、を備えたアクティブマ
トリクス基板であって、該層間絶縁膜が有機絶縁膜と無
機絶縁膜との多層構造を有しており、そのことによって
上記目的が達成される。
該基板上に形成されたスイッチング素子と、該スイッチ
ング素子を覆って形成された層間絶縁膜と、該スイッチ
ング素子の出力端子上の該層間絶縁膜の部分に形成され
たコンタクトホールと、該層間絶縁膜上に形成され且つ
該コンタクトホールを介して該スイッチング素子の該出
力端子に接続された絵素電極と、を備えたアクティブマ
トリクス基板であって、該層間絶縁膜が有機絶縁膜と無
機絶縁膜との多層構造を有しており、そのことによって
上記目的が達成される。
（作用）
本発明のアクティブマトリクス基板では、スイッチング
素子上に形成された層間絶縁膜が、ポリイミド樹脂やア
クリル樹脂等の有機絶縁膜と、酸化シリコンや窒化シリ
コン等の無機絶縁膜との多層構造を有している。この構
成によれば、有機絶縁膜を無機絶縁膜をエツチングマス
クとして用いてエツチングすることにより、層間絶縁膜
を微細な形状にパターニングすることができる。また、
ポリイミド樹脂等からなる液晶分子配回膜が更にこの上
に形成される場合にも、有機絶縁膜と配向膜との間に無
機絶縁膜が存在するので、有機絶縁膜にクラック、膜剥
がれ等も生じない。
素子上に形成された層間絶縁膜が、ポリイミド樹脂やア
クリル樹脂等の有機絶縁膜と、酸化シリコンや窒化シリ
コン等の無機絶縁膜との多層構造を有している。この構
成によれば、有機絶縁膜を無機絶縁膜をエツチングマス
クとして用いてエツチングすることにより、層間絶縁膜
を微細な形状にパターニングすることができる。また、
ポリイミド樹脂等からなる液晶分子配回膜が更にこの上
に形成される場合にも、有機絶縁膜と配向膜との間に無
機絶縁膜が存在するので、有機絶縁膜にクラック、膜剥
がれ等も生じない。
（実施例）
本発明の実施例について以下に説明する。本実施例のア
クティブマトリクス基板の一実施例の断面図を第１図に
示す。本実施例の部分平面図は、第６図に示すものと同
様である。本実施例のアクティブマトリクス基板は、ガ
ラス等の絶縁性基板１と、基板１上に形成されたスイッ
チング素子として機能するＴＦＴＩ ３とを有している
。ＴＦＴＩ３の入力端子として機能するソース電極６に
は、信号線として機能するソースバス配線７が接続され
ている。ＴＦＴＩ３及びソースバス配線７を覆って基板
１上の全面に層間絶縁膜１０が形成されている。層間絶
縁膜１０は有機絶縁膜１０ａと無機絶縁膜１０ｂとの２
層構造を有している。ＴＦＴＩ３の出力端子として機能
するドレイン電極８上の層間絶縁膜１０の部分には、コ
ンタクトホール１２が形成されている。絵素電極１１は
層間絶縁膜１０上に形成され且つコンタクトホール１２
を介してＴＦＴＩ３のドレイン電極８に接続されている
。また、絵素電極１１は、第６図に示すように、ケート
バス配線３の一部及びソースバス配線７の一部に重畳さ
れるように形成されている。
クティブマトリクス基板の一実施例の断面図を第１図に
示す。本実施例の部分平面図は、第６図に示すものと同
様である。本実施例のアクティブマトリクス基板は、ガ
ラス等の絶縁性基板１と、基板１上に形成されたスイッ
チング素子として機能するＴＦＴＩ ３とを有している
。ＴＦＴＩ３の入力端子として機能するソース電極６に
は、信号線として機能するソースバス配線７が接続され
ている。ＴＦＴＩ３及びソースバス配線７を覆って基板
１上の全面に層間絶縁膜１０が形成されている。層間絶
縁膜１０は有機絶縁膜１０ａと無機絶縁膜１０ｂとの２
層構造を有している。ＴＦＴＩ３の出力端子として機能
するドレイン電極８上の層間絶縁膜１０の部分には、コ
ンタクトホール１２が形成されている。絵素電極１１は
層間絶縁膜１０上に形成され且つコンタクトホール１２
を介してＴＦＴＩ３のドレイン電極８に接続されている
。また、絵素電極１１は、第６図に示すように、ケート
バス配線３の一部及びソースバス配線７の一部に重畳さ
れるように形成されている。
第１図のアクティブマトリクス基板の製造工程を第２図
＜ａ＞〜（ｃ）に示す。本実施例のアクティブマトリク
ス基板の製造工程について以下に説明する。まず、ガラ
スからなる絶縁性基板１上に、スパッタリング法により
３０００人の厚さのＴａ金属層を形成し、この金属層を
フォトリングラフィ法及びエツチングによりパターニン
グを行って、ゲートバス配線３及びゲート電極２を形成
した。次に、プラズマＣＶＤ法により、４０００人の厚
さのＳｉＮｘからなるゲート絶縁膜４と、後に半導体層
５となる厚さ１０００人のａ−Ｓｉ層と、後にコンタク
ト層９．９となる厚さ４００人のｎ１型ａ−Ｓｉ層とを
この順で連続的に形成した。
＜ａ＞〜（ｃ）に示す。本実施例のアクティブマトリク
ス基板の製造工程について以下に説明する。まず、ガラ
スからなる絶縁性基板１上に、スパッタリング法により
３０００人の厚さのＴａ金属層を形成し、この金属層を
フォトリングラフィ法及びエツチングによりパターニン
グを行って、ゲートバス配線３及びゲート電極２を形成
した。次に、プラズマＣＶＤ法により、４０００人の厚
さのＳｉＮｘからなるゲート絶縁膜４と、後に半導体層
５となる厚さ１０００人のａ−Ｓｉ層と、後にコンタク
ト層９．９となる厚さ４００人のｎ１型ａ−Ｓｉ層とを
この順で連続的に形成した。
次に、ｎ９型ａ −Ｓ、 ｉ層とａ−Ｓｉ層のパターニ
ングを行って、コンタクト層９．９及び半導体層５を形
成した。次に、この基板上の全面に、厚さ２０００人の
Ｍｏ金属層をスパッタリング法によって形成し、このＭ
ｏ金属層のパターニングを行って、ソース電極６、ドレ
イン電極８、及びソースバス配線７を形成した（第２図
（ａ））。以上により、ＴＦＴＩ ３が完成する。
ングを行って、コンタクト層９．９及び半導体層５を形
成した。次に、この基板上の全面に、厚さ２０００人の
Ｍｏ金属層をスパッタリング法によって形成し、このＭ
ｏ金属層のパターニングを行って、ソース電極６、ドレ
イン電極８、及びソースバス配線７を形成した（第２図
（ａ））。以上により、ＴＦＴＩ ３が完成する。
次に、ＴＦＴＩ３を形成した基板１上の全面にポリイミ
ド樹脂を１μｍの厚さに塗布し、有機絶縁膜１０ａを形
成した。更に、有機絶縁膜１０ａ上の全面に、スパッタ
リング法によって厚さ１゜００ ＡノＳ Ｉ Ｏ２１！
ｉを形成した。この５ｉｏＪのパターニングを行って、
ＴＰＴ１３のドレイン電極８上のＳｉＯ２膜を除去し、
無機絶縁膜１０ｂを形成した（第２図（ｂ））。
ド樹脂を１μｍの厚さに塗布し、有機絶縁膜１０ａを形
成した。更に、有機絶縁膜１０ａ上の全面に、スパッタ
リング法によって厚さ１゜００ ＡノＳ Ｉ Ｏ２１！
ｉを形成した。この５ｉｏＪのパターニングを行って、
ＴＰＴ１３のドレイン電極８上のＳｉＯ２膜を除去し、
無機絶縁膜１０ｂを形成した（第２図（ｂ））。
次に、無機絶縁膜１０ｂをマスクとしてドライエツチン
グを行い、有機絶縁膜１０ａにコンタクトホール１２を
形成した（第２図（Ｃ））。更に、無機絶縁膜１０ｂ上
の全面にＩＴＯ膜を形成し、パターニングを行って絵素
電極１１を形成した（第１図）。絵素電極１１は層間絶
縁膜１０に形成されたコンタクトホール１２を介してＴ
ＰＴ１３のドレイン電極８に接続されている。
グを行い、有機絶縁膜１０ａにコンタクトホール１２を
形成した（第２図（Ｃ））。更に、無機絶縁膜１０ｂ上
の全面にＩＴＯ膜を形成し、パターニングを行って絵素
電極１１を形成した（第１図）。絵素電極１１は層間絶
縁膜１０に形成されたコンタクトホール１２を介してＴ
ＰＴ１３のドレイン電極８に接続されている。
本実施例のアクティブマトリクス基板では、層間絶縁膜
１０が有機絶縁膜１０ａと無機絶縁膜ｌＯｂとの２層構
造を有しているので、有機絶縁膜１０ａにコンタクトホ
ール１２を形成するドライエツチングに際して、無機絶
縁膜１０ｂをマスクとして用いることができる。従って
、有機絶縁膜１０ａの微細な形状を形成することが可能
となる。
１０が有機絶縁膜１０ａと無機絶縁膜ｌＯｂとの２層構
造を有しているので、有機絶縁膜１０ａにコンタクトホ
ール１２を形成するドライエツチングに際して、無機絶
縁膜１０ｂをマスクとして用いることができる。従って
、有機絶縁膜１０ａの微細な形状を形成することが可能
となる。
また、更に本実施例のアクティブマトリクス基板上にポ
リイミド膜からなる配向膜を形成する場合には、該配向
膜を形成するためにポリイミド樹脂を塗布しても、無機
絶縁膜１０ｂの存在により、有機絶縁膜１０ａの膨潤に
よるクラック、膜剥がれ等を生じない。層間絶縁膜１０
が２層構造なので、層間絶縁膜１０の絶縁性も向上して
いる。
リイミド膜からなる配向膜を形成する場合には、該配向
膜を形成するためにポリイミド樹脂を塗布しても、無機
絶縁膜１０ｂの存在により、有機絶縁膜１０ａの膨潤に
よるクラック、膜剥がれ等を生じない。層間絶縁膜１０
が２層構造なので、層間絶縁膜１０の絶縁性も向上して
いる。
本実施例では無機絶縁膜ｉｏｂにＳｉＯ２を用いたが、
他にＳｉＮ、等も用いることができる。また、本実施例
では有機絶縁膜のパターニングをドライエツチング法に
よって行ったが、有機絶縁膜がポリイミド樹脂の場合に
はアルカリ溶液によるウェットエツチング法によって行
ってもよい。更に、本実施例では有機絶縁膜としてポリ
イミド樹脂を用いたが、アクリル樹脂等の他の有機材料
を用いることもできる。
他にＳｉＮ、等も用いることができる。また、本実施例
では有機絶縁膜のパターニングをドライエツチング法に
よって行ったが、有機絶縁膜がポリイミド樹脂の場合に
はアルカリ溶液によるウェットエツチング法によって行
ってもよい。更に、本実施例では有機絶縁膜としてポリ
イミド樹脂を用いたが、アクリル樹脂等の他の有機材料
を用いることもできる。
また、本実施例ではスイッチング素子としてＴＰＴを用
いた場合について説明したが、他の例えば、Ｍ Ｔ Ｍ
（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）素
子、ダイオード、バリスタ等を用いたアクティブマトリ
クス基板にも適用することができる。
いた場合について説明したが、他の例えば、Ｍ Ｔ Ｍ
（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）素
子、ダイオード、バリスタ等を用いたアクティブマトリ
クス基板にも適用することができる。
（発明の効果）
本発明のアクティブマトリクス基板では、層間絶縁膜が
有機絶縁膜と無機絶縁膜との多層構造を有しているので
、微細な形状の層間絶縁膜を容易に形成することができ
る。従って、本発明によれば、信号線と絵素電極との間
の絶縁不良を生じることのないアクティブマトリクス基
板を得ることができる。また、本発明のアクティブマト
リクス基板上に配向膜を塗布して形成しても、層間絶縁
膜にクラック、膜剥がれ等を生じないので、高い歩留り
でアクティブマトリクス基板を得ることができる。
有機絶縁膜と無機絶縁膜との多層構造を有しているので
、微細な形状の層間絶縁膜を容易に形成することができ
る。従って、本発明によれば、信号線と絵素電極との間
の絶縁不良を生じることのないアクティブマトリクス基
板を得ることができる。また、本発明のアクティブマト
リクス基板上に配向膜を塗布して形成しても、層間絶縁
膜にクラック、膜剥がれ等を生じないので、高い歩留り
でアクティブマトリクス基板を得ることができる。
４、 の、 な号日
第１図は本発明のアクティブマトリクス基板の一実施例
の断面図、第２図＜ａ＞〜（ｃ）は第１図のアクティブ
マトリクス基板の製造工程を示す図、第３図は従来のア
クティブマトリクス基板の部分平面図、第４図は第３図
のＴＶ−ＴＶ線に沿った断面図、第５図は絵素電極とソ
ースバス配線との絶縁不良を低減したアクティブマトリ
クス基板の改良例の断面図、第６図は第５図及び第１図
に示したアクティブマトリクス基板の部分平面図である
。
の断面図、第２図＜ａ＞〜（ｃ）は第１図のアクティブ
マトリクス基板の製造工程を示す図、第３図は従来のア
クティブマトリクス基板の部分平面図、第４図は第３図
のＴＶ−ＴＶ線に沿った断面図、第５図は絵素電極とソ
ースバス配線との絶縁不良を低減したアクティブマトリ
クス基板の改良例の断面図、第６図は第５図及び第１図
に示したアクティブマトリクス基板の部分平面図である
。
１・・・絶縁性基板、２・・・ゲート電極、３・・・ゲ
ートバス配線、４・・・ゲート絶縁膜、５・・・半導体
層、６・・・ソー：２．ｉ極、７・・・ソースバス配線
、８・・・ドレイン電極、９・・・コンタクト層、ｌＯ
・・・層間絶縁膜、１０ａ・・・有機絶縁膜、１０ｂ・
・・無機絶縁膜、１１・・・絵素電極、１２・・・コン
タクトホール、１３・・・ＴＰＴ０ 以上
ートバス配線、４・・・ゲート絶縁膜、５・・・半導体
層、６・・・ソー：２．ｉ極、７・・・ソースバス配線
、８・・・ドレイン電極、９・・・コンタクト層、ｌＯ
・・・層間絶縁膜、１０ａ・・・有機絶縁膜、１０ｂ・
・・無機絶縁膜、１１・・・絵素電極、１２・・・コン
タクトホール、１３・・・ＴＰＴ０ 以上
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板と、該基板上に形成されたスイッチング
素子と、該スイッチング素子を覆って形成された層間絶
縁膜と、該スイッチング素子の出力端子上の該層間絶縁
膜の部分に形成されたコンタクトホールと、該層間絶縁
膜上に形成され且つ該コンタクトホールを介して該スイ
ッチング素子の該出力端子に接続された絵素電極と、を
備えたアクティブマトリクス基板であって、 該層間絶縁膜が有機絶縁膜と無機絶縁膜との多層構造を
有するアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18193990A JP3053848B2 (ja) | 1990-07-09 | 1990-07-09 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18193990A JP3053848B2 (ja) | 1990-07-09 | 1990-07-09 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468318A true JPH0468318A (ja) | 1992-03-04 |
| JP3053848B2 JP3053848B2 (ja) | 2000-06-19 |
Family
ID=16109539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18193990A Expired - Lifetime JP3053848B2 (ja) | 1990-07-09 | 1990-07-09 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3053848B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06118432A (ja) * | 1992-10-09 | 1994-04-28 | Seiko Epson Corp | 液晶表示装置 |
| JPH06138488A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| JPH06138489A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
| US5933208A (en) * | 1996-04-25 | 1999-08-03 | Lg Electronics, Inc. | Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT |
| JPH11212109A (ja) * | 1998-01-28 | 1999-08-06 | Sharp Corp | 液晶表示装置用基板 |
| US6001539A (en) * | 1996-04-08 | 1999-12-14 | Lg Electronics, Inc. | Method for manufacturing liquid crystal display |
| US6038008A (en) * | 1996-11-29 | 2000-03-14 | Lg Electronics Inc. | Method of making LCD having roughened steps of the protection layer |
| US6052162A (en) * | 1995-08-11 | 2000-04-18 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device with connecting electrode and pixel electrode connected via contact hole through interlayer insulating film and method for fabricating |
| US6100954A (en) * | 1996-03-26 | 2000-08-08 | Lg Electronics Inc. | Liquid crystal display with planarizing organic gate insulator and organic planarization layer and method for manufacturing |
| KR100264759B1 (ko) * | 1997-06-25 | 2000-09-01 | 가네꼬 히사시 | 단순 공정으로 신뢰성 있게 제조된 박막 트랜지스터 및 게이트 단자의 구조 |
| EP1058314A2 (en) * | 1999-06-04 | 2000-12-06 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US6188452B1 (en) | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| US6211928B1 (en) | 1996-03-26 | 2001-04-03 | Lg Electronics Inc. | Liquid crystal display and method for manufacturing the same |
| KR100287666B1 (ko) * | 1997-06-23 | 2001-04-16 | 마찌다 가쯔히꼬 | 액티브매트릭스기판 |
| JP2001356711A (ja) * | 2000-06-13 | 2001-12-26 | Sony Corp | 表示装置 |
| US6372534B1 (en) | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US6476901B2 (en) | 1997-10-06 | 2002-11-05 | Sharp Kabushiki Kaisha | Liquid crystal display including interlayer insulating layer at peripheral sealing portion |
| US6614493B1 (en) | 1996-11-27 | 2003-09-02 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| US6774975B2 (en) | 2000-02-25 | 2004-08-10 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel having a patterned spacer |
-
1990
- 1990-07-09 JP JP18193990A patent/JP3053848B2/ja not_active Expired - Lifetime
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06118432A (ja) * | 1992-10-09 | 1994-04-28 | Seiko Epson Corp | 液晶表示装置 |
| JPH06138488A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| JPH06138489A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| US7531838B2 (en) | 1995-06-06 | 2009-05-12 | Lg Display Co., Ltd. | LCD with increased pixel opening sizes |
| US6376270B1 (en) | 1995-06-06 | 2002-04-23 | Lg. Philips Lcd Co., Ltd. | Method of making an array of TFTs having an insulation layer with a low dielectric constant |
| US6372534B1 (en) | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US6870188B2 (en) | 1995-06-06 | 2005-03-22 | Lg. Philips Lcd Co., Ltd. | LCD with increased pixel opening sizes |
| US8198110B2 (en) | 1995-06-06 | 2012-06-12 | Lg Display Co., Ltd. | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US7445948B2 (en) | 1995-06-06 | 2008-11-04 | Lg. Display Co., Ltd. | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US6507045B2 (en) | 1995-06-06 | 2003-01-14 | Lg Philips Lcd Co., Ltd. | LCD with increased pixel opening sizes |
| US7745830B2 (en) | 1995-06-06 | 2010-06-29 | Lg Display Co., Ltd. | LCD with increased pixel opening sizes |
| US6052162A (en) * | 1995-08-11 | 2000-04-18 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device with connecting electrode and pixel electrode connected via contact hole through interlayer insulating film and method for fabricating |
| US6100954A (en) * | 1996-03-26 | 2000-08-08 | Lg Electronics Inc. | Liquid crystal display with planarizing organic gate insulator and organic planarization layer and method for manufacturing |
| US6211928B1 (en) | 1996-03-26 | 2001-04-03 | Lg Electronics Inc. | Liquid crystal display and method for manufacturing the same |
| US6001539A (en) * | 1996-04-08 | 1999-12-14 | Lg Electronics, Inc. | Method for manufacturing liquid crystal display |
| US5926702A (en) * | 1996-04-16 | 1999-07-20 | Lg Electronics, Inc. | Method of fabricating TFT array substrate |
| US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
| US5933208A (en) * | 1996-04-25 | 1999-08-03 | Lg Electronics, Inc. | Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT |
| US6188452B1 (en) | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| US6614493B1 (en) | 1996-11-27 | 2003-09-02 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| US6038008A (en) * | 1996-11-29 | 2000-03-14 | Lg Electronics Inc. | Method of making LCD having roughened steps of the protection layer |
| KR100287666B1 (ko) * | 1997-06-23 | 2001-04-16 | 마찌다 가쯔히꼬 | 액티브매트릭스기판 |
| KR100264759B1 (ko) * | 1997-06-25 | 2000-09-01 | 가네꼬 히사시 | 단순 공정으로 신뢰성 있게 제조된 박막 트랜지스터 및 게이트 단자의 구조 |
| US6476901B2 (en) | 1997-10-06 | 2002-11-05 | Sharp Kabushiki Kaisha | Liquid crystal display including interlayer insulating layer at peripheral sealing portion |
| JPH11212109A (ja) * | 1998-01-28 | 1999-08-06 | Sharp Corp | 液晶表示装置用基板 |
| EP1058314A2 (en) * | 1999-06-04 | 2000-12-06 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| EP1058314B1 (en) * | 1999-06-04 | 2011-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US9293726B2 (en) | 1999-06-04 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US6774975B2 (en) | 2000-02-25 | 2004-08-10 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel having a patterned spacer |
| JP2001356711A (ja) * | 2000-06-13 | 2001-12-26 | Sony Corp | 表示装置 |
| JP4581187B2 (ja) * | 2000-06-13 | 2010-11-17 | ソニー株式会社 | 表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3053848B2 (ja) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0468318A (ja) | アクティブマトリクス基板 | |
| KR100338480B1 (ko) | 액정표시장치및그제조방법 | |
| TW526551B (en) | Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100344206B1 (ko) | 어레이기판의 제조방법 및 액정표시장치의 제조방법 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| CN100587927C (zh) | 薄膜晶体管基板及其制造方法 | |
| TW586223B (en) | Thin film transistor array panel and fabricating method thereof | |
| TW562961B (en) | Liquid crystal display device | |
| JPS6319876A (ja) | 薄膜トランジスタ装置 | |
| JPH10307305A (ja) | アレイ基板、液晶表示装置及びそれらの製造方法 | |
| JPH112835A (ja) | アクティブマトリクス基板 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JP2533137B2 (ja) | 薄膜トランジスタマトリクス | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JP2000077667A (ja) | 半導体装置の製造方法 | |
| JP3151209B2 (ja) | マトリクス型表示装置の製造方法 | |
| JP2668935B2 (ja) | マトリクス型画像表示装置用半導体装置およびその製造方法 | |
| JPH0496022A (ja) | アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子 | |
| JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JPH04253031A (ja) | 液晶表示装置の製造方法 | |
| JPH1172802A (ja) | アクティブ素子アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080407 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |