[go: up one dir, main page]

JPH0466102B2 - - Google Patents

Info

Publication number
JPH0466102B2
JPH0466102B2 JP60135577A JP13557785A JPH0466102B2 JP H0466102 B2 JPH0466102 B2 JP H0466102B2 JP 60135577 A JP60135577 A JP 60135577A JP 13557785 A JP13557785 A JP 13557785A JP H0466102 B2 JPH0466102 B2 JP H0466102B2
Authority
JP
Japan
Prior art keywords
type impurity
region
impurity region
emitter
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60135577A
Other languages
Japanese (ja)
Other versions
JPS61294855A (en
Inventor
Hiroshi Yoshida
Hidetaka Yamagishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60135577A priority Critical patent/JPS61294855A/en
Publication of JPS61294855A publication Critical patent/JPS61294855A/en
Publication of JPH0466102B2 publication Critical patent/JPH0466102B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に
バイポーラトランジスタのエミツタを形成する方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming an emitter of a bipolar transistor.

〔従来の技術〕[Conventional technology]

従来、バイポーラトランジスタのエミツタ形成
は、不純物を気相拡散法により拡散して形成する
方法と、イオン注入によりシリコンに不純物を打
ち込んで形成する方法がある。
Conventionally, the emitter of a bipolar transistor can be formed by diffusing impurities using a vapor phase diffusion method or by implanting impurities into silicon by ion implantation.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の二つの方法には以下の欠点があ
る。
The two conventional methods described above have the following drawbacks.

(1) 不純物を気相拡散法により拡散して形成する
方法の欠点は、シリコン中に拡散する不純物濃
度にばらつきがあり、特に大口径のウエーハの
場合は、不純物濃度のばらつきが顕著となり、
トランジスタの電流増幅率を大幅にばらつかせ
る欠点がある。
(1) The disadvantage of forming the silicon by diffusing impurities using the vapor phase diffusion method is that the concentration of impurities diffused into silicon varies, and especially in the case of large diameter wafers, the dispersion in impurity concentration becomes significant.
This has the disadvantage that the current amplification factor of the transistor varies greatly.

(2) 不純物をイオン注入法によりシリコンで打ち
込む方法の欠点としては、不純物イオンを高エ
ネルギーでシリコンに打ち込むことにより、シ
リコン結晶に損傷を与え、結晶欠陥を発生させ
るため、イオン注入後に、熱処理を行つて結晶
欠陥の回復を図つているが、しかし、熱処理に
よる回復も完全なものではなく、トランジスタ
のエミツタ、ベース間にリーク電流が残り、ト
ランジスタの特性を劣化させる欠点がある。
(2) The disadvantage of implanting impurities into silicon using ion implantation is that impurity ions are implanted into silicon with high energy, damaging the silicon crystal and creating crystal defects. However, the recovery by heat treatment is not perfect, and leakage current remains between the emitter and base of the transistor, deteriorating the characteristics of the transistor.

本発明は上述の従来の欠点を除去し、イオン注
入による結晶欠陥がすくなくトランジスタのエミ
ツタ−ベース間リークのすくなく、かつシリコ
ン、酸化膜界面の安定したバイポーラトランジス
タを提供すことを目的とする。
It is an object of the present invention to eliminate the above-mentioned conventional drawbacks, and to provide a bipolar transistor with few crystal defects caused by ion implantation, with little leakage between the emitter and base of the transistor, and with a stable silicon-oxide film interface.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置の製造方法は、P型不純物
領域をべーす領域とすバイポーラトランジスタの
エミツタ形成において、前記P型不純物領域にN
型不純物を高エネルギーのイオン注入により打ち
込み第一のN型不純物領域を形成する工程と、該
第1のN型不純物領域に低温でかつ短時間のガス
拡散を行い第2のN型不純物領域を形成する工程
と、ガス拡散温度により高温の不活性ガス中で加
熱し前記第1及び第2ののN型不純物領域を同時
に熱処理する工程とを含んで構成される。
In the method for manufacturing a semiconductor device of the present invention, in forming an emitter of a bipolar transistor using a P-type impurity region as a base region, N
forming a first N-type impurity region by implanting type impurities by high-energy ion implantation, and forming a second N-type impurity region by performing gas diffusion into the first N-type impurity region at a low temperature and for a short time. and a step of simultaneously heat-treating the first and second N-type impurity regions by heating in a high-temperature inert gas at a gas diffusion temperature.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明す
る。第1図は、本発明の一実施例を説明するため
の断面図である。
Next, the present invention will be explained with reference to the drawings. FIG. 1 is a sectional view for explaining one embodiment of the present invention.

本発明の半導体装置の製造方法は、第1図に示
すように、N-エピタキシヤル層1に、バイポー
ラトランジスタのベースであるP+ベース領域2
を形成し、高エネルギーのイオン注入によりN型
不純物をシリコンに打ち込み深いN+領域3を形
成し、さらに、N型不純物を低温(約800℃)で、
短時間拡散することで、高濃度で浅いN++領域4
を形成する。次に、高温の熱処理を加えることに
より、バイポーラトランジスタのエミツタを形成
する製造方法である。
As shown in FIG. 1, the method for manufacturing a semiconductor device according to the present invention includes adding a P + base region 2, which is the base of a bipolar transistor, to an N - epitaxial layer 1.
N-type impurities are implanted into the silicon by high-energy ion implantation to form a deep N + region 3, and then N-type impurities are implanted at low temperature (approximately 800°C).
High concentration and shallow N ++ region 4 by diffusion for a short time
form. Next, there is a manufacturing method in which the emitter of a bipolar transistor is formed by applying high-temperature heat treatment.

第2図は以上説明した一実施例により形成され
たトランジスタのエミツタ縦方向の不純物プロフ
アイルを示す図である。
FIG. 2 is a diagram showing an impurity profile in the vertical direction of the emitter of a transistor formed according to the embodiment described above.

第2図において、A曲線はベース不純物プロフ
アイル、B曲線はイオン注入により形成されたエ
ミツタ不純物プロフアイル、又C曲線は低温で拡
散することにより形成される不純物プロフアイル
である。本実施例においては、イオン注入により
深いN+領域3を形成しているのでこの領域には
イオン注入により発生した結晶欠陥を有してい
る。ところが本実施例ではイオン注入後にN型不
純物を低温で、短時間拡散し浅いN++領域4を形
成しその後熱処理するので、浅いN++領域でゲツ
タリングし結晶欠陥が軽減され、その結果トラン
ジスタのエミツタ−ベース間のリークを軽減させ
ることができる。
In FIG. 2, curve A is the base impurity profile, curve B is the emitter impurity profile formed by ion implantation, and curve C is the impurity profile formed by diffusion at low temperature. In this embodiment, since the deep N + region 3 is formed by ion implantation, this region has crystal defects caused by the ion implantation. However, in this embodiment, after ion implantation, N-type impurities are diffused at a low temperature for a short time to form a shallow N ++ region 4, and then heat treated, so that gettering and crystal defects in the shallow N ++ region are reduced, and as a result, the transistor The leakage between the emitter and the base can be reduced.

また、浅いN++領域4を形成する拡散によつて
酸化膜5およびエミツタ領域4の表面にガラス層
6を形成できるため、シリコン、酸化膜界面の安
定化を図る効果もある。
Further, since the glass layer 6 can be formed on the surface of the oxide film 5 and the emitter region 4 by diffusion to form the shallow N ++ region 4, there is also the effect of stabilizing the interface between the silicon and the oxide film.

〔発明の効果〕〔Effect of the invention〕

以上説明したとおり、本発明によれば、バイポ
ーラトランジスタのエミツタ形成において、イオ
ン注入により発生する結晶欠陥をすくなくし、ト
ランジスタのエミツタ、ベース間リークを少なく
し、かつシリコン、酸化膜界面の安定した製品が
得られるという効果がある。
As explained above, according to the present invention, in forming the emitter of a bipolar transistor, crystal defects caused by ion implantation can be reduced, leakage between the emitter and base of the transistor can be reduced, and the silicon and oxide film interface can be stabilized. This has the effect that it can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を説明するための断
面図、第2図は本発明の一実施例により形成され
たトランジスタのエミツタ縦方向の不純物プロフ
アイルを示す図である。 1……N-エピタキシヤル層、2……P+ベース
領域、3……深いN+領域、4……浅いN++領域、
5……酸化膜、6……ガラス層。
FIG. 1 is a cross-sectional view for explaining one embodiment of the present invention, and FIG. 2 is a diagram showing an impurity profile in the vertical direction of the emitter of a transistor formed according to one embodiment of the present invention. 1...N - epitaxial layer, 2...P + base region, 3...deep N + region, 4...shallow N ++ region,
5... Oxide film, 6... Glass layer.

Claims (1)

【特許請求の範囲】[Claims] 1 P型不純物領域をベース領域とするバイポー
ラトランジスタのエミツタ形成において、前記P
型不純物領域にN型不純物を高エネルギーイオン
注入により打込み第1のN型不純物領域を形成す
る工程と、該第1のN型不純物領域に低温でかつ
短時間のガス拡散を行い前記第1のN型不純物領
域より高濃度の第2のN型不純物領域を形成する
工程と、ガス拡散温度より高温の不活性ガス中で
加熱し前記第1及び第2のN型不純物領域を同時
に熱処理する工程とを含むことを特徴とする半導
体装置の製造方法。
1 In forming the emitter of a bipolar transistor having a P-type impurity region as a base region, the P-type impurity region is
forming a first N-type impurity region by implanting N-type impurities into the type impurity region by high-energy ion implantation; and performing gas diffusion at low temperature and for a short time into the first N-type impurity region to form the first a step of forming a second N-type impurity region with a higher concentration than the N-type impurity region; and a step of simultaneously heat-treating the first and second N-type impurity regions by heating in an inert gas at a temperature higher than the gas diffusion temperature. A method for manufacturing a semiconductor device, comprising:
JP60135577A 1985-06-21 1985-06-21 Manufacturing method of semiconductor device Granted JPS61294855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60135577A JPS61294855A (en) 1985-06-21 1985-06-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60135577A JPS61294855A (en) 1985-06-21 1985-06-21 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPS61294855A JPS61294855A (en) 1986-12-25
JPH0466102B2 true JPH0466102B2 (en) 1992-10-22

Family

ID=15155065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60135577A Granted JPS61294855A (en) 1985-06-21 1985-06-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPS61294855A (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396666A (en) * 1977-02-04 1978-08-24 Hitachi Ltd Manufacture of semiconductor device with pn junction
JPS53130981A (en) * 1977-04-20 1978-11-15 Nec Corp Manufacture for semiconductor device
JPS59152665A (en) * 1983-02-21 1984-08-31 Nec Corp Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPS61294855A (en) 1986-12-25

Similar Documents

Publication Publication Date Title
JPH0366165A (en) Diffusion of impurities to semiconductor substrate
JPH0466102B2 (en)
JPH04287332A (en) Manufacture of semiconductor element
JPH04251939A (en) Semiconductor device and manufacture thereof
JPH02288353A (en) Manufacturing method of semiconductor device
JPH1187260A (en) Method for manufacturing semiconductor device
JPH10233457A (en) Manufacture of semiconductor device
JP2563798B2 (en) Method for manufacturing semiconductor device
JPH01245519A (en) Manufacture of semiconductor device
JPH023916A (en) Manufacturing method of semiconductor device
JPS6245179A (en) Manufacturing method of semiconductor device
JPS5927524A (en) Fabrication of semiconductor device
JP2006294772A (en) Manufacturing method of semiconductor device
JPH01144679A (en) Manufacturing method of semiconductor device
JPH04168764A (en) Manufacture of semiconductor device
JPS62241376A (en) Manufacturing method of MOS type semiconductor device
JPH03265131A (en) Manufacture of semiconductor device
JPS63226920A (en) Manufacturing method of semiconductor device
JP2743452B2 (en) Method for manufacturing semiconductor device
JPS60253264A (en) Manufacturing method of semiconductor device
JPS60175416A (en) Manufacture of semiconductor device
JPS59200464A (en) Method for manufacturing bipolar semiconductor device
JPH04213834A (en) Manufacture of bipolar integrated circuit
JPS63273317A (en) Manufacture of semiconductor device
JPH0479132B2 (en)