JPH0463005A - 自動ゲイン制御装置 - Google Patents
自動ゲイン制御装置Info
- Publication number
- JPH0463005A JPH0463005A JP17259590A JP17259590A JPH0463005A JP H0463005 A JPH0463005 A JP H0463005A JP 17259590 A JP17259590 A JP 17259590A JP 17259590 A JP17259590 A JP 17259590A JP H0463005 A JPH0463005 A JP H0463005A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- memory
- histogram
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 239000006185 dispersion Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、計測器等電気回路一般における自動ゲイン制
御装置に関し、特にビデオ信号の自動ゲイン制御装置に
関係する。
御装置に関し、特にビデオ信号の自動ゲイン制御装置に
関係する。
［従来の技術］
従来の自動ゲイン制御は、人力信号の最大値（Ｖｍａｘ
）と、最小値（Ｖｍｉｎ ）を調べて、増巾器へ下式の
ようなフィードバック信号ｇを送ることによって行われ
ていた。
）と、最小値（Ｖｍｉｎ ）を調べて、増巾器へ下式の
ようなフィードバック信号ｇを送ることによって行われ
ていた。
［発明が解決しようとしている課題］
しかしながら、このような従来技術によれば、第２図（
ａ）に示すようなパルス性のノイズによって入力信号の
最大値Ｖ ｍａｘもしくは最小値Ｖ ｍｉｎの計測値が
変動し、これが自動ゲイン制御の誤動作の原因となって
いた。
ａ）に示すようなパルス性のノイズによって入力信号の
最大値Ｖ ｍａｘもしくは最小値Ｖ ｍｉｎの計測値が
変動し、これが自動ゲイン制御の誤動作の原因となって
いた。
本発明の目的は、この従来技術の問題点に鑑み、自動ゲ
イン制御装置において、対ノイズ性を向上させ、パルス
性のノイズによって誤動作しないようにすることにある
。
イン制御装置において、対ノイズ性を向上させ、パルス
性のノイズによって誤動作しないようにすることにある
。
［課題を解決するための手段］
上記目的を達成するため本発明では、増幅器の出力信号
に基づき増幅器のゲイン制御を行なう自動ゲイン制御装
置において、増幅器の出力信号に基づきその平均と分散
を表わす信号を出力する回路を備え、その平均と分散を
表わす信号を用いて増幅器のゲイン制御を行なうように
している。
に基づき増幅器のゲイン制御を行なう自動ゲイン制御装
置において、増幅器の出力信号に基づきその平均と分散
を表わす信号を出力する回路を備え、その平均と分散を
表わす信号を用いて増幅器のゲイン制御を行なうように
している。
［作用コ
この構成においては、増幅器の出力信号の平均値と分散
の二つの統計量を基にして、増幅器の増幅率とオフセッ
トを制御するようにしたため、パルス性の単発ノイズの
影響を受けることが少なく、したがって、このようなノ
イズによる誤動作なしにゲイン制御が行なわれる。
の二つの統計量を基にして、増幅器の増幅率とオフセッ
トを制御するようにしたため、パルス性の単発ノイズの
影響を受けることが少なく、したがって、このようなノ
イズによる誤動作なしにゲイン制御が行なわれる。
［実施例コ
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の一実施例に係る自動ケイン制御装置を
含むブロック図である。図中、１は自動ケイン制御装置
、２は増幅器、３は信号処理装置であり、自動ケイン制
御装置１は増幅器２の出力信号ＯＵＴに基づきフィード
バック信号Ｓ、Ｇを増幅器２に出力して増幅器２のゲイ
ン制御を行ない、制御された増幅器２の出力か信号処理
装置３に出力されるようになっている。
含むブロック図である。図中、１は自動ケイン制御装置
、２は増幅器、３は信号処理装置であり、自動ケイン制
御装置１は増幅器２の出力信号ＯＵＴに基づきフィード
バック信号Ｓ、Ｇを増幅器２に出力して増幅器２のゲイ
ン制御を行ない、制御された増幅器２の出力か信号処理
装置３に出力されるようになっている。
４は増幅器２の出力アナログ信号をデジタル化するＡ／
Ｄ変換器、５はＡ／Ｄ変換器４からのデジタル信号をア
ドレスとする読出し専用メモリ、６は読出し専用メモリ
５の出力に基づくヒストグラムを格納するヒストグラム
メモリ、７はヒストグラムメモリ６のヒストグラムの計
算をするための加算器、８はヒストグラムメモリ６のヒ
ストグラムから平均・分散を計算し、増幅器２に指令信
号を送る平均・分散検出器である。
Ｄ変換器、５はＡ／Ｄ変換器４からのデジタル信号をア
ドレスとする読出し専用メモリ、６は読出し専用メモリ
５の出力に基づくヒストグラムを格納するヒストグラム
メモリ、７はヒストグラムメモリ６のヒストグラムの計
算をするための加算器、８はヒストグラムメモリ６のヒ
ストグラムから平均・分散を計算し、増幅器２に指令信
号を送る平均・分散検出器である。
この構成において、第２図に示すような入力信号ＩＮは
増幅器２で適切なレベルまで増幅され、信号処理装置３
に送られる。その際、自動ゲイン制御装置１は、増幅器
２の増幅レベルを最適化する。
増幅器２で適切なレベルまで増幅され、信号処理装置３
に送られる。その際、自動ゲイン制御装置１は、増幅器
２の増幅レベルを最適化する。
自動ゲイン制御装置１においては、増幅器２の出力信号
ＯＵＴは、Ａ／Ｄ変換器４においてデジタル信号に変換
され、アドレス信号として読出し専用メモリ５に送られ
る。これによって読み出される読出し専用メモリ５のデ
ータはヒストグラムの階級値であり、ヒストグラムメモ
リ６へのアドレスとなる。このようにして読出し専用メ
モリ５がヒストグラムメモリ６をアクセスする毎に、加
算器７は、ヒストグラムメモリ６の対応するアドレスの
データに＋１だけ加算する。そして、上記動作をあらか
じめ定められた一足期間内繰り退すことによって、第２
図（ｂ）に示すようなヒストグラムがヒストグラムメモ
リ６内に作成される。
ＯＵＴは、Ａ／Ｄ変換器４においてデジタル信号に変換
され、アドレス信号として読出し専用メモリ５に送られ
る。これによって読み出される読出し専用メモリ５のデ
ータはヒストグラムの階級値であり、ヒストグラムメモ
リ６へのアドレスとなる。このようにして読出し専用メ
モリ５がヒストグラムメモリ６をアクセスする毎に、加
算器７は、ヒストグラムメモリ６の対応するアドレスの
データに＋１だけ加算する。そして、上記動作をあらか
じめ定められた一足期間内繰り退すことによって、第２
図（ｂ）に示すようなヒストグラムがヒストグラムメモ
リ６内に作成される。
そして、平均・分散検出器８は、ヒストグラムメモリ６
のヒストグラムから、平均および分散を求め、それらに
あらかじめ設定された係数を乗じてそれぞれオフセット
制御信号Ｓおよび増幅率制御信号Ｇとして増幅器２へ送
る。
のヒストグラムから、平均および分散を求め、それらに
あらかじめ設定された係数を乗じてそれぞれオフセット
制御信号Ｓおよび増幅率制御信号Ｇとして増幅器２へ送
る。
本実施例によれば、■信号の分散値を増幅器へのフィー
ドバックとしているため、パルス性のノイズに強い。ま
たヒストグラム上で頻度か小さいもの、あるいは分布か
ら大きく外れたものを異常値として簡単に除去可能であ
る。■信号処理装置３か、デジタル信号処理装置である
場合には、Ａ／Ｄ変換器等の多くの部分を自動ケイン制
御装置と共用することか可能である。さらに、■自動ケ
イン制御装置１は増幅率の制御のみならず、オフセット
電圧の制御も同時に可能である。
ドバックとしているため、パルス性のノイズに強い。ま
たヒストグラム上で頻度か小さいもの、あるいは分布か
ら大きく外れたものを異常値として簡単に除去可能であ
る。■信号処理装置３か、デジタル信号処理装置である
場合には、Ａ／Ｄ変換器等の多くの部分を自動ケイン制
御装置と共用することか可能である。さらに、■自動ケ
イン制御装置１は増幅率の制御のみならず、オフセット
電圧の制御も同時に可能である。
［他の実施例］
上述実施例においてはＡ／Ｄ変換を伴なっているが、Ａ
／Ｄ変換をせずにすへてアナログ回路で処理する手法も
考えられる。第３図はアナログ回路による実施例を示す
。ここで必要とする信号波形の分散と平均は下記式（１
）および（２）で表わすことができる。
／Ｄ変換をせずにすへてアナログ回路で処理する手法も
考えられる。第３図はアナログ回路による実施例を示す
。ここで必要とする信号波形の分散と平均は下記式（１
）および（２）で表わすことができる。
（平均）
（分散）
・ ・ （２）
第３図は、これらの式を演算増幅器を用いて実現した回
路を示すものである。
路を示すものである。
式（１）はゲート回路３２、積分器３３、掛算器３４お
よび係数回路３５を直列に接続した回路によって実現さ
れ、この回路を経て増幅器２の出力信号ＯＵＴは増幅器
■へのオフセット制御信号Ｓとなる。
よび係数回路３５を直列に接続した回路によって実現さ
れ、この回路を経て増幅器２の出力信号ＯＵＴは増幅器
■へのオフセット制御信号Ｓとなる。
式（２）は、ケート回路３２、掛算器３６、積分器３７
、加算器３８（ここでは減算器として用いている）、お
よび係数回路３９を直列に接続し、かつ掛算器３４の出
力を加算器３８の（−）端子へ入力させることによって
実現され、増幅器２の出力信号０１ＪＴはこの回路を経
て増幅器２へのゲイン制御信号Ｇとなる。
、加算器３８（ここでは減算器として用いている）、お
よび係数回路３９を直列に接続し、かつ掛算器３４の出
力を加算器３８の（−）端子へ入力させることによって
実現され、増幅器２の出力信号０１ＪＴはこの回路を経
て増幅器２へのゲイン制御信号Ｇとなる。
［発明の効果コ
以上説明したように本発明によれば、人力信号の平均値
と分散を基にして増幅器の増幅率とオフセットを制御す
るようにしたため、パルス性の単発ノイズの影響を受け
ることが少なく、対ノイズ性が向上する。
と分散を基にして増幅器の増幅率とオフセットを制御す
るようにしたため、パルス性の単発ノイズの影響を受け
ることが少なく、対ノイズ性が向上する。
第１図は、本発明を実施した自動ゲイン制御装置を含む
回路のブロック図、 第２図（ａ）および（ｂ）は、第１図の装置における人
力信号例を時間変化およびヒストグラムとで示したグラ
フ、そして 第３図は、本発明の他の実施例に係る自動ゲイン制御装
置を含む回路のブロック図である。 １：自動ゲイン制御回路、２：増幅器、３：信号処理装
置、４ ： Ａ／Ｄ変換器、５：ａ出し専用メモリ、６
：ヒストグラムメモリ、７：加算器、８：平均・分散検
出器、３２：ゲート回路、３３：積分器、３４：掛算器
、３５：係数回路、３６：掛算器、３７；積分器、３８
：加算器、３９：係数回路。 特許田願人
回路のブロック図、 第２図（ａ）および（ｂ）は、第１図の装置における人
力信号例を時間変化およびヒストグラムとで示したグラ
フ、そして 第３図は、本発明の他の実施例に係る自動ゲイン制御装
置を含む回路のブロック図である。 １：自動ゲイン制御回路、２：増幅器、３：信号処理装
置、４ ： Ａ／Ｄ変換器、５：ａ出し専用メモリ、６
：ヒストグラムメモリ、７：加算器、８：平均・分散検
出器、３２：ゲート回路、３３：積分器、３４：掛算器
、３５：係数回路、３６：掛算器、３７；積分器、３８
：加算器、３９：係数回路。 特許田願人
Claims (1)
- （１）増幅器の出力信号に基づき増幅器のゲイン制御を
行なう自動ゲイン制御装置であって、増幅器の出力信号
に基づきその平均と分散を表わす信号を出力する回路を
備え、その平均と分散を表わす信号を用いて増幅器のゲ
イン制御を行なうようにしたことを特徴とする自動ゲイ
ン制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17259590A JPH0463005A (ja) | 1990-07-02 | 1990-07-02 | 自動ゲイン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17259590A JPH0463005A (ja) | 1990-07-02 | 1990-07-02 | 自動ゲイン制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0463005A true JPH0463005A (ja) | 1992-02-28 |
Family
ID=15944764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17259590A Pending JPH0463005A (ja) | 1990-07-02 | 1990-07-02 | 自動ゲイン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0463005A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006524939A (ja) * | 2003-04-28 | 2006-11-02 | コアオプティックス・インコーポレイテッド | 増幅度の調整方法および回路 |
| WO2006115254A1 (ja) * | 2005-04-25 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | 自動利得制御回路、および信号再生装置 |
| JP2013172288A (ja) * | 2012-02-21 | 2013-09-02 | Renesas Electronics Corp | 制御装置及びデジタル制御電源並びに制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679511A (en) * | 1979-12-04 | 1981-06-30 | Ricoh Co Ltd | Automatic gain control circuit |
| JPS63302679A (ja) * | 1987-06-03 | 1988-12-09 | Nippon Hoso Kyokai <Nhk> | 映像信号レベル制御装置 |
-
1990
- 1990-07-02 JP JP17259590A patent/JPH0463005A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679511A (en) * | 1979-12-04 | 1981-06-30 | Ricoh Co Ltd | Automatic gain control circuit |
| JPS63302679A (ja) * | 1987-06-03 | 1988-12-09 | Nippon Hoso Kyokai <Nhk> | 映像信号レベル制御装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006524939A (ja) * | 2003-04-28 | 2006-11-02 | コアオプティックス・インコーポレイテッド | 増幅度の調整方法および回路 |
| WO2006115254A1 (ja) * | 2005-04-25 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | 自動利得制御回路、および信号再生装置 |
| JPWO2006115254A1 (ja) * | 2005-04-25 | 2008-12-18 | 松下電器産業株式会社 | 自動利得制御回路、および信号再生装置 |
| JP4623677B2 (ja) * | 2005-04-25 | 2011-02-02 | パナソニック株式会社 | 自動利得制御回路、および信号再生装置 |
| US7894312B2 (en) | 2005-04-25 | 2011-02-22 | Panasonic Corporation | Automatic gain control circuit and signal reproducing device |
| JP2013172288A (ja) * | 2012-02-21 | 2013-09-02 | Renesas Electronics Corp | 制御装置及びデジタル制御電源並びに制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494551A (en) | Alterable frequency response electrocardiographic amplifier | |
| US8436756B2 (en) | A/D conversion device and servo control device | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| JPH0463005A (ja) | 自動ゲイン制御装置 | |
| JPS634774A (ja) | ビデオ信号の非直線伝送方法および回路装置 | |
| JPH03135210A (ja) | 自動利得制御回路付きアンチログ回路 | |
| JPH0934561A (ja) | 負荷電圧安定化電源装置 | |
| JPS6329342Y2 (ja) | ||
| JPS63244934A (ja) | アナログ・デジタル変換装置 | |
| JPS6347066Y2 (ja) | ||
| JPH03175709A (ja) | 高周波増幅器の電力制御回路 | |
| KR19980031855A (ko) | 영상 제어회로 | |
| JPH0392007A (ja) | 電気信号レベルを制御する回路装置 | |
| JPH07245541A (ja) | 電力増幅器 | |
| JP3539782B2 (ja) | 制御回路 | |
| JP2730474B2 (ja) | Ｆｅｔ増幅器 | |
| JPH03222508A (ja) | 増幅器回路 | |
| JP2644774B2 (ja) | 増幅回路 | |
| JPS62120723A (ja) | Ａ／ｄ変換器用バイアス回路 | |
| JPH0328879U (ja) | ||
| KR940005611Y1 (ko) | 티브이와 음성인식 시스템간 음성출력 자동조절회로 | |
| JPH0535617Y2 (ja) | ||
| KR900004794Y1 (ko) | 2가지 기울기를 갖는 구간 증폭회로 | |
| JPH0714217B2 (ja) | 自動利得制御装置 | |
| SU1279054A2 (ru) | Управл емый фильтр |