JPH0462504B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデジタル合成、より詳細には所定の時
間領域特性及び周波数領域特性を持つ高度に制御
された波形を合成するための装置に関する。

現在の波器の実現には多くの欠点が存在す
る。アナログ波器では、これら欠点には要素の
精度、生産の繰り返し精度、長期に渡る開発期間
及び開発コストなどが挙げられる。デジタル波
に関しては、動作速度と開発コストが問題とな
る。デジタル波に使用される実時間信号処理に
は通常複数の時間的間隔を持つ信号、例えば、遅
延ラインの各種タツプにおいて生成される信号を
重みづけし結合する過程が含まれる。この重みづ
けはデジタル信号の時間領域波に使用される係
数としても参照される。この重みづけ動作は通常
デジタル掛け算器によつて遂行される。しかし、
デジタル掛け算は複雑な動作であるため、この機
能を提供するには複数な回路が必要となる。この
掛け算器の速度限界からこれら掛け算器が現代の
通信システムの高容量化及び帯域制限伝送と関連
する高速データ処理に経済的あるいは技術に追従
できない現状がある。

このような用途においては、高精度のスペクト
ル形状を持つ所望の基本バンド信号を提供するた
めに波技術に高度な要求がなされる。この要求
に答えるため、通常、アナログ波器が使用され
る。しかし、このアナログ波器は設計が困難な
上に、製造の際に個別にチユーニングを行うこと
が必要であり、高価なばかりでなく、老化あるい
は極度の温度による性能が劣化みられる。さら
に、アナログ波器は周波数に依存するため異な
る符号速度あるいはスペクトル特性を持つ新たな
システムを導入する度に、波器を全部再設計す
ることが必要である。また、現在の符号速度及び
変調技術はアナログ波器技術の性能限界に近づ
きつつあり、これらはまた従来のデジタル波器
回路技術の動作速度をはるかに越えるものであ
る。

本発明は２進入力データ流に応答して所定の時
間領域特性及び周波数領域特性を持つ高度に制御
された波形を合成するための装置において、該波
形が公称不連続振幅状態によつて定義され、該不
連続伝送振幅状態の各々が１群の前もつて構成さ
れた入力２進ビツトに対応し、該装置が複数のグ
ループを含む２進入力データシーケンスの指定部
分を少なくとも１つのアドレスに変換するための
アクセス手段、各アドレスに対して少なくとも２
個のデジタル信号を生成するための手段、所定の
連続時間間隔において該デジタル表示を生成する
ためのシーケンス手段、及び該デジタル表示を所
定の時間領域特性及び周波数領域特性を持つ対応
するアナログ伝送レベルに変換するための変換手
段を含み、前記デジタル表示が互いに時間的に変
位する独立した同一インパレス時間関数にて形成
された複合体に対応し、各インパレス関数がその
それぞれの不連続伝送レベルに従つて重みづけさ
れ、伝送間隔だけ離間した複数のレベルからなる
前記シーケンスがメモリアドレスによつて定義さ
れることを特徴とする波形合成装置を提供する。

本発明の所定の時間領域特性及び周波数領域基
準に準拠するスペクトル形状デジタル信号を合成
する技術は殆どの波関数のインパレスレスポン
スが時間とともに拡散はするが、これが時間とと
もに急激に減衰する事実に基ずく。

より具体的には、本発明においては、制御され
たスペクトル内容のデジタル信号が独立のインパ
レス時間関数の重複によつて表わされ、各々がそ
の隣接するインパレス時間関数から符号期間だけ
時間的に変位され、そして各インパレス時間関数
がその関連する符号状態によつて適当に重みづけ
される。つまり、このデジタル信号の理論上の完
全な記述は次式によつて表わされる。

ｓ∝ 〓^n=- ∝a_oｐ（ｔ−nT） (1) ここで、ｓ(t)は時間領域にて表わしたデジタル信
号a_oは該デジタル信号の符号状態、ｐ(t)はインパ
ルス時間関数、そしてＴは該符号期間を表わす。

ｐ(t)を切捨てると、ｓ(t)は、時間的に変位され
かつ各々が符号状態a_oによつて重みづけされた有
限数の切頭インパルス関数によつて表わすことを
可能とする。各伝送符号状態を定義するのに２進
コードが使用され、結果としての順次データ状態
の有限シーケンス｛a_o｝によつて１つのアドレス
が形成される。このアドレスに応答して、少なく
とも２個の所定のデジタル表示がメモリから呼び
出され続いてアナログ信号に変換されることによ
つて各ボー間隔において１つの制御されたスペク
トル内容の合成信号が形成される。到来データ流
はランダムであるためメモリに対するその有限ア
ドレスもランダムであり、これによつてメモリの
ランダムアドレスが可能となる。さらに、各伝送
間隔Ｔにおいて、少なくとも２個のコード化デジ
タル信号がメモリから検索され該合成出力信号の
スペクトル内容が完全に定義される。（この条件
は、良く知られたナイキストの標本基準を満た
す。） 本発明のもう１つの特徴においては、異なるメ
モリ構成が採用される。この構成の１つは回路の
複雑さを解消し、別の構成はアレイ形式にて効率
的にメモリを拡張するのに使用される。後者は出
力信号の情報速度を減少することなく、またサイ
ズ及び速度要件の両面において現実的でないメモ
リ構成を必要とすることなく高精度にて出力信号
スペクトルを定義することを可能とする。

本発明の特徴、所長及び目的は図面を参照して
の以下の詳細な説明によつて一層明白となろう。

詳細な説明 第１図に示すごとく、本発明の説明のための実
施態様はスペクトル形状４レベルパルス符号変調
（PCM）デジタル信号の無線伝送に理想的なアナ
ログ出力信号を生成するためのデジタル合成技術
を実現する。これら４公称レベルはデータ入力１
１の所にて“AB”ペアとして命令される２個の
連続ビツトの特定の組合せに対応する。

第１図の回路の基本構成はアクセサ１２を含む
が、入りデータ信号の順次組合せビツトを受けメ
モリ１３に対し連続並列アドレスを提供する。メ
モリ１３の出力はシーケンサ１４に接続される
が、該シーケンサ１４はメモリ１３の２個のセク
シヨン（ROM１３―１とROM１３―２）間で
交互に切り代り論理シフタ１７を介して変換器１
６に供給されるデジタル符号ビツトの適切な順序
の並列グループを提供する。論理シフタ１７はシ
ーケンサ１４がTTLデバイスを使用し変換器１
６がELC装置を使用するために必要となる。
ELC論理はバランスされておりまた比較的低イ
ンピーダンスであり従つてノイズ免疫に対する手
段を提供する。変換器１６は伝送システムと関連
するボー速度のスペクトル形状４レベルPCMデ
ジタル信号に対応する特定の様式のアナログ信号
を生成する。

アクセサ１２は並列直列変換器２１を含むが、
該変換器２１は片方が桁送りレジスタ２２への供
給をし、他方が桁送りレジスタ２３への供給をす
る２個の出力を持つ。桁送りレジスタ２２及び２
３はそれぞれ５セルのデジスタ遅延要素を持つ
が、該要素は過去現在及び未来ビツト組合せある
いはABビツトペアを確立するために必要なタツ
プ遅延ラインとみなすことができ並列グループと
して一緒になつてメモリ１３に対する各アドレス
を提供する。

アクセサ１２のデータ入力は独立コード値を構
成するが、該コード値は連続してみた場合、ラン
ダムシーケンスを形成する。本シーケンスのラン
ダム特性は先行技術の信号合成においては周期信
号が生成されアドレスがメモリより順番に情報を
呼出すこととの対比において重要である。

メモリ１３に関しROM１３―１及びROM１
３―２は同一の記憶容量を持つ。各ROMはその
入力の所に加えられた各アドレスに対して特定の
並列ビツト組合せを生成する。各ROMは各ボー
間隔に対応する２個の符号サンプルの１つを生成
する。ROM出力の各々は同時に出現し全ボー間
隔を通じて保持される。従つて、シーケンサ１４
は各ボー間隔において、最初に、出力の片方を次
に他方を選択する機能を持つ。

シーケンサ１４はROM１３―１に対する２４
―９から２４―８と命令されるセル及びROM１
３―１に対する２４―９から２４―１６と命令さ
れるセルを備えるＤ形式フリツプフロツプを含む
が、これら割り算器２５の出力によつて提供され
るボー速度にてクロツクされる。ROM１３−１
及びROM１３―２の各々の出力の所の８フリッ
プフロツプセルの使用はこれらROMの各々から
の８ビツトデジタル語に対応する。従つて、割り
算器２５への入力はボー速度の２倍にて動作する
クロツク信号である。シーケンサ１４の出力の所
のセル２４の２つのグループの各々には１グルー
プの３状態バツフアデバイスが接続される。
ROM１３―１に対する第１グループの３状態バ
ツフアデバイスの各々は２６―１から２６―８に
て命令される。第２のグループの３状態バツフア
デバイスの各々は２６―９から２６―１６にて命
令され、ROM１３―２に対する出力を提供す
る。３状態バツフアデバイス２６の各セクシヨン
は出力バス２７の導線に対する高速ドライバであ
る。従つて、各ボー間隔において、シーケンサ１
４がROM１３―１及び１３―２の出力の間を交
互に切り代わるのに伴つて出力バス２７上に２個
の８ビツト語が出現する。

これら出力語は論理シフタ１７による適切なレ
ベルシフトの後変換器１６に送られる。変換器１
６内において、各８ビツト語はＡ／Ｄ変換器２９
によつて適切なアナログ信号レベルに翻訳され
る。変換器２９の出力は波器３１によつて低域
波される。この出力信号はボー速度、１／Ｔ、
のスペクトル形状４レベルデジタル信号に対応す
るが、各ボー間隔において変換器２９によつて片
方ががROM１３―１に対応し他方がROM１３
―２に対応する２個の出力サンプルが生成され
る。

本デジタル合成技術はここではデジタル無線伝
送と関連する用途において説明されているが、本
技術は一般的なアプローチであり従つて他の多く
の用途においても使用可能である。さらに本技術
は一般的なものではあるが、実時間信号処理は実
時間信号処理を提供するのにデジタル掛け算器が
適当あるいは好ましくないような状況においては
特に有利な技術である。

本技術の伝送用途及び一般的技術の基本的特徴
を第２図から第６図を参照に述べる。第２図は所
定の帯域制限スペクトルＰ（ω）のグラフを示す。
この帯域制限スペクトルは振幅及び位相の両方に
よつて定義される。従つて、再構成パルスｇ(t)を
時間領域にて定義することが必要であるが、該パ
ルスは通常第３図の左側部に示されるような長方
形標本保持パルスの形状を取る。第３図の右側部
はＧ(ω)によつて示されるｓ(t)の周波数スペクト
ルに対応する。次のステツプは合成スペクトルか
ら周期性を除去する低域再構成波器の周波数特
性を定義することである。（用途によつては、こ
の再構成波器は必要でない。）この低域波器
の周波数レスポンスはLPF(ω)として命令され第
４図に示される。本発明の合成技術に使用される
メモリ内に格納される情報内容は最初に以下の式
によつて与えられるスペクトルＳ(ω)を定義する
ことによつて導かれる。

ω≧０の場合 Ｓ(ω)＝Ｐ（（ω）／Ｇ（ω）LPF（ω） (2) ω＜０の場合、 Ｓ(ω)＝Ｐ（｜ω｜）／Ｇ（｜ω｜）LPF（｜ω｜）(3) ここでは複素共役を表わし、｜ω｜はωの絶対値
である。次に、解析的あるいは数的に逆フーリエ
変換を形成することによつてＳ(ω)を時間領域に
変換する。こうして、特性インパレス時間関数は
以下のように表わすことができる。

ｐ(t)＝F^-1S(ω) (4) 第５図は典型的な時間領域インパルス関数を示す
が、この切頭部は本合成技術によつて達成され
る。伝送符号状態によつて適切に重みづけされる
べき各インパレス関数は時間的に両方向に広がり
隣接するインパレス関数に影響を及ぼすあるいは
重複し、同様にそれら隣接する伝送符号状態によ
つて重みづけされる。帯域制限信条の各インパル
スレスポンスは理論的には永久に波及あるいは拡
散するがこのインパルス時間関数の規模は時間と
ともに急激に減衰するため切頭インパルスレスポ
ンスを考慮することで十分である。p′(t)によつて
命令されるｐ(t)の切頭形を第６図に示すが、これ
らは以下の関係式によつて定義される。

p′(t)＝ｐ(t) Tl≦ｔ≦Tu (5) p′(t)＝０ −∝＜ｔ＜Tl，Tu＜ｔ＜∝ (6) こうして、第６図のインパルスレスポンスがスペ
クトル形状合成信号を定義するのに使用され、こ
の合成信号は主にそのボー間隔を占拠する伝送符
号状態によつて構成されるが、これは隣接するボ
ー間隔を占拠する隣接伝送符号状態からのインパ
ルスレスポンスの重み寄与を持つ。

第１図の説明のための実施態様においては、適
当な切頭インパレス関数を重みづけする一連の５
つの連続伝送符号状態が現伝送デジタル信号を表
わすのに使用される。

本デジタル合成技術の無線伝送用途において
は、必要な基本帯域スペクトル形状は従来の半ナ
イキスト特性でる。より具体的には、この波関
数は無線伝送チヤンネルを介して結合された送信
機と受信機の間で共有される。こうして、本合成
技術は22.5メガボーにて動作する４レベルスペク
トル形状デジタル信号送信機に平担位相、累乗コ
サイン、半ナイキスト（ナイキストの平方根）ス
ペクトルの時間領域等量を提供する。45％ロール
オフでは、このスペクトルは解析半ナイキスト受
信機波器に対して整合された場合、たつた6.9
％のピークが無視されるのみとなる。当業者にと
つては、勿論、本発明の原理を使用して所望のス
ペクトルを選ぶことが可能である。

本技術の用途においてはインパレスレスポンス
関数は一定に保持される。従つて、各伝送符号は
切頭インパルス関数の要素に対する重みづけを提
供する。集合的には、各々の現伝送符号はそのイ
ンパルス関数に割り当てられた重みづけに各隣接
インパルス関数に割り当てられた重みづけを加え
た関数として表わされるのがこの重みづけはそれ
ぞれの伝送符号状態によつて決定される。隣接伝
送符号のインパルスレスポンスからの寄与量には
現伝送符号からの時間的関係あるいは時間変位を
考慮することが必要である。間隔をT′＝１／f_higtと 定義すると、各T′期間に対してp′(t)の２つの値が
要求される。符号期間、例えば、ボー間隔Ｔが
T′より小さい、つまりＴ＜T′と仮定し、p′(t)の
２つの時間点を各間隔Ｔ内に選ぶ。この時間点は
等間隔であると好都合であるが、必ずしもその必
要はない。第１図への用途においては、ROM１
３―１内に格納される値は次式によつて表わすこ
とが可能である。

ｓ（0T）＝a_-2p′（−2T）＋a_-1p′（−Ｔ）＋a_-0p′
（0T）＋a₁p′（1T）＋a₂p′（2T）(7) 各ａはもともと入りデータ流に符号化されている
PCMスペクトル形状出力信号のレベル数に対応
する伝送符号状態を示す（例えば、±１及び±３
が２ビツトが４レベルの各々を定義する４レベル
信号として使用される）。各ａは２進符号グルー
プとして表わされるため、シーケンス｛an｝は
メモリ１３―１に対するデジタルアドレスとして
使用すると好都合である。このアドレスに、デジ
タル信号ｓ（0T）がデジタル語として格納され
る。

アドレスシーケンス内のｍ要素及びスペクトル
形状のFCM出力信号のＬレベルに対してはL^mの
メモリ位置、従つてｓ（0T）に対してL^m個のデジ
タル値が必要である。

ROM１３―２に対しては、デジタル出力信号
はεTによつてオフセツトされる。従つて、 ｓ（εT）＝a_-2p′（−2T＋εT）＋a_-1p′（−1T＋εT
）＋a₀p′（0T＋εT） ＋a₁p′（1T＋εT）＋a₂p′（2T＋εT） (8) ここでも、ｓ（εT）のセツトのデジタル信号に対
してL^m個の異なる値が必要である。勿論、Ｄ／
Ａ変換器２９の出力からの第３図に示す時間再構
成パルスの期間はεT以下でなくてはならない。

第１図において、入りデータビツトの順次構成
は入力１１及び変換器２１の２個の並列出力の所
に同定できる。現伝送符号状態はA₀B₀ビツトペ
アとして同定される。過去伝送符号状態は正のサ
ブスクリプトを持つABビツトペアで表わされ、
一方、未来伝送符号状態は負のサブスクリプトを
持つABビツトペアによつて表わされる。勿論、
サブスクリプトの数値は符号期間Ｔ内の現伝送符
号に対する時間近似を示す。

第７図は別のメモリ構成を持つもう１つの実施
態様を示す。アクセサ１１２及びその内部要素、
つまり変換器１２１並びに桁送りレジスタ１２２
及び１２３は第１図の対応する要素と基本的に同
一の機能及び構成を持つ。第７図の参照番号は最
後の２桁が第１図の参照番号と対応するが、これ
らは対応する要素を示す。第１図と同一の説明が
変換器回路１６１にも適用するが該回路はＤ／Ａ
変換器１２９及び低域波器１３１を含む。第７
図の残りの回路が第１図と異なる所である。つま
り、メモリ１４１は単一ROM１４２から構成さ
れるが、該ROMの入力はアドレスバス１４３及
び導線１４４を含む。ROM１４２の出力はバス
１４６上に出現し、この場合、直接変換器回路１
１６に供給される。

第１図の構成により少ない回路を持つ第７図の
構成はROM１４２の読出し時間が性能に大きな
制約を与えない低速用途に適する。ROM１４２
へのアドレス入力リードの数は2m＋１である。
バス１４３はROM１４２に2m個の入力を提供す
るが、該ROM１４２はまたカウンタ１４８から
の導線１４４としての入力を持つ。カウンタ１４
８の出力はそのボー間隔の一部に対して論理１レ
ベルを取り、次にそのボー間隔の残りの部分に対
して他の論理レベルに切り代わる。こうしてバス
１４３上の各信号アドレスについてROM１４２
内の２つの位置がアクセスされる。従つて、バス
１４６は各ボー間隔において２個の符号出力を提
供する。各符号出力はＤ／Ａ変換器１２９によつ
て適当なアナログレベルに変換されるべきデジタ
ル信号としてのｎ個の並列ビツトを含む。

第８図は複数のROMアレイを使用して総合合
成メモリ容量を拡張するのに好都合な構成を提す
る。一般的に、ｍ個のインパルスレスポンス寄与
を持つＬレベル信号に対してはL^m個のメモリ位
置が必要である。例えば、各レールに対して４レ
ベル信号そしてｍ＝９の切頭シーケンスのインパ
ルスレスポンスを使用する16直角振幅変調
（QAM）では4⁹＝262144のアドレス位置が要求さ
れる。適当に短かいROMアクセス時間を必要と
する高速用途（20MHz以上）では、現在の技術で
は単独のROMでこれだけのメモリ容量を持つも
のは存在しない。たとえ低速用途（例えば、5M
Hz以下）であつてもメモリ要件が現在の市販
ROM技術の限界をすぐにえてしまう。従つて、
第８図は現存のメモリを“拡張”する便利で現実
的な技術を提供し、より長いインパルス関数の記
述及び／あるいはより多数の変調レベルに対する
スペクトル合成を可能とする。各ボー間隔におい
て９個の整数−Ｔ及び９個の小数−Ｔのインパル
ス関数寄与を持つ４レベル信号を考えた場合、第
１図の構成に従つて使用される２個のROMの
各々には複合出力信号ｓ(t)を記述するのに262000
以上のアドレス位置が必要となる。これは以下の
ように記述できる。

ｓ（0T）＝a_-4p′（−4T）＋a⁺ ₃p′（−3T）＋a_-2p′（
−2T）＋a_-1p′（−1T） ＋a₀p′（0T）＋a₁p′（1T）＋a₂p′（2T）＋a₂p′（
3T）＋a₄p′（4T）(9) 及び ｓ（εT）＝a_-4p′（−4T＋εT）＋a_-3p′（−3T＋εT
）＋a_-2p′（−2T＋εT） ＋a_-1p′（−1T＋εT）＋a₀p′（0T＋εT）＋a₁（1T
＋εT） ＋a₂p′（2T＋εT）a₃p′（3HT＋εT）＋a₄p′（4T＋
εT）(10) ここで、ｐ(t)は式(4)によつて定義され；Ｓ(ω)は
式(2)及び(3)によつて定義され；そしてp′(t)は式(5)
及び(6)、Tl＝−4T及びTu＝4T＋εT、によつて
定義される。

式(9)及び(10)は合成プロセスの加算的性格を示
す。ｓ（0T）及びｓ（εT）への総寄与は幾つかの
部分加算に分解することが可能である。つまり、 ｓ（0T）＝ｓ（−4T，−3T，−2T）＋ｓ（−1T，0T，1T
）＋ｓ（2T，3T，4T）(11) ｓ（εT）＝ｓ（−4T＋εT，−3T＋εT，−2T＋εT）＋
ｓ（−1T＋εT， 0T＋εT，1T＋εT）＋ｓ（2T＋εT，3T＋εT，4T＋ε
T）(12) ここで、上記の各項は式(9)及び(10)の３つの対応す
る項の和より成る。各部分和はより少ないアドレ
ス（従つて、より少ないメモリ）を必要とし、入
手可能なメモリによつて容易に定義することがで
きる。次にこのより少ないメモリセクシヨンの出
力を互いに加えるごとによつて総出力が生成され
る。

第８図のアクセサ１５１は直列並列変換器１５
２を含むが、該変換器の２つの出力は桁送りレジ
スタ１５３―１と、１５４―１から１５４―３に
送られる。桁送りレジスタ１５３及び１５４の各
セクシヨンは出力として並列に３ビツトを生成す
る。従つて、アドレスの３つの３ビツト部が存在
するが、これらは第８図に示すごとくアドレスメ
モリアレイ１６１に接続される。該アレイ１６１
は独立したROM１６３―１から１６３―３及び
１６４―３を含む。各アドレスに応答してROM
１６３及び１６４の各々はｋビツト出力語を生成
し、これらは結合器１６６から１６９によつて互
いに結合される。遅延器１７１及び１７２がそれ
ぞれ加算器１６６及び１６８の入力及び出力間の
伝搬遅延を補正するために使用される。加算器１
６７及び１６９はデジタル信号を生成するが、こ
れらはシーケンサ回路１７６内のシーケンサ１７
３及び１７４を介して変換器回路１８１に交互に
送られる。この場合、シーケンサ１７３は整数−
Ｔ出力、つまりｓ（0T）に対応するコードド語を
生成し、一方、シーケンサ１７４は小数−Ｔ出
力、つまりｓ（εT）に対応するコード語を生成す
る。各コードあるいはデジタル信号は９個の伝送
符号状態の切頭シーケンサに基づいて定義された
複合体である。この例においては、ROM１６３
―１，１６３―２，１６３―３，１６４―１，１
６４―２、及び１６４―３の各々はL^m、つまり
4³＝64のメモリ位置を必要とする。つまり、各々
が64のメモリ位置を必要とする６個のROMによ
つて各々が2⁹＝262144のメモリ位置を必要とする
２個のROMと同一のメモリ機能が達成できる。

必要な出力スペクトルを完全に定義するために
各ボー間隔において２個のコードサンプルが必要
であるが、この２個のサンプルには必ずしも等し
い間隔は要求されない。しかし、回路の実現上か
らは等間隔が好ましい。

第８図の回路からメモリアレイを使用すること
によつて複数の構成の選択が可能となることがわ
かる。これによつて性能及びコスト面において数
多くの利点を達成することが可能である。これら
利点として、切頭インパレス関数長、メモリサイ
ズ及び速度などの異なる各種入力アドレス及び出
力構成を実現することが可能となる。

第１図、第７図及び８図に示す本発明の信号合
成技術の解説は全て４レベルPCM伝送に関する。
しかし、本発明は任意のレベルのPCM伝送に適
用でき、２進ビツトの有限コードにて各６伝送レ
ベルまで定義可能である。例えば、２つの連続ビ
ツトによつて４レベル伝送の各レベルを定義し、
また３つの連続ビツトによつて８レベル伝送の各
レベル定義することができる。８レベル伝送にお
いては、２進ビツト流は、…
A_-1B_-1C_-1A₀B₀C₀A₁B₁C₁…として表わすことが
できる。従つて、第１図、７図及び８図のアクセ
ス内の直列並列変換器は各々がＡ，Ｂ及びＣビツ
トに対する３つの出力ラインを提供する。これら
３ラインは桁送りレジスタの３つの部分に送ら
れ、該レジスタの出力はROMに対するアドレス
を形成するのに使用される。第１図、７図及び８
図に具体化されるメモリ技術もまた任意のレベル
の伝送に適用可能である。

特定の用途により基本的な考慮点には伝送符号
状態の数（例えば、レベル）、切頭インパルス関
数及び符号シーケンスを定義する時間間隔、並び
にメモリ出力デジタル語及びデジタルアナログ変
換器への入力に要求される量子化レベルの数が含
まれる。他の考慮点としては、必要である場合、
要求される低域再構成波器特性のタイプ、及び
送信機と受信機間の総信号スペクトル形状の配分
方法が含される。例えば、この合成信号によつて
アパーチヤー効果に対する補償、堕落伝送チヤネ
ル内の前置補償、あるいは通信受信機の所での緩
和ろ波要件を提供することも可能である。これら
事項は他の数多くの変更の一例にすぎず、当業者
にとつて本発明の原理を利用しての多くの変更が
可能であろう。

【図面の簡単な説明】

第１図は本発明のデジタル合成技術を採用した
装置のブロツク図、第２図から第６図は本デジタ
ル合成技術の基本アプローチに関する解決を提供
するために使用される周波数レスポンス及び時間
領域信号を示す図、第７図は単独メモリを採用し
たもう１つお実施態様のブロツク図、第８図はメ
モリアレイを使用して本技術を実現する装置の構
成を示す説明図である。 〔主要部分の符号の説明〕 請求の範囲 符号 詳細な説明 アクセス手段 １２ アクセス シーケンス手段 １４ シーケンサ 変換手段 １６ 変換器。

Claims (1)

1. 【特許請求の範囲】 １ ２進入力データ流に応答して所定の時間領域
   特性及び周波数領域特性を持つ高度に制御された
   波形を合成するための装置において、該波形が公
   称不連続振幅状態によつて定義され、該不連続伝
   送振幅状態の各々が１群の前もつて構成された入
   力２進ビツトに対応し、該装置が： 複数のグループを含む２進入力データシーケン
   スの指定部分を少なくとも１つのアドレスに変換
   するためのアクセス手段； 各アドレスに対して少なくとも２個のデジタル
   表示を生成するための手段； 所定の連続時間間隔において該デジタル信号を
   生成するためのシーケンス手段；及び 該デジタル表示を所定の時間領域特性及び周波
   数領域特性を持つ対応するアナログ伝送レベルに
   変換するための変換手段を含み、また 前記デジタル表示が互いに時間的に変位した独
   立する同一インパレス時間関数にて形成された複
   合体に対応し、各インパレス関数がそのそれぞれ
   の不連続伝送レベルに従つて重みづけされ、伝送
   間隔だけ離間した複数のレベルからなる前記シー
   ケンスがメモリアドレスによつて定義されること
   を特徴とする波形合成装置。 ２ 特許請求の範囲第１項に記載の波形合成装置
   において、該２進入力データが独立の不連続振幅
   レベルのランダムシーケンスを表示し、また該ア
   クセス手段が該２進入力データ流内の選択された
   直列ビツトから並列２進アドレスを生成するため
   の複数の遅延手段を含むことを特徴とする波形合
   成装置。 ３ 特許請求の範囲第１項に記載の波形合成装置
   において、前記アクセス手段が所定のシーケンス
   の連続グループを含む並列２進アドレスを生成
   し、該シーケンスのグループの１つの要素が現グ
   ループを表示し、該シーケンスの一端が過去グル
   ープを表示し、また該シーケンスのグループの他
   端が未来グループを表示することによつて、正味
   レスポンスが全グループから構成される複合体と
   なり、各グループが所定の時間に変位されたイン
   パレスレスポンスに従つて重みづけされ、該時間
   変位がシーケンスのグループを構成する個々のグ
   ループの時間関係に対応することを特徴とする波
   形合成装置。 ４ 特許請求の範囲第２項に記載の波形合成装置
   において、前記アクセス手段が、該２進入力デー
   タ流を受信し複数の並列データ流出力を生成する
   ために接続された直列並列変換器、前記アドレス
   を構成する複数のコンカレントビツトを生成する
   ため複数の並列データ流出力の１つに各々が接続
   された複数の遅延手段、及び該複数の遅延手段と
   前記メモリ手段の間に置かれ少なくとも１つの並
   列２進アドレス語を生成するためのバス手段をさ
   らに含むことを特徴とする波形合成装置。 ５ 特許請求の範囲第３項に記載の波形合成装置
   において、前記メモリ手段が前記並列２進アドレ
   スの１つの少なくとも一部によつて各々がアドレ
   スされる複数の独立のメモリを含み、該独立のメ
   モリが前記デジタル表示の少なくとも一部を格納
   することを特徴とする波形合成装置。 ６ 特許請求の範囲第５項に記載の波形合成装置
   において、前記複数の独立メモリ手段が２つのメ
   モリを含み、片方のメモリが前記２個のデジタル
   表示の１つを格納し、他方のメモリがこの前記２
   個のデジタル表示の他方を格納することを特徴と
   する波形合成装置。 ７ 特許請求の範囲第６項に記載の波形合成装置
   において、前記２個のメモリの各々がさらに複数
   の分割メモリに分割され、該分割メモリの各々が
   前記２進アドレスの一部を受容しそれぞれの部分
   の組合せに対応する前記デジタル表示の追加の部
   分を格納し、そのため複数の分割メモリの各々が
   一体となつて１個の完全なデジタル表示となる１
   つの信号出力を提供することを特徴とする波形合
   成装置。 ８ 特許請求の範囲第６項に記載の波形合成装置
   において、前記シーケンス手段がその伝送間隔の
   期間において前記２個のメモリから前記デジタル
   表示を格納するための入力手段及び各伝送間隔に
   おいて該入力手段から片方のデジタル表示を、次
   に該入力手段から他方のデジタル表示を得るため
   の出力手段を含むことを特徴とする波形合成装
   置。