JP4626669B2

JP4626669B2 - 送信装置、通信システム、送信方法及びプログラム

Info

Publication number: JP4626669B2
Application number: JP2008105015A
Authority: JP
Inventors: 勝己渡部
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-04-14
Filing date: 2008-04-14
Publication date: 2011-02-09
Anticipated expiration: 2028-04-14
Also published as: JP2009260497A; US8451935B2; EP2111007A2; US20090257476A1; CN101562458A; CN101562458B; US20130156128A1; US8867654B2

Description

本発明は、送信装置、通信システム、送信方法及びプログラムに関する。

従来、例えばワイヤレスＵＳＢに採用されているＭＢ−ＯＦＤＭ方式のように、１０ｍ程度の距離をターゲットとした近距離通信システムが提案されている。

特開２００５−２５３１０２号公報

しかしながら、ＭＢ−ＯＦＤＭ方式では、１０ｍ程度の通信距離で通信を行うためにマルチキャリア方式を採用している。このため、送受信のための回路が複雑化し、回路サイズが大型化するとともに、消費電力が増大するという問題が生じている。また、アナログ回路の設計上、送信および受信側において、ＤＣカットや周波数特性の歪などの不要な成分が含まれる場合があり、無線チャネルを介して連なる送信側及び受信側のアナログ領域での劣化分を補償する必要が生じる。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、回路規模を縮小するとともに、受信側でのＳＮＲ(Signal to Noise power Ratio)を最大化することが可能な、新規かつ改良された送信装置、通信システム、送信方法及びプログラムを提供することにある。

上記課題を解決するために、本発明のある観点によれば、無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数に対してマッチドフィルタの関係にある伝達関数を用いて送信信号を生成する波形生成部と、前記波形生成部により生成された送信信号を送信する送信部と、を備える送信装置が提供される。

また、前記波形生成部の前段に設けられ、送信データに対してπ／２シフトＢＰＳＫ変調処理を施す変調処理部を更に備えるものであってもよい。

また、上記課題を解決するために、本発明の別の観点によれば、送信データを時間軸方向に拡散し、Barker符号や短周期の相補系符号（Complementary Code)およびM系列(Maximal-Length Sequences)などのショートコード拡散系列を用いず、長周期のM系列で構成されるロングコード拡散系列のみで拡散する拡散部と、無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数に対してマッチドフィルタの関係にある伝達関数を用いて、前記拡散部で拡散されたデータから送信波形を生成する波形生成部と、前記波形生成部により生成された送信波形を送信する送信部と、を備える送信装置が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、送信データを符号化する符号化部であって、差動符号化と位相基準信号（パイロット信号）を含まない非差動符号化、すなわち通常の同期検波用信号、を切り換え可能な符号化部と、無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数に対してマッチドフィルタの関係にある伝達関数を用いて、前記符号化で符号化されたデータから送信波形を生成する波形生成部と、前記波形生成部により生成された送信波形を送信する送信部と、を備える送信装置が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、送信データをリードソロモン符号化するリードソロモン符号化器と、送信データを畳み込み符号化する畳み込み符号化器と、送信データを時間軸方向に拡散する拡散器と、前記リードソロモン符号化器による符号化のオン／オフ、前記畳み込み符号化器による符号化のオン／オフ、又は前記拡散器による拡散率を制御することで、送信データの送信レートを制御するレート制御部と、を備える送信装置が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、送信データを畳み込み符号化する第１の畳み込み符号化器と、前記第１の畳み込み符号化器と並列に接続された第２の畳み込み符号化器と、送信データを前記第１の畳み込み符号化器と前記第２の畳み込み符号化器に交互に入力させるセレクタと、送信データの送信レートに応じて、前記第１の畳み込み符号化器と前記第２の畳み込み符号化器のいずれか一方をオフにする制御部と、を備える送信装置が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数に対してマッチドフィルタの関係にある伝達関数を用いて送信信号を生成する波形生成部と、前記波形生成部により生成された送信波形を送信する送信部と、を有する送信装置と、無線チャネルを介して前記送信装置と通信可能に接続され、無線チャネルから受信信号のＡＤ変換部に至るまでの前記アナログ領域を含む受信装置と、を備える通信システムが提供される。

また、上記課題を解決するために、本発明の別の観点によれば、無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数に対してマッチドフィルタの関係にある伝達関数を用いて送信信号を生成するステップと、前記波形生成部により生成された送信信号を送信するステップと、を備える送信方法が提供される。

また、上記課題を解決するために、本発明の別の観点によれば、無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数に対してマッチドフィルタの関係にある伝達関数を用いて送信信号を生成する手段、前記波形生成部により生成された送信信号を送信する手段、としてコンピュータを機能させるプログラムが提供される。

本発明によれば、回路規模を縮小するとともに、受信側でのＳＮＲを最大化することが可能な送信装置、通信システム、送信方法及びプログラムを提供することができる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

図１は、本発明の一実施形態にかかる無線送信装置１００の構成を示す模式図である。図１に示すように、本実施形態の無線送信装置１００は、ＭＡＣ(Media Access Control)１０、ＣＲＣ(Cyclic Redundancy Check)１２、リードソロモン符号化器(Reed-solomon encoder)１４、畳み込み（ビタビ）符号化器(Convolutional encoder)１６、差動符号化器(Differencial Encoder)１８、スプレッダー(Spreader；拡散器)２０、スクランブラー(Scrambler)２２、Ｐｉ／２シフトＢＰＳＫマッパー(Pi/2 Shift BPSK Mapper)２４、ベースバンド波形生成器(Baseband waveform Generator)２６、ＲＦ回路２８、バンドパスフィルタ(BPF)３０、アンテナ３２を備える。無線通信装置１００は、シングルキャリア方式によりデータを送信するもので、マルチキャリア方式のＭＢ−ＯＦＤＭ方式に対して、装置を極めて簡素に構成することができる。なお、図１に示す各ブロックは、ハードウェア（回路）によって構成されることができるが、演算処理部（ＣＰＵ）とこれを機能させるソフトウエア（プログラム）によって構成される場合、そのプログラムは、無線通信装置１００が備えるメモリ等の記録媒体に格納されることができる。

図２は、本実施形態で用いる送信パケットのフレーム構成(Frame format)を示す模式図である。図２１に示すように、送信パケットは、プリアンブル(Preamble)、シンク(Sync)、ＰＨＹヘッダー(PHY Header)、ペイロード(Payload)から構成されている。

最初に、図１の無線送信装置１００の構成について説明する。ＭＡＣ１０より送信された送信データは、ＣＲＣ１２へ入力されて巡回冗長検査が行われる。ＣＲＣ１２からの出力は、リードソロモン符号化器１４、および畳み込み符号化器１６に順次に入力され、これらの符号化器より符号化が行われる。リードソロモン符号化器１４、畳み込み符号化器１６は、データレートに応じて符号化を実行するか否かを決定する。後で詳細に説明するように、図２６に定められたデータレートに従って、それぞれの符号化器のOn/Offが決定される。これにより、符号化器１４，１６のOn/Offに応じてレート制御を行うことができる。

符号化されたデータは、差動符号化器１８において差動符号化され、その後に、スプレッダー２０において拡散される。後で詳細に説明するが、差動符号化器１８は、差動符号化と非差動符号化を適宜に選択して行うことができる。

差動符号化器１８の出力は、スプレッダー２０に送られる。本実施形態にかかる無線送信装置１００では、スプレッダー２０は、単純に入力されたシンボルをプロセスゲイン(Process gain)Ｇ_ＳＦの値分だけ、複製する処理を行う。

スプレッダー２０で拡散されたデータは、スクランブラー(Scrambler)２２においてスクランブリングされる。スクランブラー２２では、ＬＦＳＲ(Linear Feedback Shift Register)によって生成されたPseudo Random系列を用いてスクランブリングを行う。本実施形態の無線送信装置１００では、図２に示されるフレームフォーマットのうち、プリアンブル(Preamble)、ＰＨＹヘッダー(PHY Header)、ＰＳＤＵにおいて、異なるRandom seedを用いている。

スクランブラー２２でスクランブルされたデータは、ｐｉ／２シフトＢＰＳＫマッパー２４へ入力される。ｐｉ／２シフトＢＰＳＫマッパー２４では、入力信号のサンプル毎に９０[deg]づつ回転角が異なるRotatorを乗算し、バイナリ(binary)系列から複素数信号への拡張を行う。

ｐｉ／２シフトＢＰＳＫマッパー２４の出力は、ベースバンド波形生成器２６へ入力される。ベースバンド波形生成器２６は、図３に示すベースバンド波形をインパルス応答にもつフィルタで構成されている。ベースバンド波形成形器２６で生成されたベースバンド信号Ｓ_ＢＢ（ｔ）は、ＲＦ回路２８へ入力され、ＲＦ回路２８のＲＦモジュールによって中心周波数Ｆｃへアップコンバージョンされる。

次に、図１の無線送信装置１００の各機能ブロックについて詳細に説明する。
［ベースバンド波形生成器］
（１）式および（２）式は、本システムにおけるRF送信信号S_TX(t)の数学的な構成(mathematical framework)を示す式である。（１）式において、S_TX(t)は、ＲＦ回路２８の出力を示している。（１）式において、F_cは中心周波数、Re(x)は複素数の実部(real part)を求める演算を示している。

また、（１）式において、S_BB(t)は、ベースバンド波形生成器２６の出力である送信ベースバンド系列を示している。図４は、送信ベースバンド系列S_BB(t)を示す特性図である。図４において、実線はS_BB(t)の実部、破線は虚部を示している。また、図４において、グラフの横軸は、1/(8R_s)をサンプル間隔とするサンプル番号を示す。本実施形態では、虚部のシンボル列は実数の列よりも1/2シンボルほど遅延している。このため、送信信号の複素包絡線には、実部のシンボルと虚部のシンボルが交互に現れることになる。本システムでは、実部のシンボルと虚部のシンボル間隔をチップ(chip)間隔と定義している。このため、1/Rs = 2 *1/Rcの関係が成り立つ。

（２）式において、S_BW(t)は、送信ベースバンド波形を示している。図３に示す送信ベースバンド波形S_BW(t)は、入力“１”に対するインパルス応答である。また、（２）式において、S_PI(t)は、ｐｉ／２シフトＢＰＳＫマッパー２４の出力であり、PI/2 shift D-BPSKに変調された複素数信号である。また、N_chipは、送信チップ(chip)数を示している。

図３に示すように、ベースバンド波形生成器２６で用いられる送信ベースバンド波形S_BW(t)は、離散値として定義される。図３において、波形の1周期は8 sampleで表現されおり、横軸は正規化されたサンプル番号を示している。また、波形の周期はシンボルレートの逆数である１／Ｒｓとなっている。図５は、図３における振幅値(Amplitude Value)を示す模式図である。

従って、ベースバンド波形生成器２６から出力されるベースバンド系列S_BB(t)は、入力信号S_PI(t)と１対１で対応するテンプレート波形となる。通常の波形成形フィルタを用いた場合、FIR(Finite Impulse Response)フィルタのように、入力信号の複数点から１つの出力信号が構成されるため、入力信号と出力信号は１対１には対応しない。本実施形態では、テンプレート波形を用いるため、ベースバンド波形生成器２６の入力信号S_PI(t)に対して出力S_BB(t)が１対１で対応し、ベースバンド波形生成器２６を簡素に構成することができ、且つ、計算量が低減されるため、処理速度を大幅に高めることが可能となる。また、送信ベースバンド波形S_BW(t)は離散値として定義されるため、送信信号のためのローパスフィルタ（ＬＰＦ）を設けることなく、送信信号のスペクトラムを定めることが可能である。更に、送信波形が離散値であるため、高帯域のローパスフィルタを設ける必要がなく、回路構成を簡素にすることができる。

そして、本実施形態にかかる無線通信装置では、ベースバンド波形生成器２６を上記のように構成し、受信系においてSNRが最大となるような送信波形を送信する。図６は、ベースバンド波形生成器２６により受信系のSNRを最大化する原理を示す模式図である。図６は、本実施形態にかかる無線送信装置１００が無線伝搬路(Propagation Channel)４０を介して無線受信装置２００と接続された様子を示している。無線伝搬路４０を介して送信された信号は、無線受信装置２００のアンテナ(RxAntenna)２０２で受信され、バンドパスフィルタ(RxBPF)２０４、ＲＦ回路(RxRF)２０６、Ａ／Ｄコンバータ(Quantizier)２０８へ順次に送られる。

図６において、ベースバンド波形生成器２６の後段から受信装置２００のＡ／Ｄコンバータ２０８の手前までの領域は、アナログ信号が伝播するアナログ領域である。アナログ領域では、回路の設計上、一般に信号の制御が難しく、信号に歪が生じてしまう場合がある。本実施形態では、アナログ領域とマッチドフィルタの関係にある送信側のベースバンド波形生成器２６を用いることで、アナログ領域を通過して受信される信号のＳＮＲを最大化することが可能となる。この結果、無線受信装置２００のＡ／Ｄコンバータ(Quantizier)５０に入力される信号のＥＶＭ(Error Vector Magnitude)を向上させることが可能である。

具体的な手法を説明すると、図６において、H₀(f)は、ベースバンド波形生成器２６の送信波形の周波数応答（伝達関数）を示している。また、H₁(f)は、無線送信装置１００のＲＦ回路２８(TxRF)から、バンドパスフィルタ３０、アンテナ３２、無線伝搬路４０、無線受信装置２００のアンテナ２０２、バンドパスフィルタ２０４、及びＲＦ回路２０６に至るアナログ領域の周波数応答（伝達関数）を示している。ここで、受信装置２００のＡ／Ｄコンバータ(Quantizier)４８に入力される信号のSNR(Signal to Noise power Ratio)を最大にするためには、H₀(f)とH₁(f)がマッチドフィルタ(Matched filter)の関係（すなわち、最適フィルタの関係）にあることが望ましい。従って、Ｈ０とＨ１の間には以下の（３）式の関係が成立する。

（３）式において、Ｔｄはサンプリングの遅延時間を示している。このように、本実施形態では、無線送信装置１００から無線受信装置２００に至るアナログ部分の周波数応答に対して、ベースバンド波形生成器２６の周波数応答がマッチドフィルタの関係となるようにベースバンド波形生成器２６を構成する。H₁(f)の値は、アナログ回路領域の設計によって定まるため、無線送信装置１００のベースバンド波形生成器２６のH₀(f)をH₁(f)の値に適合させることで、受信後のSNRを最大化することが可能となる。更に、図６に示すように、無線チャネル状態、製品の個体差等のパラメータをベースバンド波形生成器２６へフィードバックし、これらのパラメータの変動によるH₁(f)の変動を考慮してH₀(f)を動的に変化させるようにしても良い。

以上のような構成によれば、無線チャネルを介して連なる送信側及び受信側のアナログ部における周波数特性に図７に示すような周波数特性の歪が生じた場合においても、ベースバンド波形生成器２６でＳＮＲが最大化するようにH₀(f)の値を設定することができる。従って、図７で示されるような要因によって生じる受信信号の劣化を最小限に抑えることが可能となる。

［Ｐｉ／２シフトＢＰＳＫマッパー］
図８は、Ｐｉ（＝π）／２シフトＢＰＳＫマッパー２４の構成を示す模式図である。Ｐｉ／２シフトＢＰＳＫマッパー２４は、入力されたバイナリ(binary)系列(０または１)を複素(complex)系列（１，−１，ｊ，−ｊ）として出力する機能を有する。

図９は、Ｐｉ／２シフトＢＰＳＫマッパー２４によるＰｉ／２シフトＢＰＳＫ変調の様子を示す模式図である。また、図１０は、Ｐｉ／２シフトＢＰＳＫマッパー２４の入出力の関係を示す模式図である。図１０において、nはチップ番号を示している。図９及び図１０に示すように、Ｐｉ／２シフトＢＰＳＫ変調では、ＢＰＳＫｍｏｄｕｌａｔｉｏｎの変調軸が１chip毎に９０[deg]づつ回転する。ここで、変調軸の回転周期は４[chip]である。図１０に示すように、n mod 4で、Ｐｉ／２シフトＢＰＳＫマッパー２４のRotator(1, j, -1, -j)が回転する。

Ｐｉ／２シフトＢＰＳＫマッパー２４への入力信号であるS_SC(t_n)は、時刻t_n = n*T_cにおける、スクランブラー２２のバイナリ(binary)出力を示している。ここで、図１０において、出力S_PI(x)に含まれる関数(2* S_SC(t_n)-1)は、２進数(0,1)から実数(-1,1)への変換を示している。出力系列であるS_PI(x)は、2進数から実数に変換された後、Rotator (1, j, -1, -j)を乗算する処理が行われている。

Ｐｉ／２シフトＢＰＳＫマッパー２４によるPI/2 shift
BPSK変調では、チップごとに変調軸が90degずつ回転しており、変調軸もIとQが交互に用いられることになる。このような構成によれば、Ｐｉ／２シフトＢＰＳＫマッパー２４の出力は実軸上または虚軸上の値となり、実軸上の値と虚軸上の値が交互に現れる。このため、図４に示すように、ベースバンド波形生成器２６の出力である送信ベースバンド系列S_BB(t)において、実部Real (S_BB(t))、虚部Imag (S_BB(t))の双方に増幅率＝０となる区間を生成することが可能となる。通常のＱＰＳＫ及びＢＰＳＫでは、マッパーの出力が実軸上、虚軸上に交互に存在することはないため、図４に示すような送信ベースバンド系列S_BB(t)を送信することはできない。従って、本実施形態によれば、受信時にIチャネルおよびQチャネルにおける符号間干渉を低減でき、無線受信装置２００における受信ＥＶＭが良好となる。

［スクランブラー］
図１１は、スクランブラー２２の構成を示す模式図である。スクランブラー２２は、スプレッダー２０で拡散された信号S_SP(t)を乱数を使用してランダム系列に変換し、Ｐｉ／２シフトＢＰＳＫマッパー２４への入力信号S_SC(t)を生成する。

図１２は、スクランブラー２２での演算における真理値表を示す模式図である。スクランブラー２２では、原則として、スプレッダー２０で拡散された信号S_SP(t)と、ＬＦＳＲ(Linear Feedback
Shift Register)より生成された信号C_SC(t)との非排他的論理和(Inverted XOR)を求めている。

図１３は、スクランブラー２２における入力信号ｘ，ｙを示す模式図である。図１
３に示すように、本実施形態では、送信パケットのプリアンブル、シンク、ＰＨＹヘッダー、ＰＳＤＵ(PLCP Service Data Unit)において初期値が異なるスクランブルシーケンス（Scramble系列）C_PR(t), C_SY(t), C_HE(t), C_PA(t)を用いている。図１３に示すように、プリアンブルおよびシンクにおいては、スクランブリングされる入力データｘを１に固定しているため、スクランブルシーケンスC_PR(t)およびC_SY(t)がそのまま出力されることとなる。一方、ＰＨＹヘッダー、ＰＳＤＵについては、信号S_SP(t)と信号C_HE(t), C_PA(t)との非排他的論理和がスクランブラー２２から出力される。

・スクランブル・シーケンス・ジェネレータ
スクランブル・シーケンス・ジェネレータ(Scramble sequence generator)は、スクランブラー２２に入力されるスクランブルシーケンスC_PR(t), C_SY(t), C_HE(t), C_PA(t)を生成する。図１４は、スクランブル・シーケンス・ジェネレータとしてのＬＦＳＲ２３の構成を示す模式図である。また、（４）式はＬＦＳＲ２３によるスクランブルシーケンスの生成多項式を示している。スクランブルシーケンスは、２^１８のビット列から構成される。また、図１５は、ＬＦＳＲ２３のスクランブリング・シード(Scrambling Seed)とスクランブルシーケンスC_PR(t), C_SY(t), C_HE(t), C_PA(t)の関係を示す。スクランブル・シーケンス・ジェネレータでは、パケットのプリアンブル、シンク、ＰＨＹヘッダー、ＰＳＤＵの各部分の先頭において、レジスタの値が、スクランブリング・シード(Scrambling Seed [17:0])によって初期化される。そして、ランダム系列のスクランブルシーケンスが、スクランブリング・シードを種としてＬＦＳＲ２３により生成される。図１５に示すように、プリアンブル、ヘッダー、ペイロードのそれぞれにおいて、スクランブリング・シードの値は異なる値に設定されている。このため、プリアンブル、ヘッダー、ペイロードのそれぞれにおいて、２^１８のビット列から構成されるスクランブルシーケンスの所望の位置からスクランブルシーケンスを生成することが可能である。

パケットのシンク(Sync)は、フレーム同期用の１２８[chip]のword部分である。本実施形態では、パケットのプリアンブル、シンク、ＰＨＹヘッダー、ＰＳＤＵについては、ＬＦＳＲにより生成されたスクランブルシーケンスC_PR(t), C_HE(t), C_PA(t)を用いる。一方、図１５に示すように、シンク(Sync)については、スクランブルシーケンスC_SY(t)をＬＦＳＲから生成せず、無線送信装置１００が備えるＲＯＭ等のメモリに格納された系列を使うこととしている。

図１６は、シンク部におけるスクランブリングシーケンスC_SY(t)を示す模式図であって、パケット同期用のワードC_SY(t)を示している。C_SY(t)は１２８[chip]で構成されており、0番目のIndexから送信される。上述したように、パケット中のシンク(Sync)では、スクランブリング系列は用いられず、図１６に示すC_SY(t)がそのままスクランブラーから出力される。

このように、パケットのプリアンブルをランダム系列の部分と既知のシンクに分けることで、ランダム系列の部分で任意の信号を送ることが可能となり、任意の情報成分を付加することが可能となる。

［スプレッダー］
図１７は、スプレッダー２０の構成を示す模式図である。また、図１８は、スプレッダー２０での演算における入出力関係を示す模式図である。本実施形態では、スプレッダー２０のインナー拡散符号を１に設定することで、インナー拡散系列を行わず、アウター拡散符号、すなわちロングコードのみで拡散を行っている。これにより、インナー拡散符号の処理を省略できるため、回路規模を削減することができる。スプレッダー２０は、図２６に示すデータレート（すなわち、拡散率Ｇ_ＳＦ）に応じて、入力信号の複製（コピー）を行っている。例えば、図２６に示すように、データレートが３２Ｍｂｐｓの場合は、G_SF=8であるため、図１８に示すように入力データａ（０ｏｒ１）は複製されて８個のデータａが出力される。従って、スプレッダー２０の入力と出力では、プロセスゲイン(Process Gain)のG_SFだけシンボルレート(Symbol Rate)が異なる。

［差動符号化器］
図１９は、差動符号化器１８の構成を示す模式図である。また、図２０及び図２１は、差動符号化器の真理値表を示す模式図である。図１９に示すように、本実施形態では、信号T_DIの値に応じて動作するトグルスイッチ１８ａにより、差動符号(Differential Encode mode)と非差動符号(Through mode)を切り換え可能な構成としている。

図１９に示すように、差動符号化器１８は、差動符号化を行うためのＺ−１とｆＤＩ（ｘ，ｙ）を備えている。トグルスイッチ１８ａは、T_DI=1のとき端子１８ｂに接続される。これにより、差動符号化器１８からは、差動符号化が行われた信号Ｓ_ＤＩ（ｔ）が出力される。また、トグルスイッチ１８ａは、T_DI=0のとき端子１８ｃに接続される。これにより、差動符号化が行われていない信号Ｓ_ＤＩ（ｔ）が出力される。

図２０は、差動符号化時(T_DI=1)の真理値表を示す図である。図２０に示すように、差動符号化時における演算はEXORの否定(Not)である。また、図２１は、非差動符号化時の真理値表を示す図である。非差動符号化時には、差動符号化器１８への入力がそのまま出力される。このとき、非差動符号化は位相基準信号（パイロット信号）を含まないことを特徴としている。

差動符号化を行った場合、対周波数特性が向上するとともに、受信装置側で復調を容易に行うことが可能となる。また、差動符号化を行わない場合、受信装置側で同期検波を行うことで、差動符号化を行う場合に比べて理論上ＳＮＲが３ｄＢ向上する。本実施形態にかかる差動符号化器１８の構成によれば、通信状況に応じて差動符号化、非差動符号化を切り換えることが可能となる。また、製品の仕様、無線通信システムの規格等に応じて、差動符号化、非差動符号化を切り換えることも可能となる。更に、無線チャネル状況、使用条件等に応じて差動符号化、非差動符号化を動的に切り換えるようにしても良い。

［リードソロモン符号化器］
リードソロモン符号化器１４は、ペイロードの外符号として、図２２に示すパラメータのリードソロモン符号を使用する。ここで、ＰＨＹヘッダーから伝送レートを読取り、リードソロモンをオフにすることで、高速での読み出しが可能となる。このため、復号遅延を短縮することができ、回路規模の増加を抑えることが可能となる。

［畳み込み符号化器］
畳み込み符号化器１６は、ペイロードの内符号およびＰＨＹヘッダーの符号化に、図２３に示すパラメータの畳み込み符号を使用する。

図２４は、本実施形態にかかる畳み込み符号化器１６の構成を示す模式図である。図２４に示すように、畳み込み符号化器１６は、２つのビタビ符号化器１６ａ，１６ｂを並列に動作させてインターリーブする構成としている。

図２４の構成では、畳み込み符号化器１６への入力Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５・・・は、入力毎に、セレクタ１６ｃによりビタビ符号化器１６ａ、ビタビ符号化器１６ｂのそれぞれに交互に入力される。そして、各ビタビ符号化器１６ａ，１６ｂのそれぞれで符号化を行い、各符号化器１６ａ，１６ｂの出力はセレクタ１６ｄにより交互に出力される。

また、図２５は、セレクタ１６ｃ，１６ｄの操作により、一方のビタビ符号化器１６ａのみを動作させた場合を示している。

２つのビタビ符号化器１６ａ，１６ｂは、データレートに応じて動作する。データレートが所定値以上の場合は、図２４に示すように、２つのビタビ符号化器１６ａ，１６ｂを動作させてインターリーブする。これにより、符号化器を構成する回路の動作速度に対してデータレートが大きい場合であっても、回路の動作速度を必要以上に高くすることなくレートに応じた符号化を行うことが可能となる。従って、データレートが高い場合であっても回路の動作速度を低減させることが可能となり、回路の実装を容易に行うことが可能となる。受信系についても同様の構成にすることで、実装を容易に行うことが可能である。また、図２４に示すように、畳み込み符号化器１６に入力されたデータＤ０〜Ｄ５は、図２５の場合と比べると、時間軸方向により拡散されるため、高いインターリーブ効果を得ることができる。

一方、データレートが所定値よりも小さい場合は、図２５に示すように、一方のビタビ符号化器１６ａのみを動作させてインターリーブする。これにより、データレートに応じた速度でビタビ符号化器１６ａを動作させることができ、処理を簡略化することができる。データレートに応じたビタビ符号化器１６ａ，１６ｂの動作は、ＭＡＣ１０により制御される。

［データレート制御について］
図２６は、本実施形態で用いるデータレート(Data Rate)と、データレートを制御するパラメータを示す模式図である。図２６に示すように、本実施形態では、レートＲ(560Mbps)、レートＳ(522Mbps)、レートＡ(261Mbps)、レートＢ(130Mbps)、レートＣ(65Mbps)、レートＤ(32Mbps)、ＰＨＹヘッダー(16Mbps)の７種類のデータレートを用いる。そして、パケットの誤り率（ＰＥＲ）等から得られるチャネルの状況等に応じてレート制御(Rate control)を行う構成としている。例えば、パケット誤り率が高い場合は、レートを下げる制御を行う。そして、本実施形態では、レート制御を行う際に、下記のパラメータの操作を行う。
・プロセスゲイン(Spreading factor) Ｇ_ＳＦ(Ｇ_ＳＦ=1, 2, 4, 8, 16)
・畳み込み符号化器１６(Convolutional code) (k=3) のオン／オフ
・リードソロモン符号化器１４(Read-solomon code) (240, 224) のオン／オフ
このように、本実施形態では、スプレッダー２２の拡散率Ｇ_ＳＦと、符号化器１４，１６のオン／オフによりデータレートを制御することが可能であり、データレート制御を簡素な構成で実現できる。上記パラメータによるレート制御は、ＭＡＣ１０により行われる。ＭＡＣ１０は、パケット誤り率に基づいて各パラメータを制御し、送信データレートを制御する。なお、本実施形態で用いる拡散率Ｇ_ＳＦは、符号化利得を含まないものとして定義されることができる。

また、図２６では、データレート(Data Rate)と、図２４及び図２５で説明した畳み込み符号化器１６の数とを対応付けて示している。図２６に示すように、データレートがレートＲ、レートＳの場合は、畳み込み符号化器１６がオフとなるため、２つのビタビ符号化器１６ａ，１６ｂの双方がオフとされる。データレートがレートＡの場合は、２つのビタビ符号化器１６ａ，１６ｂがオンとなり、図２４で説明したように、２つのビタビ符号化器１６ａ，１６ｂにより符号化が行われる。また、データレートがレートＢ以下の場合は、一方のビタビ符号化器１６ａのみがオンとなり、図２５で説明したように、１つのビタビ符号化器１６ａにより符号化が行われる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明の一実施形態にかかる無線送信装置の構成を示す模式図である。本実施形態で用いる送信パケットのフレーム構成を示す模式図である。ベースバンド波形生成器におけるベースバンド波形を示す模式図である。送信ベースバンド系列S_BB(t)を示す特性図である。図３における振幅値を示す模式図である。ベースバンド波形生成器により受信系のＳＮＲを最大化する原理を示す模式図である。送受信で生じるＤＣカットや周波数歪の例を示す模式図である。Ｐｉ／２シフトＢＰＳＫマッパーの構成を示す模式図である。Ｐｉ／２シフトＢＰＳＫマッパーによるＰｉ／２シフトＢＰＳＫ変調の様子を示す模式図である。Ｐｉ／２シフトＢＰＳＫマッパーの入出力の関係を示す模式図である。スクランブラーの構成を示す模式図である。スクランブラーでの演算における真理値表を示す模式図である。スクランブラーにおける入力信号ｘ，ｙを示す模式図である。スクランブル・シーケンス・ジェネレータとしてのＬＦＳＲの構成を示す模式図である。ＬＦＳＲのスクランブリング・シード(Scrambling Seed)とスクランブルシーケンスC_PR(t),C_SY(t), C_HE(t), C_PA(t)の関係を示す模式図である。シンク部におけるスクランブリングシーケンスC_SY(t)を示す模式図である。スプレッダーの構成を示す模式図である。スプレッダーでの演算における入出力関係を示す模式図である。差動符号化器の構成を示す模式図である。差動符号化時(T_DI=1)の真理値表を示す図である。非差動符号化時の真理値表を示す図である。リードソロモン符号化器のリードソロモン符号を示す模式図である。畳み込み符号化器の畳み込み符号を示す模式図である。畳み込み符号化器の構成を示す模式図である。一方のビタビ符号化器のみを動作させた場合を示す模式図である。データレート(Data Rate)と、データレートを制御するパラメータを示す模式図である。

符号の説明

１００無線通信装置
１０ＭＡＣ
１４リードソロモン符号化器
１８差動符号化器
２０スプレッダー
２４Ｐｉ／２シフトＢＰＳＫマッパー
２６ベースバンド波形生成器
２８ＲＦ回路
３０バンドパスフィルタ
３２アンテナ

Claims

無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数の複素共役に対し所定の時間遅延を導入することで求められる伝達関数を用いて送信信号を生成する波形生成部と、
前記波形生成部により生成された送信信号を送信する送信部と、
を備える、送信装置。
前記波形生成部の前段に設けられ、送信データに対してπ／２シフトＢＰＳＫ変調処理を施す変調処理部を更に備える、請求項１に記載の送信装置。
送信データを時間軸方向に拡散し、ショートコード拡散系列を用いず、ロングコード拡散系列のみで拡散する拡散部と、
無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数の複素共役に対し所定の時間遅延を導入することで求められる伝達関数を用いて、前記拡散部で拡散されたデータから送信波形を生成する波形生成部と、
前記波形生成部により生成された送信波形を送信する送信部と、
を備える送信装置。
送信データを符号化する符号化部であって、差動符号化と位相基準信号を含まない非差動符号化を切り換え可能な符号化部と、
無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数の複素共役に対し所定の時間遅延を導入することで求められる伝達関数を用いて、前記符号化で符号化されたデータから送信波形を生成する波形生成部と、
前記波形生成部により生成された送信波形を送信する送信部と、
を備える送信装置。
無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数の複素共役に対し所定の時間遅延を導入することで求められる伝達関数を用いて送信信号を生成する波形生成部と、前記波形生成部により生成された送信波形を送信する送信部と、を有する送信装置と、
無線チャネルを介して前記送信装置と通信可能に接続され、無線チャネルから受信信号のＡＤ変換部に至るまでの前記アナログ領域を含む受信装置と、
を備える通信システム。
無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数の複素共役に対し所定の時間遅延を導入することで求められる伝達関数を用いて送信信号を生成するステップと、
前記波形生成部により生成された送信信号を送信するステップと、
を備える、送信方法。
無線チャネルを介して連なる送信側及び受信側のアナログ領域の伝達関数の複素共役に対し所定の時間遅延を導入することで求められる伝達関数を用いて送信信号を生成する手段、
前記波形生成部により生成された送信信号を送信する手段、
としてコンピュータを機能させるプログラム。