JPH0461219A - 半導体装置、その製造方法およびアライメント法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は各種電子機器に招載さ第１るメモリー光電変換
装置、信号処理装置等の半導体集積回路装置、その製造
方法およびアライメント法に関し、特に半導体装置のア
ライメント構造に特徴を有する半導体装置、その製造方
法おＪ、びアライメント法に関するものである。 ［従来の技術］ 従来の１′導体装置では、配線層をバター；、ングし、
で形成する際に、所定ｔ◇置に予め設けでおいた凹部を
マークとした自動マスク合わゼ（オートアフイメント）
を行ってバターニングの精度を向上。 するようにしている。例えば、ＣＭＯＳ　トランジスタ
を有する従来の半導体装置においでは、基体１日面の所
定位置の酸化膜にエツチングにより親マーク部（凹部）
を形成した後、この親マーク部を含めた基体ゴ面の全体
に金属膜を被覆しτ、この金属膜の１一部に該親マーク
部の形状に対応し５た凹所を形成判るようにし、でいた
。このように形成された凹所に幼し、レーザ光を照射し
、その反射イ１；チを検出して得られた検出ｆ−タを利
用（るか、あるいｉ；１．．４Ｖ−ＡＡ　　（Ｔｅ１．
ｅｖｉｓｉｏｎ　ａｕｔ吋ａｌｉｇｎｍｅｎｔ　）等の
画像処理法による処理データを利用し、５た自動マスク
合わせにより、　−Ｊ−述の金属膜に対し１１バタ一二
。 ングを用いて所望のパターンの配線層を形成（１，ｔい
た。 ［発明が解決しようとする課題］ し、かし、２ながら、このような従来の半導体装置にお
いでは、」述の金属膜を例えばＣＶＵ法等の金属膜選択
堆積技術にｊ、り成膜する場Ｃ１配線層どシ、。 て必要な膜厚を得ようとすると、当該技術の特徴である
選択成、長竹により、自動マスク合わ利用の親マーク部
およびその周囲に堆積し、た金属成金１ｎ］が平坦イヒ
し、で、−ｊ−述の親マーク部に対応し２六凹所が形成
さねないため、自動マスク合わせに必須の親マークのイ
装置確認が困難となり、マスク合オ）ぜの精度が表１．
　＜低−■−する欠点があった。。 本発明は、１述の技術的課題を解ｅ！ｌ−べく、マスク
ｒ１わ利用の親マークの（☆置確認が容易で、さらにｉ
Ｉ？；オ・２・度配線１１ｉ１能な半導体装置、その製
造す江津；６１び）”ライメント法を提供することを目
的とするもの

【゛ある。 １課題を解決するだめの手段］ 本発明の半導体装置のアライメントが−は導電性の下地
表面上に絶縁膜を介し７で導電性薄膜が形成さノ“ｊた
半導体装置のアライメント法におい１、前記絶縁膜に前
記］：地表面の露出する開孔を形成する〕程と、前記絶
縁膜に前詰４１−地表面の露出し、でいない段差部を形
成する工程と、前記開孔内に導電Ｈ才１を選択的に堆積
させる」程と、少なくとも前記絶縁膜上に前記導電性薄
膜を形成する二丁程とを含ｈ、前記段差部を利用してア
ライメントを行うごどを特徴とするものである。 ４た、本発明の半導体装置の製造方法は導電性の１・地
表面１に絶縁膜を介して設けられた配線層をイシする半
導体装置の製造方法においで、前ルビ絶縁膜に前記下地
表面の露出する開孔な形成する工程と７前記絶縁膜に前
記下地表面の露出し５ていない段差部を形成する］−程
と、前記開孔内に導電材車１を選択的に堆積さゼる工程
と、少なくとも前記絶縁膜上に前記配線層を形成するた
めの導電性薄膜を形成する工程と、前記導電性薄膜をバ
ターニングして前記配線層を形成する工程とを含むごど
を特徴とするものである。 さらに、本発明の半導体装置は、導電材の下地表面Ｊに
絶縁膜を介し、て導電体層が形成された半導体装置にお
いで、前記絶縁膜に形成され萌紀ト地表面の露出した開
孔内に形成されでいる導電体と、前記絶縁膜に形成され
前記下地表面の露出していない段差部と、前記絶縁膜」
二に形成された導電体層とを有し、前記導電体層には前
記段差部：・ご対応し７た段差が設けられていることを
特徴とするものである。 １作　用］ 本発明においては、新規なＣＶＤ５：ｉ：よる選択金属
堆積技術を用いているので、導Ｎ性の１−地表面が露出
した開孔のみに選択的に導電材料を鮪積させて導電体を
形成することができる。この導電体のよおよび下地表面
上の絶縁膜に形成された段差部の１−に非選択堆積法を
用いて導電体層を刑：成することによって、得られた導
電体層に段差部の形状に対応しまた部分を形成すること
が”て−きる。この部分をマスク合わ利用のマークどし
で用いることによって、導電体層に対するパタ・二−ン
グに際し、２、オートアライメントを利用して所望の１
［１線パターンを忠実に形成することがＩ：ｌ］能どな
る。 ［′太施例］ 以下に図面を参照し、で本発明の詳細な説明する。 第１図は本発明の好ましい実施態様例どしての崖導体装
百を示したものである。第１図においで符号１は、ＭＯ
Ｓ　トランジスタ、バイポーラトランジスタ等の機能１
子が形成されたシリコン等からなる導電性の下地として
の半導体基体である。ごの半導体基体］の主向上の所定
の領域には、膜厚の大きいフィールド酸化膜４とｌｌｌ
厚の小さいゲート酸化膜５が形成されている。このゲー
（・酸化膜５の所定領域の”を側の半導体基体）には、
拡散層（５が設けられでいる。また、フィールド酸化膜
４およびゲート酸化膜５の上には層間絶縁膜′ｌが所定
の膜厚で形成されている。」−述した拡散層６０）ト方
には、ゲート酸化膜５および層間絶縁膜７をエツチング
等して拡散層６の上部を露出さゼるＪうに形成された開
孔としてのコンタクトホール８が設けられている。さら
に、眉間絶縁膜゛７およびその下側のフィールド酸化膜
４の所定領域には、眉間絶縁膜７の」−面からフィール
ド酸化膜４の内部までエツチングして形成された段差部
としての親マーク部９が設けられている。 ト述のコンタクトホール８の内部には、層間絶。 縁膜７の一十面と血−となるように、後に詳しく説明す
る特別のＣＶＤ法によってＡ４２等の導電祠才１が選択
的ｉ、″堆積された電極取り出し用の導電体とじての第
１配線層１０が形成されでいる。この第１　ｆｆ１１゜
線層ｌＯと層間絶縁膜′ｒの土、および親マーク部９の
内部には、非選択堆積法にＪ、−）で導電材料が堆積さ
れた導電体層とし２ての第２配線層１１が形成さ第１て
いる。 このような配線構造の半導体装置においでは、親マーク
部９の」一方の第２配線層１１に、層間絶縁膜゛７と親
マーク部９とによる凹形状４．７対応しまた段差とし、
ての凹所１１ａが形成される。この凹所１１ａ番」、第
２配線層１１に対してパター；−ングを施す際の自動マ
スク＾わ利用のマークどし、て用いられるものである。 この才導体装＠＆Ｊおいｌは、上述した親マーク部≦３
の位置に正確に凹所１．１ａを形成できるので、この凹
所１１ａをマークとして設言１通りのバター！−ングを
行−）で配線を形成することが可能である。従って、バ
ターニングにず第１をｊｉ゛じることがないので、高密
度配線も可能である。 電極取り出しおよび配線に用いられる金属としでは、Ａ
ｎ、Ａｎ−５ｉ、Ａｎ−Ｃｍユ、ＡｆｆＳｉ−・ＴｉＡ
ｎ、Ａｎ−５ｉ−Ｃｕ等のＡｆｆを」成分どする合金、
Ｃｕ、Ｍｏ、Ｗあるいは（れらの６金を用いることがで
きる。特に、電極取り出し１の為にコニ／タクトホール
内を埋める場合には、後述するＡｊｌｌ！−ＣＶＤ法を
用いることが好Ｊ７シ、い。絶縁膜とし、では、ＣＶＩ
）法やスパッタリング法（・こよる酸化シリコン膜、窒
化シリコン膜、ＰＳＧ　（す：／シリケートガラス）膜
、ＢＰＳＧ　（ボロンリン・シリ今−口・ガラス）膜等
の無機材料やポリイミド膜等の４１機材料が好ましく用
いら第１る。絶縁膜１に配線層を形成するには、ＣＶＤ
法、スパッタリング法等によって絶縁膜の全面に金属層
を形成した後、−ノオトリソグラフィによ）″Ｃ所定の
配線形状にバターニングしてもよく、あるいは、あらか
じめ絶縁膜表面の所定部分をプラズマに１しで改質し、
改質された表面部分にのみ、金属を選択的に堆積さセで
もよい。 アライメントマーク用の段差部としては少なくとも４０
０人程度量Ｊ−の段差があることが好まし。 い。より好ま（２、くは５０［）大恩」である。 （成■い））２去） 本発明による電極の形成に好適な成膜ツノ法にっいで以
下に説明する。 この方法は、上述した構成の電極を形成゛４る為に開孔
へ導電材料を埋め込むのに適した成膜Ｊノ“／１、であ
る。 本発明に好適な成膜方法とは、アルキルアルミニウムハ
イドライドのガスと水素ガスとを用いて、電子供与性の
基体十に表面反応により堆積、駿を形成するものである
（以１”ｌ！、−ｃ　Ｖ　ｌｊ誌と称娼る）。 特に、原料ガスとしてモノメチルアルミ、：：ラムハイ
ドライド（ＭＭＡＨ）またはジメヂルアルミニウムハイ
ドライド（ＤＭＡＨＩ　を用い、反応ガスとしでＨ。 ガスを用い、こわらの混合ガスの］・で基体表ｉを加熱
すれば良質のＡ℃膜を堆積することが出来る。ここで、
Ａβ選択堆積の際には偵接加熱または間接加熱により基
体の表面温度をアルキルアルミニウムハイドライドの分
解温度以１−４５０τ′未渦に保持することが好まし１
く、より好ましくば；）６０Ｘ′□以上４４０℃以下が
よい。 基体を上記温度範囲になるべく加熱４るノ）江と［，１
では直接加熱と間接加熱とがあるが、特にｆ１接加熱に
より基体を１−７言己温度に保持すれば高パイ積速度で
良質のＡＩ膜を形成することができる。例えば、Ａｐ膜
形成時の基体表面温度をより好まし１い温度ｉｉ″ｉ囲
である２６０　”Ｃ〜４４０℃とした陥、３００人へ・
５０００人／分という抵抗加熱の場合よりも高い堆積速
度で良質な膜が得られるのである。このＪうな直接加熱
（加熱千ｔ２からのＪ、ネルギーがｐ接基体に伝達され
て基体自体を加熱する）の方法どじでは、例りば、ハロ
ゲンランプ、キセノンランプ等によるランプ加熱があげ
られる。４、た、間接加熱の方法とし、では抵抗加熱が
あり、堆積膜を形成すべき基体を支持するための堆積膜
形成用の空間に１設さｔまた基体支持部材に設けられた
発熱体等を用いでｒコうことか出来る・ この方法により電子供５性の表面部分と非電子供与ｆＩ
の表面部分とが共存する基体にＣＶＤ法を適用すれば電
、子供り、性の基体表面部分＆Ｖのみ良々”ｆな選択性
のもどにＪｆｉの単結晶が形成さ第１る。このＡβは電
極／配線材料として望まれるあらゆる特性に優れたもの
どなる。即ち、ヒルロックの発生確率の低減、アロイス
パイク発生確率の低減が達成されるのである。 こ第１は、電「〜供〜性の表面どしてのＮ′導体や導電
体からなる表面上に良質のＡＱを選択的に形成でき、■
１つそのＡｆｉが結晶性に優ねているが故ｊ、Ｔ］・地
のシリコン等との共晶反応によるアロイスパイクの形成
等がほとんどみられないか極めて少ないものと考λらる
。そして、半導体装置の電極とし５て採用し７た場合に
は従来考えられてきた。１電極の概念を越えた従来技術
では予想だにし、なかった効果が得られるのである。 以Ｊ−のように電子供１３件の表面例えば絶縁成心１゛
形成され半導体基体表面が露出した開孔内に堆積さオ〕
たＡｆｆは単結晶構造となることを説明しｔ、−が、こ
のＡＪ２−ＣＶＤ法によれば以下のようなｌを１−成分
どする金属膜をも選択的に堆積でき、ぞの膜質も優れた
特性を示すのである。 たとりば、アルキルアルミニウムハイドライド。 のガスと水素とに加えて ｓｉｎｇ、　　Ｓｉ、Ｊ’、ｓ　、　　５ｉ３１（８、
５ｉ（ｃｕＪ４、５ｉＣｆｆ＋　、ｓｉ＋−１２ｃｇ　
ｚ　、５ｔＨＣｆｆ　ｎ等の８１原子を含むガスや、Ｔ
ｘＣｆｆ　ｓ、　、　Ｔｉ、Ｂｒ４．　Ｔｌ（ＣＨ３）
４等Ｑ）　Ｔｉ原ｒｅ　含Ｃ；ガスや、 ビスアセチルアセトナト！ｏｌＣ１１（ＣよＨ、０２）
、ビスジピバロイルメタナイト銅ＣＬＩＦＣＩｌｌｌｌ
ｌ１０２）２　、ビスヘキサフルオロアセチルアセトナ
ト銅Ｃｕ（ＣｓＨ）　ｅＬ）　２等のＣｕ原子を含むガ
ス を適宜組み伶わせで導入し５て混合ガス雰囲気とし、で
、例えば／ｌ　−５ｉ、　Ａｒ−］“ｉ、　Ａｒ−Ｃｕ
、／ｌ　−３ｉ−Ｔｉ、　Ａｊ２−５ｉ−Ｃｕ等の導電
材料を選択的に堆積させて電極を形成してもよい。 また、」記Ａｌ−ＣＶＤ法は、選択性に優第１た成膜方
法であり且堆積した膜の表面性が良好であるために、次
の堆積工程に非選択性の成膜り法を適用して、」二連の
選択堆積ｌまたＡｒ膜および締縁膜とし、ての５１０２
等の土にもＡｒ又はｌを主成分とする金属膜を形成する
ことにより、半導体装置の配線として汎用性の高い好適
な金属膜を得ることができる。 このような金属膜とは、Ｖ−１５体的には以上のとおり
である。選択塘積１５．たＡｒ、Ａｊ２−３ｉ、Ａ、ｆ
！　−Ｔｉ　、Ａｌ２−　Ｃｕ、Ａ７□′、−Ｓｊ′Ｉ
ｉ、Ａｒ２−　Ｓｉ−Ｃｕと非選択的に堆積しまたＡｒ
：５．ＡＦ−ＳｉＡｒ−Ｔｉ、、Ａｒ−Ｃｕ、　Ａｊ：
！　−３ｉ−Ｔｉ、Ａｊ７−３ｉ　Ｃｕとの組みへオニ
）せ等である。 非選択堆積のための成膜クラ法とし、ズは１述Ｌ　ｔ：
＝ＡＩ−ＣＶ磨ノ！以外のＣＶＤ法やスパッタリング法
等がある。 （成膜装置） 次に、本発明による電極を形成するに好適な成膜装置に
ついで説明する。 第２ないし２４図に１述ｌ３、た成膜方法を適用するに
好適な金属膜連続形成、装置をｒ枠式的に示す。 この金属膜連続形成装置は、第２図に小１ように、ゲー
トバルブ３１０ａ〜３１Ｏｆによ−Ｊ′Ｔ′万いじ外気
遮断十で連通ｂ］能に連接され°ているロードロ・ンク
室３１１、第１の成膜室としてのＣｖＤ反応室３１２、
Ｒｆエツチング室３１３、第２の成膜室とし２てのスパ
ッタ室３１４、ロードｒＵツク室：３１５　とから構成
さｔｌでおり、各室はそＩ′ｔぞわ排気系３１６ａ〜３
１６ｅによって排気され減圧可能に構成されズいる。こ
こで前ＢＥ！ロードロック室３１１は、スルーブツト性
を向−１−させるために堆積処理前の基体雰囲気を排気
後にｌ（２雰囲気に置き換える為の室である。次Ｑ〕Ｃ
ＶＤ反応室３１２は基体１に常圧また（、Ｊ減圧１ミて
１−述したＡｌ−ＣＶＤ法による選択堆積を行う室であ
り、成膜すべき基体表面を少なくとも２００℃〜４５０
　Ｔの範囲で加熱可能な発熱抵抗体３１７を有する基体
ボルダ３１８が内部に設けられるとともに、ＣＶＤ用原
料ガス導入ライン３１９によって室内にバブラー３１９
−１で水素によりバブリングさね気化さ第１たアルキル
アルミニウムハイドライド等の原料ガスが導入され、ま
たガスライン３１９゛より反応ガスとし７ての水素ガス
が導入されるように構成されている。次のＲｆエツチン
グ室３１３は選択堆積後の基体表面のクリーニング（エ
ツチング）をＡｒ雰囲気上で行う為の室であり、内部に
は基体を少なくとも１００℃〜２５０℃の範囲で加熱可
能な基体ホルダ３２０どＲｆエツチング用電極ライン３
２１とが設りらオｌるとともに、Ａｒガス供給ライン３
２２が接続されている。次のスパッタ室３１４ｉ：１基
体表面にＡｒ雰囲気下でスパッタリングにより金属膜を
４１′選択的に堆積する室であり、内部に少な（とも２
００″Ｃ′〜２５０℃、の範囲で加熱される基体ボルダ
３２３どスパッタターゲットＴ、１ｔ３２４ａを取りつ
けるターゲット電極３２４どが設けられるとともに、Ａ
ｒガス供給ライン３２５が接続されている。最後の【１
−ドロック室３１５け金属膜堆積メー；了後の基体を外
気中に出（的の調整室であり、雰囲気をＮ、に置換する
ように構成さ第１でいる。 第３図は上述した成膜方法を適用するに好適な金属膜連
続形成装置の他の構成例を示しており、前述の第２図と
同じ部分についでは同一符号とする。第３図の装置が第
２図の装置と異なる点は、直接加熱手段どしてハロゲン
ランプ３３０が設けられており基体表面を直接加熱出来
る点であり、そのために、基体ホルダ３１２には基体を
浮かした状態で保Ｍ″するツメ３３１が配設されている
ことである。 このよう構成により基体表面を直接加熱−することで前
述した様に堆積速度をより一層向−４させることが可能
である。 上記構成の金属Ｈ連続形成装置は、実際的には、第４図
に小すように、搬送室３２６を中継室、１′して前記ロ
ードロツタ室：Ｈｌ　、　ＣＶＤ反応室３↑２、Ｒｆエ
ッヂング室３１３．　　スパッタ室３１４、ロー　ド℃
」ツク室３１５が相匂、に連結された横テコのものと１
質的に智価Ｔ゛ある。この構成ではロードロック室３１
１は０−ドロック室３１５を兼ねている。前記搬送室３
２６には、図に示すように、ＡＡ力向に止ｉ・回転可能
か−＞ＢＢｌ−１向に伸縮７Ｊ］能な搬送手段どしての
アーム３２７が設けられで才；す、このアーム３２７に
よって、第５図中に矢印で示すように、基体を］稈に従
って順次ロードロック室３１１から（：　Ｖ　１１．）
室３１２　、　Ｒｆエツチング室３１３、スパッタ室３
１４、ロードロツタ室３１５へと、外気にさらすことな
く連続的に移動さゼることができるようにな）でいる。 （成膜手順） 本発明による電極および配線を形成する為の成膜手順に
ついて説明する。 第６図は本発明による電極、および配線を形成（る為の
成膜手順を説明噛る為の模式、的斜視図τ′ある。 始めに概略を説明する。絶縁膜に１Ｈｊ孔の形成された
半導体基体を用熟し、この基体な成膜室に配し５その表
面を例えば２６０℃〜４５０℃に保ｐ　ｔ、、−Ｃ、ア
ルキルアルミニウムハイドライドどしでＤＭＡＩＩのガ
スと水素ガスとの混合雰囲気での熱ＣＶ　［１法ｉ′よ
り開孔内の崖導体が露出した部分に選択的に１を堆積さ
せる。もちろん前述したようにＳＮ線’＋−等を含むガ
スを導入してＡＰ−８３等のｌを主成分とする金属膜を
選択的に堆積させてもよい。次にスパッタリング法によ
り選択的に堆積し７たＡＰ２および絶縁膜上にＡＰ又は
Ａｊｌ’、を↑成分どする金属膜を引選択的に形成する
。子の後、所望の配線形状に非選択的に堆積した金属膜
をバターニングすれば電極および配線を形成することが
出来る。 次に、第３図及び第６図を参照しながら１体的に説明す
るまず基体の用意をする。基体とシ、″ｒ：。 は、例えば単結晶Ｓｉウニハトに各１゛］径の開看の設
けられた絶縁膜が形成されたものを用意する。 第６１タ１（Ａ）はこの基体の一部分を示す模式側であ
る。ここで、４０１は伝導性基体とし７ての単結晶シリ
コン基体、４０２は絶縁膜（層）と１８での熱酸化シリ
コン膜である。４０３および４０４は開孔（露出部）で
あり、それぞれに］径が異なる。 基体上への第］配線層としての電極どなるＡρ成肋の手
順は第３図をもって１れば次の通りである。 まず、１．述した基体をロードロツタ室３１１に配置す
る。このロードロツタ室３１１に前記したように水素を
導入して水素雰囲気としておく。そし。 て、排気系３１６ｂにより反応室３１２内をほぼ１×１
０−’Ｔｏｒｒに排気する。ただし２反応室３１２内の
真空度はＩ　Ｘ　１０−’Ｔｏｒｒより悪くてもＡＰ２
．は成膜出来机 ぞし、て２ガスライ〉３１９からバブリングされたＤＭ
ＡＨのガスを供給する１、ＤＭＡＨラインのギヤリアガ
スにはＬを用いる。 第２のガスライン３１９゛は反応ガスどしてのＨ，川で
あり、この第２のガスライン３１９°からＨ２を流し、
不図示のスローリークバルブの開度を調整して反応室３
１２内の圧力を所定の値にする。この場への典型的圧力
（Ｊ略々１．５Ｔｏｒｒがよい。ＤＭＡＩ（ラインより
ＤＭＡＩ（を及応管内へ導入する。全圧を略々１、．５
Ｔｏｒｒ　、ＤＭＡ１１分圧を略々５．ＯＸ　１Ｏ−３
Ｔｏｒｒどする。その後ハｔ７ゲンランブ３３０に通電
しウェハを曲接加熱する。このようにし、てＡで、を選
択的に堆積さセる。 所定の堆積時間が経過しまた後、ＤＭＡＩ（の供給を一
端停Ｊする。この過程で堆積されるｌ膜の所定の堆積時
間と＋！’：　、　Ｓｉ、　（Ｊｌ結品シリコ：／基体
１）土のＡＰ膜の厚さが、５ｉｎｓ　（熱酸化シリコン
膜２）の膜厚と等し２くなるまでの時間であり、実験に
よりあらかじめ求めることが出来る。 このときの直接加熱による基体表面の温度は２７０℃程
度とする。ここまでの工程によれば第６図ｆＢ）に小す
ように開孔内に選択的にｌ膜４０５が堆積するのである
。 以トをコンタクトホール内に電極を形成４る為の第１成
膜］−稈と称゛する。 上記第１成膜１．程後、ＣＶＤ反応室３１２を拮気糸３
１６ｂにより５　Ｘ　１０””Ｔｏｒｒ以丁の以下度に
到達するまで排気する。同時に、Ｒｆエツチング室３１
：３を５　Ｘ　１０−’Ｔｏｒｒ以下に排気する。両室
が１記真空度に到達したことを確認した後、ゲートバル
ブ３１０Ｃが開き、基体を搬送手段によりＣＶＤ反応室
３１２からＩ（ｆエツチング室３１３へ移動し４、ゲー
トバルブ３１０ｃを閉じる。基体をＲｆエツチング′ｉ
１１．′３１３に搬送し、排気系３１６ｃによりＲｆエ
ツチング室室上１３１０１１Ｔｏｒｒ以１の真空度に達
するまで排気Ｊる。その後Ｒｆエツチング用アルゴンイ
共給ライン３２２によりアルゴンを供給し、Ｒｆエッヂ
ング室３１３を１０　”　’　＝〜１Ｏ−ａＴｏｒｒの
アルゴン雰囲気に保つ。Ｒｆｆエツチング基体ホルダー
３２０を２００℃程に保ち、Ｉ’ｔｆユッヂング用電極
３２１へ１．００ＷのＲｆパワーを６０秒間程供給し７
、Ｒｆエツチング室３１３内でアルゴンの放電を生起さ
せる。このようにすれば、基体の表面をアルゴン（４ン
によりコーララングし７、ＣＶＤ堆積膜の不要な表面層
をとり除くことができる。この場名のエッヂング深さは
酸化物相当で約１０（）度量膣とする。なお、ここでは
、Ｒｆエッ・ブング室でＣｖｌ）堆積膜の表面Ｊソヂン
グをｉＪ・またが、真空中を搬送される基体のＣＶＤ膜
の表面層は人気中の酸素智・を６んでいないため、Ｒ１
エッグングを１］ねなく、又もかなわない。その場名、
Ｒｆ！−ツチングｖ３ｘ３は、ＣＶＤ　ｌｉ応室゛１２
どスパッタ室３１４の温度差が人き（異なる場名、温度
変化を短時間で（〕な５ための温度変更室とし１機能す
る。 Ｒｆエツチング室３１３においで、Ｒｆコ、ツチングが
終了した後、ア”ルゴンの流入を停止し、Ｒｆユッチン
グ室３１３内のアルゴンを排気する。　Ｒｆエツチング
室室上１３５　Ｘ　１０”’Ｔｏｒｒまで排気し、かつ
スパッタ室３１４を５　Ｘ　１０””Ｔｏｒｒ以下に排
気した後、ゲートバルブ３１０ｄを開く。その後、基体
を搬送手段を用いてＲｆエツチング室室上１３らスパッ
タ室３１４へ移動さゼゲートバルブ３１０ｄを閉じる。 基体をスパッタ室３１４に搬送してから、スパッタ室３
１４をＲｆエツチング室、３１３ど１１１］様にｉｏ１
〜・１０”３１’○ｒｒのアルゴン雰囲気となし、基体
を載置する基体ホルダー３２３の温度を２００・〜２５
０℃程に設定オる。そし２て、５〜ｌ　ＯｋｗのＤＣパ
ワーでアルゴンの放電を行い、ＡｎやＡ尼−５ｉ　　（
Ｓｉ：０．５％）等のターゲツト材をアルゴンイオンで
削り　１．やＡｊ２−Ｓｉ等の金属を基体上に１０００
０人／分程の堆積速度で成膜を（Ｊう。この工程は非選
択的堆積１程である。これを電極と接続する配線を形成
する為の第２成膜工程と称オる。 基体上に５０００人程の金属膜を形成した後、アルゴン
の流入およびＤＣパワーの印加を停社する。 ロードロツタ室３１１を５　Ｘ　１０”’Ｔｏｒｒ以下
に排気し。 た後、ゲートバルブ３１０ｅを開き基体を移動さセる。 ゲートバルブ３１０ｅを閉じた後、′Ｌｉｆｆ　−ドロ
ック室３１１にＮ２ガスを人気庁に達するま“ぐ流しゲ
ー＝１−バルブ３１０ｆを開い又基体を装置の外へ取り
出ｔ。 以」−の第２Ａβ膜堆積丁程によれば第６図（（：）の
ように５ｉ０２膜４０２上にＡρ膜４０６を形成するご
とができる。 そし、て、このＡ℃膜４０６を第６図（Ｄ）のようにバ
ターニングすることにより所望の形状の配線を得ること
ができる。 （￥験例） 以トに２上記Ａｔ−ＣＶＤ法が優れており、且つそれに
より開孔内に堆積したｌがいかに良質の膜であるかを実
験結果をもとに説明する。 まず基体としてＮ型単結晶シリコンウェハーの表面な熱
酸化して８０００人の５ｉＯｚを形成し０．２５μｍＸ
　Ｏ，２５μｍ角からｌＯＤμｒｎ　Ｘ　１００μｖ角
の各種［Ｊ径の開孔をパターニングして１地のＳｉ単結
晶を露出さゼだものを複数個用意した。（サンプルこれ
らを以下の条件によるＡｌ−ＣＶＤ法により　Ａβ膜を
形成した。原料ガスとしてＤＭＡ）Ｉ、反応ガスとし、
て水素、全圧力を１．５Ｔｏｒｒ　、　ＤＭＡ８分圧を
５．ＯＸｌ、０”′３Ｔｏｒｒという共通条件のもとで
、ハロゲンランプに通電する電力量を調整し直接加熱！
こより基体表面温度を２００℃〜４９０℃の範囲で設定
し成膜を行った。 その結果を表１に示す。 （以下余白） 表１から判るように、直接加熱による基体メ、面温度が
２６０℃以１では、Ａｇが開孔内に３０００−５０００
人／分という高い堆積速度で選択的に堆積ｌた。 基体表面温度が２６０℃〜４４０℃の範囲での開孔内の
Ａｇ膜の特性を調べてみると、炭素の含有はなく、抵抗
率２，８〜・３．４μΩｌ、反射率９１］−９５％、１
μｍ以上のヒロック密度が０〜１０であり、スパイク発
生（０，１５μｍ接合の破壊確率）がほとんどない良好
な特性であることが判明した。 これに対して基体表面温度が２００℃〜・２５０℃では
、模質は２６０℃へ・４４０℃の場合に比較し１でｒ、
（悪いものの従来技術から見わば相当によい膜であるが
、堆積速度が１０００〜１５００人／分と決して十分に
高いとはいえず、スルーブツトも７〜］０枚／Ｈと比較
的低かった。 また、基体表面温度が４５０℃以１になると、反射率が
６０％以下、１μｍ以上のヒロック密度が１０〜１０’
　ｅｎ＋−’、アロイスパイク発生がＯへ・３０％どな
り、開孔内のＡｇ、膜の鞘付は低Ｆし１だ。 次に上述し、た力性がコンタクトホー・ルやスルーホー
ルといった開化にいかに好適に用いることができるかを
説明する。 即ち以Ｔ・に述べる材料からなるコンタクトホール／ス
ルーホール構造にも好ましく適用されるのである。 １〜述したサンプル１−１に１を成膜した時と同じ条件
で以ト番ご述べるような構成の基体（づンブル）にｌ膜
を形成し７た。 第１の基体表面材料とし、ての単結晶シリコンの１に、
第２の基体表面材料どしてのｃｖｎ沫による酸化シリコ
ン膜を形成し、、フォトリソグラフィー“］〜、程によ
りバターニングを行い、単結晶シリコン表面を部分的に
露出させた。 このときの熱酸化Ｓ　ｊ、０　＊膜の膜厚は８０００人
、単結晶シリコンの露出部即ち開（」の大きさば０゜２
５μ【Ｘｏ、２５μσ１〜１００μｍ　Ｘ　　１００μ
ｍであ・した。このようにしてづンブル１−２を準備し
た。（以１このヨウなサンプルを”　ＣＶＤ５ｉ（ｈ　
（以下ＳｉＯ２と略す）／単結晶シリコン”と表記する
こととする）、。 サンプル１．−３は常圧ＣＶＤによって成膜したボロン
ドープの酸化膜（以下ＢＳＧと略す）／単結晶ジノコン
、 サンプル１−４は常圧ＣＶＤによって成膜しまたリンド
ープの酸化膜（以−Ｆ’ＰＳＧど略す）／単結晶シリニ
」ン、 サンプル１−５は常Ｈｇｃｖｐによっ又成膜したリンお
よびボロンドープの酸化膜（以下ＢＳＰＧと略１）／単
結晶シリコン、 サンプル１−６はプラズマＣＶＤによ一ンて成膜した窒
化膜（以１”Ｐ−３ｉＮど略−ｔ’）／単結晶シリコン
、サンプル１−７は熱窒化膜（以’ｌ”Ｔ−３ｉＮと略
ず）／単結晶シリコン、 サンプル１−８は減圧ＣＶＤによって成膜しまた窒化膜
（以下ＬＰ−３ｉＮと略す）／Ｗ結晶シリコン、サンプ
ル１−９はＥＣＲ装置によって成、膜し７た窒化膜（以
下ＥＣＲ−３ｉＮと略す）／単結晶シリコンである。 さらに以下に示す第１の基体表面材料（１８種類）と節
２の基体表面材料（９種類）の全組み名わせによりサン
プル１−１１〜ｌ−１７９（注意：サンプル番号１−１
０．２０．３０．４０．５０．６０．７０．８０．９０
、！、００　、１１０　、１．２０　、１３０　、１４
０　、１５０．１６０．１７０、は欠番）を作成しまた
。第１の基体表面材料とし２で単結晶シリコン（単結晶
Ｓｉ）　、多結晶シリコン（多結晶Ｓｉ）　、非晶質シ
リコン（非晶質Ｓ１）、タングステン（Ｗ）、モリブデ
ン（Ｍｏ）、タンタル（Ｔａ）、タングステンシリサイ
ド（ＷＳｉ）　、チタンシリサイド（１’１Ｓｉ）　、
アルミニウム（Ａｆｆ）、アルミ、ゴウムシリコン（Ａ
ｇ−３ｉ　）　、チタンアルミニウム（八β−Ｔｉ　）
　、チタンナイトライド（Ｔｉ−Ｎ）、岨（Ｃｕ）　、
アルミニウムシリコン銅（Ａｇ−５ｉ−Ｃｕ）　、アル
ミニウムパラジウム（１−Ｐｄ）　、チタン（Ｔｉ）、
モリブデンシリ勺イド（Ｍｏ−３ｉ　）、タンタルシリ
サイド（Ｔａ−３ｊ、）を使用した。第２の基体表面材
料としてはＴ−Ｓｊ、０□、　ＳｉＯ□、　ＢＳＧ　。 ＰＳＧ　、　ＢＰＳＧ、　Ｐ−３ｉＮ　、　Ｔ−５ｉＮ
　、　ＬＰ−３ｉＮ、　ＥＣＲ−Ｓｊ、Ｎである。辺土
のような全サンプルについても上述し７たサンプル１−
１に匹敵する良好なＡｇ膜を形成することができた。 次に、以１のようにＡ看を選択堆積させた基体に上述し
たスパッタリング法によりｌｔ８選択的にＡρを堆積さ
せてバターニングした。 その結果、スパッタリング法にょるＡｊ２膜と、開孔内
の選択堆積したへρ膜とは、開孔内の１膜の表面性がよ
いために良好な電気的にも機械的にも耐久性の高いコン
タクト状態とな−）でぃた。 （以下余白） 第７図を参照し、て第１図に示した半導体装置の製造方
法を説明する。 まずＭＯＳ　）ランジスタまたはパイボーラドンンジス
タ等の機能素子が形成さｔ７ているシリコンからなる半
導体基体１の表面にＣＶＤ法によって酸化シリコンから
なる熱酸化膜２を形成し２、この熱酸化膜２土の所定領
域にＣＶ　Ｉ）法によってシリコン窒化膜等の非酸化性
膜３を積層した（第７図（Ａ）参照）。 次に、」−述の熱酸化膜２および非酸化性膜３に対し７
選択酸化を施して熱酸化膜２土番ごフィールド酸化膜４
の領域を形成した。また、非酸化性ｌＩ＃ニー１および
その下側の熱酸化膜２を除去し、再酸化してゲート酸化
膜５の領域を形成した。さらに、このゲート酸化膜５の
所定領域に、ポリシリコン膜（図示せず）を積層し、た
後、レジストバターニングを通しでイオン注入し、熱処
理して拡散層６を形成した（第７図ＦＢ）参照）。次い
で、半導体基体ｊの表面層全体に（：ＶＤ法によって層
間絶縁膜７を形成した（第７図（Ｃ）参照）。この層間
絶縁膜７は上述したポリシリコン膜と後述のＡ　Ｒ−Ｃ
ＶＤ膜との電気的な分離のために設けられたものである
。 次いで、眉間絶縁膜７にコンタクトバター・７ニングを
施して、拡散層６が露出するように電極取り出し用の開
孔としてのコンタクトホール８を開［」し、同時にフィ
ールド酸化膜４の内部に達する段差部としての親マーク
部９を形成し、た（第７図ｆＤ）参照）。 次に、前述した選択堆積法によっ′Ｔ、’：１ンタクト
ホール８内にＡρ−Ｓｉを選択的に堆積し、で、導電体
としての第１配線暦１０をその上面が眉間絶縁膜７の上
面と面一となるように形成し、た（第７図（Ｅ）参照）
。 次いで、半導体基体１の表面層全体、ずなオ）も第１配
線層１０と層間絶縁膜７の上および親マーク部９の内部
にＲＦプラズマ処理を施した後、スパッタリングなどに
よって非選択的にＡｊ２−８ｉを堆積し、バターニング
して導電体層と（７ての第２の配線層１１を形成したく
第１図参照）。この結架、段差部としての親マーク部９
の凹形状が第２配線層１１（７）　、、、ｌ−ｉｆｉに
反映されて段差どし、ての凹所１１ａが形成された。こ
の凹所１１ａにレーザ光を照射し、その反射信号を検出
してｒＪ動動メス２合ゼを行い、第２配線層１１に配線
層バター；−ングを施したところ、ｐｈ望の配線バター
・ンな正確に半導体基体１の十に形成゛びきた。 なお、」−述の実施態様例においで、層間絶縁膜７の土
に第２配線層１１を形成する前に、層間絶縁膜７の表面
にりじた凹凸を５ＯＧ（ｓｐｉｎ　ｏｎ　ｇｌａｓｓ）
法にＪ、っでｑ、　ｊｌ’３化１１化工１もよい。すな
わち、スピンコーターを使用し、シラノール化合物の有
機溶剤（アルコール、ケトン等）溶液を回転数３．００
０〜６、．０００　ｒｐｎ＋で１５〜３０秒間塗布し２
、回転塗布時ｉごイソプロピルアルコールのバックリン
スを行い、塗布後にボッドブＬ／−ｈを用いて半導体基
体を８０〜・２００　’Ｃに１〜３分間加熱１７で低温
ベーヘングを行う。このような処理を施すことによ・っ
て層間絶縁膜の表面の凹凸１．、ｔはとんどなくなり、
平坦な表面が得られるから、第２配線層↓ζおいで凹凸
にＪる抵抗の増大や段差切れも生じるごとがない。 第８図は本発明の他の好適な実施例を示す極式的断面図
である。第８図に示した半導体装置において、ｎ号１２
は例えばバイポーラ素子等の機能素子が形成されたシリ
コン等からなる半導体基体である。この半導体基体１２
の主面上には、酸化膜１３が形成され、この酸化膜１３
の所定領域の下側の半導体基体１２には、拡散層１４が
形成されている。この拡散層１４の上方には、酸化膜１
３をエツチング等して拡散層１４の土部を露出させるよ
うに形成された開孔とり、てのコンタクトホール１５が
設しノられている。このコンタクトホール１５は、拡散
層１４の土面を底面とする平面積の小さい下方部１．５
ａと、該下方部１５ａの」二縁部を底面に含む平面積の
大きい下方部１５ｂとから構成されでいる。また、酸化
膜１３の所定領域には、該酸化膜１３の主面から内部ま
でエツチングして形成された段差部としての親マーク部
１６が設りられている。 一ト述のコンタク［・ホール１５の下刃部１５ａの内部
には、１・゛方部１５ａの上縁部まで、上述の選択堆積
法によってへβ等の導電材料を選択的に堆積させで形成
された電極取り出し用の第１配線層ｊ７が設けられてい
る。この第１配線層１７と酸化Ｉｌｌ！１３の上、およ
び親マーク部１６の内部には、非選択堆積法によ・）で
導電材料を堆積さセで形成された導電体層どしての第２
配線層１８が設けられている。この第２配線層１８の」
−には、コンタクトボー・ル１５の＋方に上部分１９が
、親マーク部１６の」立方に凹所２０が（れぞれ形成さ
ねている。したがって、この例における親マーク部１Ｇ
の形状に対応した段にとしての凹所２０は、」述の凹所
１．ｌａと同様に、配線層バターニングにおける自動マ
スク合オ〕せの基準のマークとして用いることができる
。 ここで、第９図を参照して第８図に示した半導体装置の
製造方法を概略説明する。 まず、半導体基体１２の主面」に所定の膜厚で熱酸化膜
１３を形成した後、この酸化膜１３の所定領域にレジス
トバターニングを施し、イオン注入、熱処理を待って拡
＠Ｍ１４を形成した。次いで、酸化膜１３に第１のコン
タクトバターニングを施し７て、拡散層１４の下方の酸
化膜１３の所定領域に浅い開口部１５ｃを形成し、同時
に酸化膜１３の所定領域に開［コ部１５ｃの深さと同　
深さを有する凹部１６を開口した（第９図（Ａ）参照）
。 次に、酸化膜１３に第２のコンタクトバターニングを舵
し、で、開［］部第１５の底面を拡散層１４が露出する
ようにエツチングして開孔としてのコンタクトホール１
５のＴ力部１５ａを形成し、同時に間し１部１５ｃの開
し］縁部の周囲をエツチングし１てコンタクトホール】
５の」立方部１５ｂを形成した（第９図ｆＢ）参照）。 次に、前述した選択堆積法によってコンタクトホール１
５の下刃部１５ａ内にＡｌ２−５ｉを選択的に堆積して
、導電体としての第１１線層１７をその上面が上方部１
５ｂの底面と面一　となるＪ、うに形成した（第９図（
Ｃ）９照）。 次いで、半導体基体１２の表面層全体、すなわち酸化膜
１３とコンタクトホール１５内の第１配線層１７の上お
よび親、マーク部１６の内部にＲＦブフズマ処理を施し
た後、被処理部分にスパッタリングなどによって非選択
的にＡｆｆ−５ｉを堆積し、バターニングし２て導電体
層とし７ての第２の配線層１８を形成した（第８図参照
）。この結果、段差部どしての親マーク部１６の凹形状
が第２配線層１６の上面に反映さ第１て段差としての凹
所２０が形成された。この凹ｉｉＪ’ｉ２０にＬ／−ザ
光を照射し、その反射信号を検出し、て自動マスク台わ
せを行い、第２配線層１６に配線層バターニングを施し
たところ、朗望の配線パターンを正確に半導体基体１２
の上に形成することができた。 第１０図は本発明の他の好適な実施例を示す模式的断面
図である。第１０図に示した単導体装置におい又は、上
述の実施例の構成とは異なり、段差部どしての親マーク
部３０の平面積を、開孔としてのコンタクトホール３１
の平面積よりも大きく形成し。 た構成とし２ている。これは、選択金属堆積技術の特徴
である成長レートのサイズ依存性を利用したものである
。ｔなわち、選択堆積技術を用いて、勺イズの異なる大
小の孔内に金属を堆積させる場もには、づイズの小さい
孔への金属成長レートは大きい孔への金属成長Ｌ−−−
１・に比べて相対的に遅くなる現象を利用するものであ
る。Ｌまたか−・）で、この例では、親マーク部３０へ
の金属酸、長レート（Ｊコンタクトホール３１への金属
成長レートに比へで遅くなる。 ここで、第１１図を参照して第１０図に示した半導体装
置の製造方法を概略説明する。崖導体基体１の主面上に
熱酸化膜３２を形成しまた後、レジストバターニングに
よりイオン注入、熱処理を行つτ拡散層６を形成した（
第１１図（Ａ）参照）６次に、熱酸化膜３２の上に眉間
絶縁膜３３を堆積し２、熱処理し７た後、コンタクトバ
ターニングおよびエツチングによりコンタクトホール３
１および親マーク部３０を、親マーク部３０をコンタク
トホール３１よりも平面積において大きくなるように形
成しまた（第１１図（Ｂ）参照）。 次いで、これら親マーク部３０およびコンタクトホール
３１に選択堆積法によりＡρ−Ｓｊを堆積させた。この
堆積１．程を、層間絶縁膜３３Ｑ）土面とコンタクトポ
ール３１に形成される電極取り出し用の導電体とし２て
の配線層；（４の土面とが下用化した時点で停止させた
。この時点では、１−述の選択堆積法におけるサイズ依
存性により、親マーク部３（）内に堆積した金属膜３５
が層間絶縁膜３３の一上面に４で達しておらず、金属膜
３５は該絶縁膜３：３に対して凹形状どなっている（第
１１図（Ｃ）参照）。 こｔｌにより、電極取り出し、側のコンタクト部では配
線層３４の」−面と層間絶縁膜３３の１゛面との下用化
を図ることができる一方、段差部としての親マーク部３
０の凹形状を配線層のバターニングにおけるマスク合わ
セの基準マークに利用することができる。 次に、この第１１図（Ｃ）に示りまた状態の半導体基体
］の表面全体にＲＦプラズマ処理を施し７て表面を改質
した後、全面にＣＶＤ法によって非選択的に八ρ−３ｔ
を堆積さセで導電体層としての配線層３６を形成しまた
。この結果、段差部としての親マーク部３０の凹形状は
配線層３６の」面に反映して段差としての凹所３７が形
成された（第１０図参照）、この凹所３７にレーザ光を
照射し２、その反射信号を検出し２て自動マスク合わせ
を行い、配線層バターニングを施したところ、第１図に
示しまた凹所１１ａと同様に、所望形状の配線パターン
を正確に半導体基体１の＋に形成することができた。 ［発明の効果］ 以上説明したように、本発明によオフば、新蜆なＣＶＤ
法による選択金属堆積技術を用いていることから、導電
性の下地表面が露出した開孔のみに選択的に導電材料を
堆積させて導電体を形成することができる。この導電体
の上および−１・地表面上の絶縁膜に形成された段差部
の土に非選択堆積法を用いて導電体層を形成することに
よって、得られた導電体層に段差部の形状に対応した部
分を形成することができる。この部分をマスク合わせ用
のマークとして用いることによって、導電体層に対する
バターニングに際し、例えばアートアライメントを利用
して所望形状の配線パターンを忠実に形成することが可
能となる。

【図面の簡単な説明】

第１図は本発明の好ましい実施態様例を説明する模式的
断面図、 第２画〜第５図は本発明による１′導体装置の製造方法
を適用するに望ましい製造装置の一例を示す図、 第６図は本発明による半導体装置の製造方法（、′よる
配線層形成の様子を説明するための模式的断面図、 第７図は第１図の実施態様例の製造ツノ法を説明する模
式的断面図、 第８図は本発明の第２の実施例を示す模式的断面図、 第９図は第８図の半導体装置の製造）ｊ法を説明する模
式的断面図、 第１０図は本発明の第３の実施例を示す模式的断面図、 第１１図は第１０図の半導体装置の製造方法を説明する
模式的断面図である。 １・・・半導体基体（導電性ト地）、 ２・・・酸化膜、 ３・・・非酸化性膜、 ４・・・フィールド酸化膜、 ５・・・ゲート酸化膜、 ６・・・拡散層、 ７・・・層間絶縁膜、 ８・・・コンタクトホール（開孔）、 ９・・・親マーク部（段差部）、 １０・・・第１配線層（導電体）、 １１・・・第２配線Ｎ（導電体層）、 １．１ａ・・・凹所（段差）、 １２・・・半導体基体（導電性下地）、１３・・・酸化
膜、 １４・・・拡散層、 】５・・・コンタクトホール（開孔）、１５ａ・・・下
刃部、 １５ｂ・・・上方部、 １．５ｅ・・・開（］部、 １６・・・親マーク部（段差部）、 第１図 １７・・・第１配線層（導電体）、 １８・・・第２配線層（導電体層）、 １９・・・凹部り）、 ２０・・・凹所（段差）、 ３０・・・親マーク部（段差部）、 ３１・・・コンタクトホール（開孔） ３２・・・熱酸化膜、 ３３・・・層間絶縁膜、 ３４・・・配線層（導電体）、 ３５・・・金属膜、 ３６・・・配線層（導電体層）、 ３７・・・凹所（段差）。 第４図 第５図 （Ａ、） 第 図（ぞ／１１） □゛・１ （Ｃ） 第 図（ぞρ２） 第 図 第 図 第１０図

Claims (1)

1. 【特許請求の範囲】 １）導電性の下地表面上に絶縁膜を介して導電性薄膜が
   形成された半導体装置のアライメント法において、 前記絶縁膜に前記下地表面の露出する開孔を形成する工
   程と、 前記絶縁膜に前記下地表面の露出していない段差部を形
   成する工程と、 前記開孔内に導電材料を選択的に堆積させる工程と、 少なくとも前記絶縁膜上に前記導電性薄膜を形成する工
   程とを含み、 前記段差部を利用してアライメントを行うことを特徴と
   するアライメント法。 ２）導電性の下地表面上に絶縁膜を介して設けられた配
   線層を有する半導体装置の製造方法において、 前記絶縁膜に前記下地表面の露出する開孔を形成する工
   程と、 前記絶縁膜に前記下地表面の露出していない段差部を形
   成する工程と、 前記開孔内に導電材料を選択的に堆積させる工程と、 少なくとも前記絶縁膜上に前記配線層を形成するための
   導電性薄膜を形成する工程と、 前記導電性薄膜をパターニングして前記配線層を形成す
   る工程とを含むことを特徴とする半導体装置の製造方法
   。 ３）前記配線層の形成工程は、アルキルアルミニウムハ
   イドライドのガスと水素ガスとを利用したＣＶＤ法によ
   り行うことを特徴とする請求項２記載の半導体装置の製
   造方法。 ４）前記アルキルアルミニウムハイドライドはジメチル
   アルミニウムハイドライドであることを特徴とする請求
   項３記載の半導体装置の製造方法。 ５）導電性の下地表面上に絶縁膜を介して導電体層が形
   成された半導体装置において、 前記絶縁膜に形成され前記下地表面の露出した開孔内に
   形成されている導電体と、 前記絶縁膜に形成され前記下地表面の露出していない段
   差部と、 前記絶縁膜上に形成された導電体層とを有し、前記導電
   体層には前記段差部に対応した段差が設けられているこ
   とを特徴とする半導体装置。 ６）前記導電体は単結晶Ａｌからなるものであることを
   特徴とする請求項５記載の半導体装置。