JPH0450896A - 描画回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、文字情報や図形情報をブラウン管や映像信号
表示器等の表示装置やレーザビームプリンタ、ドツトイ
ンパクトプリンタ、インクジェットプリンタ等の印刷装
置に出力するための描画回路に係わり、特にベクトル化
等の行われた輪郭情報を基にして、文字や８己号等のパ
ターンの塗り潰しを行うための描画回路に関する。

「従来の技術」 従来、コード化された情報を可視画像に変換する際には
ワードプロセッサ等の情報処理装置内部の記憶装置に格
納されたドツトマトリック情報をこれらの情報に対応付
けて読み出し、これをブラウン管等の表示装置やレーザ
ビームプリンタ等の印刷装置に出力するといった方法が
採られていた。ところが、ドツトマトリックスで表現さ
れた文字や記号等からなる文字パターンは、構成するド
ツトの数が少ないとそれらの輪郭をスムーズに表現する
ことができないといった問題があった。また、これらの
文字パターンは文字のサイズ別に用意する必要があり、
いくつもの文字サイズを用意する装置では大容量の記憶
装置が必要になるという問題がある。

そこで、文字等の輪郭情報をベクトル情報として用意し
ておき、これを基にして所望のサイズの文字パターンを
発生させる方法が注目されている。この方法では、（イ
）ベクトル情報をメモリ上にドツトイメージとして展開
する処理と、（ロ）このドツトイメージの内部を塗り潰
して所望の文字パターンにする塗り潰し処理との２つの
処理を行っている。このうち後者の処理に関しては種々
の高速化のた於の提案が行われている（特許９５６６４
５号および特公平１年１３１０８号公報）。しかしなが
ら、これらの提案は前記した２つの処理のうちの後者の
みを単独で高速化するものである。したがって、前者を
含めた総合的な高速化処理を達成するためには不十分な
ものであった。

そこで本発明の目的は、コード化された文字情報や図形
情報を基にドツトイメージを展開する処理と塗り潰し処
理を併せて行うことのできる描画回路を提供することに
ある。

「課題を解決するための手段」 本発明では、文字等の輪郭を表わした輪郭情報を基にし
て輪郭を表わすドツトイメージを展開するドツトイメー
ジ展開手段と、このドツトイメージ展開手段によって展
開されるドツトイメージを格納するフレームメモリ等の
メモリと、このメモリに格納されたドツトイメージを構
成する各ラインの一端から他端にスキャンしたときのそ
れぞれのドツト位置でそれらの位置より前記した他端ま
での全ビットの情報を順に反転させる反転手段とを描画
回路に具備させる。

すなわち本発明では、ドツトイメージの形成される段階
で各ドツトを起点として一方の端部までビットの反転を
行うことにし、ドツトイメージの展開と塗り潰しを併せ
て処理可能とし、前記した目的を達成する。

「実施例」 以下実施例につき本発明の詳細な説明する。

第１図は本実施例の描画回路を使用した情報処理装置の
構成の概要を表わしたものである。

この情報処理装置はＣＰＵＩＩを備えており、データバ
ス等のバス１２上に、プログラムメモリ１３、フォント
メモリ１４、作業用メモリ１５、フレームメモリ１６の
各メモリとＩｌｏ　（入出力）制御部１７を接続してい
る。

ここで、プログラムメモリ１３は、描画回路等の制御を
行うためのプログラムを格納したメモリである。フォン
トメモリ１４は、各文字等の輪郭情報をベクトル情報の
形で格納したアウトラインフォント用メモリである。作
業用メモリ１５は、プログラムを実行する上での各種−
時データを格納するメモリである。フレームメモリ１６
は、ベクトル情報から所望とする文字パターンを作成す
るためのメモリである。フレームメモリ１６には、メモ
リのアドレスを指定するためのアドレス発生回路２１と
、描画のための反転処理を行うための反転回路２２と、
デイ、スプレィ２３およびプリンタ２４の表示制御を行
うための表示・印刷制御部２５が接続されている。また
、Ｉ１０制御部１７には、キーボード２６や磁気ディス
ク２７等の入出力装置が接続されている。

第２図は、この情報処理装置における描画回路の要部を
表わしたものである。描画回路のフレームメモリ１６の
サイズは、表示またはプリントする１ペ一ジ分の大きさ
であってもよいし、これよりも小さな所定のサイズの大
きさであってもよい。フレームメモリ１６のアドレス入
力端子にはセレクタ３１からアドレス情報３２が供給さ
れるようになっている。このアドレス情報３２は、第１
図に示したＣＰＵＩＩのアドレスバスから送られてくる
アドレス情報３３か、このアドレス情報３２をアドレス
カウンタ３４に人力した結果としての主走査方向におけ
る残りのアドレスを表わしたアドレス情報３５のいずれ
かが選択された情報である。なお、アドレスカウンタ３
４およびセレクタ３１は第１図に示したアドレス発生回
路２１を構成している。

フレームメモリ１６のデータ入出力端子はＣＰＵデータ
バスゲート３７と接続されており、これを介してＣＰＵ
ＩＩのデータバスとの間で８ビット単位でデータ３８の
入出力が行われるようになっている。また、フレームメ
モリ１６から読み出された８ビット単位のデータ３８は
、レジスタ３９に一旦保持された後、反転回路２２に供
給されて反転処理され、その結果が反転データゲート４
１を介してフレームメモリ１６に取り込まれるようにな
っている。

制御回路４２はＣＰＵＩＩからフレームメモリ書込信号
４４とフレームメモリ続出信号４５の供給を受け、また
自動データ反転処理開始の指示を行うためのイネーブル
レジスタ４６等から信号の供給を受ける。そしてこれら
に基づいて各部の制御を行うようになっている。

このような構成の描画回路の動作を次に説明する。

（輪郭情報の書き込み） 制御回路１６はフレームメモリ書込信号４４の供給を受
けると、フレームメモリ１６のライトイネーブル端子（
ＷＥ）にパルス信号を送出し、データの書き込みが行わ
れる状態に設定する。この状態で制御回路４２はセレク
タ３１をアドレス情報３３の選択される側に設定する。

ＣＰＵ　１１はこの状態でフォントメモリ１４から対応
する文字コードのベクトル情報を読み出し、輪郭に対応
するドツトイメージをフレームメモリ１６の対応する位
置に書き込む。このときＣＰＵＩＩから供給される８ビ
ット単位のデータ３８は、アドレス情報３２によって指
定された位置に格納される。

第３図は、フレームメモリの一部を原理的に表わしたも
のである。フレームメモリ１６は、８ビツトの語長をも
ったメモリで構成されており、この図に示した領域では
ライン方向（走査方向）に８バイト（■〜■ワード）の
幅をもっている。ＣＰＵＩＩがこの第３図で第３ワード
目の４番目の走査ラインに、輪郭の一部を構成するドツ
ト５１を格納させたものとする。

第４図は、このワードの構成を表わしたものである。す
でに説明したようにメモリ語長は８ビツトとなっており
、この例でドツト５１に対応するビット５２はＭＳＢ　
（最下位ビット）から数えて６ビツト目となっている。

（１ワードにおける塗り潰し） このようにして輪郭を構成するドツト５１がフレームメ
モリ１６に格納されたら、ＣＰＵ１１はこの１ワードの
データを読み出す。このために、ＣＰＵＩ　１はフレー
ムメモリ読出信号４５を制御回路４２に供給する。制御
回路４２はこれに基づいてフレームメモリ１６のアウト
プットイネーブル端子（ＯＥ）にパルス信号を出力する
。これにより、フレームメモリ１６はデータ３８の読み
だしが可能な状態となり、セレクタ３１を介してＣＰＵ
ＩＩから送られてくるアドレス情報に基づいて該当する
１ワードのデータを読み出す。このデータはＣＰＵデー
タバスゲート３７を介してＣＰＵデータバス５４に送出
される。

ＣＰＵＩＩはこの１ワードのデータを受は取ると、第５
図に示したようにビット５２を起点として走査方向にＬ
ＳＢ　（最上位ビット）までの全ビットを塗り潰す。そ
して、再びフレームメモリ１６を書き込み可能な状態に
設定して同一位置にこのワードの重ね書きを行う。

第６図は、重ね書きが行われた状態のフレームメモリの
内容を表わしたものである。第３ワード目の４番目の走
査ラインが、第５図に示したように走査方向に沿って塗
り潰されていることがわかる。

第７図はＣＰＵが関与した以上の塗り潰しの処理の流れ
を表わしたものである。ＣＰＵＩＩはまず輪郭を含んだ
ワードを読み出しく第７図ステップ■）、必要なビット
を反転処理させる（ステップ■）。そしてこの処理済み
のワードをフレームメモリ１６の同一アドレスに書き込
む（ステップ■）。そして、この後にイネーブルレジス
タ４６に図示しないデータバスを通じてオン信号を供給
し、自動データ反転処理開始の指示を行って（ステップ
■）　　１ライン分の塗り潰し処理を終了させる（エン
ド）。この後の処理は、次に説明するように描画回路自
体がＣＰＵＩＩと無関係に行うことになる。

（他のワードの塗り潰し） 制御回路４２はイネーブルレジスタ４６にオン信号がセ
ットされたら、該当する４番目の走査ラインの最終ワー
ドまでの処理が行われていないこの状態でＣＰＵＩＩへ
のレディ信号５５をオフの状態に変化させる。このとき
、アドレスカウンタ３４にはＣＰＵ　１１から塗り潰し
を行った第３ワード目の４番目の走査ラインのアドレス
がロードされている。そこで制御回路４２は、クロック
信号５７に同期してカウント開始信号５８をアドレスカ
ウンタ３４に供給し、現在のアドレスの次のアドレスか
ら同一ラインにおける最終アドレスまでを順次カウント
アツプさせ、これをアドレス情報３５として出力させる
。この状態で制御回路４２はセレクタ３１をアドレス情
報３５側に選択している。

したがって、この状態ではフレームメモリ１６における
４番目の走査ラインの第４ワード目のデータがまず読み
出される。この読み出されたデータ３８は、レジスタ３
９に保持される。

そして次に反転回路２２に供給されて反転処理され、そ
の結果が反転データゲート４１を介してフレームメモリ
１６の同一位置に重ね書きされる。

第８図は、この重ね書きされたフレームメモリの状態を
表わしたものである。４番目の走査ラインの第３ワード
目の所定のビットと第４ワード目の全ビットが塗り潰さ
れていることかわかる。

４番目の走査ラインの塗り潰し作業は、アドレスカウン
タ３４から出力されるアドレス情報３５に応じて、レジ
スタ３９、反転回路２２および反転データゲート４１を
用いてワード単位で順に繰り返される。そして、この例
で４番目の走査ラインの最後の位置に存在する８ワード
目の８ビツトのデータの処理が終了するタイミングで、
アドレスカウンタ３４のキャリ一端子Ｃからキャリー信
号６１が出力されると、これが制御回路４２に人力され
る。制御回路４２はこれに基づいてイネーブルレジスタ
４６にリセット信号６２を送出し、オン信号をリセット
させる。これにより、自動データ反転処理開始が終了し
、レディ信号５５がオンとなって描画回路に対するＣＰ
ＵＩＩの関与が可能な状態となる。

第９図は、４番目の走査ラインの塗り潰し作業が終了し
た状態のフレームメモリの内容を表わしたものである。

４番目の走査ラインの第３ワード目の輪郭を構成するビ
ット以降のビットがすべて塗り潰されていることがわか
る。

第１０図は、以上のようにして輪郭の一部を構成するド
ツトが第５番目の走査ライン以降の走査ラインにまで進
行していったときの塗り潰しが行われる状態を表わした
ものである。この第１０図で黒く塗り潰した領域の左端
の「＜」字型の輪郭が、文字等の輪郭の左端部を表わし
た輪郭情報（ドツトイメージ〉に相当する。

第１１図は、文字パターンの輪郭を表わしたベクトル情
報の展開に伴って、文字等の輪郭の右端部についてのド
ツトイメージの処理が進行している場合のフレームメモ
リの処理状況を表わしたものである。この例では、９番
目の走査ラインから５番目の走査ラインまで輪郭情報の
処理が行われている。これにより、−度塗り潰された領
域のうち文字パターンの内部に属さない領域は、再度の
反転処理の結果として再び塗り潰しの行われない領域に
復帰する。そして、輪郭が閉曲線を構成するようになっ
たときには、第１２図に示したように輪郭の内部が塗り
潰されたパターンが得られることになる。

以上説明した実施例ではフレームメモリ１６に１ビツト
ずつ輪郭情報が書き込まれるたびに塗り潰しのための処
理を行ったが、１つのベクトル情報に対応するドツトイ
メージが書き込まれた段階でこれらに対応する塗り潰し
のための処理を行うようにしてもよい。

また、本実施例ではフレームメモリ１６のメモリ語長を
８ビツトとしたが、メモリ語長はこれに限られるもので
はなく、例えば１６ビツト、３２ビツトあるいはこれ以
上のものであってもよし）。更に本実施例の場合にはフ
レームメモリ１６の走査方向をＭＳＢからＬＳＢ方向と
したが、ＬＳＢからＭＳＢの方向に反転処理を行っても
よいことはもちろんである。

また、本実施例の描画回路ではフレームメモリ１６を１
面だけ使用する場合を説明したが、カラーグラフィック
システムのようにカラーまたは多色の情報を扱う分野で
は各色に対応させてフレームメモリを用意してもよいこ
とは当然である。

なお、以上説明した実施例ではフレームメモリにおける
ビットの反転処理のほとんどをＣＰＵの関与しない状態
で行ったので、塗り潰しの処理におけるＣＰＵの負担を
軽減させることができる。また、本実施例ではこのよう
な塗り潰しをハード回路で行ったので、高速処理が可能
となるという長所もある。

「発明の効果」 このように本発明によれば、メモリに格納されたドツト
イメージを構成する各ラインの一端から他端にスキャン
したときのそれぞれのドツト位置でそれらの位置より前
記した他端までの全ビットの情報を順に反転させる反転
手段を配置したので、輪郭内部の塗り潰し処理が単純化
し、ハード回路でこの処理が可能になり、描画処理の高
速化を図ることができるとし）う効果がある。

【図面の簡単な説明】

図面は本発明の一実施例を説明するためのもので、この
うち第１図は描画回路を使用した情報処理装置の構成の
概要を表わしたブロック図、第２図は描画回路の要部を
表わしたブｏツタ図、第３図はフレームメモリに輪郭を
表わしたビットが格納された状態を示す説明図、第４図
はフレームメモリの扱う１ワードの構成の一例を示す説
明図、第５図は第４図に示したデータのＣＰＵによる反
転処理後の内容を示す説明図、第６図は第５図に示した
処理が行われたデータがフレームメモリに格納された様
子を表わした説明図、第７図はＣＰＵによる描画処理の
流れを示す流れ図、第８図は１ワ一ド分反転処理した時
点におけるフレームメモリの内容を示す説明図、第９図
は４番目の走査ラインの塗り潰し作業が終了した状態の
フレームメモリの内容を示す説明図、第１０図は第５番
目の走査ライン以降の走査ラインまで塗り潰しが進行し
た状態でのフレームメモリの内容を示す説明図、第１１
図は文字パターンの輪郭を表わしたベクトル情報の展開
に伴って、文字等の輪郭の右端部についてのドツトイメ
ージの処理が進行している場合のフレームメモリの処理
状況を示す説明図、第１２図は輪郭の内部の塗り潰しが
終了した時点におけるフレームメモリの処理状況を示す
説明図である。 １１・・・・・・ＣＰＵ、１３・・・・・・プログラム
メモリ、１４・・・・・・フォント・メモリ、 １６・・・・・・フレームメモリ、 ２１・・・・・・アドレス発生回路、２２・・・・・・
反転回路出　願　人　　　　　富士ゼロックス株式会社
代　理　人　　　　　代理子　　　山内　梅雄第１図 第４図 ＭＳＢ −−−−→主走査方向 ＭＳＢ 第５図 ＭＳＢ −一主走査方向 ＭＳＢ 第３図 第６図 第８図 第９図 第１ ０図 第１ １図 第１ ２図

Claims (1)

1. 【特許請求の範囲】 文字等の輪郭を表わした輪郭情報を基にして輪郭を表わ
   すドットイメージを展開するドットイメージ展開手段と
   、 このドットイメージ展開手段によって展開されるドット
   イメージを格納するメモリと、 このメモリに格納されたドットイメージを構成する各ラ
   インの一端から他端にスキャンしたときのそれぞれのド
   ット位置でそれらの位置より前記他端までの全ビットの
   情報を順に反転させる反転手段 とを具備することを特徴とする描画回路。