[go: up one dir, main page]

JPH0443418B2 - - Google Patents

Info

Publication number
JPH0443418B2
JPH0443418B2 JP58016889A JP1688983A JPH0443418B2 JP H0443418 B2 JPH0443418 B2 JP H0443418B2 JP 58016889 A JP58016889 A JP 58016889A JP 1688983 A JP1688983 A JP 1688983A JP H0443418 B2 JPH0443418 B2 JP H0443418B2
Authority
JP
Japan
Prior art keywords
gold
bumps
film carrier
layer
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58016889A
Other languages
English (en)
Other versions
JPS59143352A (ja
Inventor
Junichi Okamoto
Kazuyuki Shimada
Kenzo Hatada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58016889A priority Critical patent/JPS59143352A/ja
Publication of JPS59143352A publication Critical patent/JPS59143352A/ja
Publication of JPH0443418B2 publication Critical patent/JPH0443418B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体素子の実装に使用されるフイ
ルムキヤリヤに関し、特に、半導体素子とフイル
ムキヤリヤのボンデイングに関するものである。
(従来例の構成とその問題点) 一般に、半導体素子のボンデイング方式の中
で、高速で量産性に富み且つ高い信頼性を有する
方式として、複数の電極を一度にボンデイングす
ることができるフイルムキヤリヤによる方式が広
く知られている。
このフイルムキヤリヤは、第1図に示すように
デバイス孔が形成された可とう性絶縁フイルム1
上に、デバイス孔に延在するように形成された複
数本のリード2が接着剤3により接着されたもの
で、半導体素子4のアルミニウムパツド5上に形
成された金バンプ6とフイルムキヤリヤのリード
2の先端とが熱圧着あるいは超音波ボンデイング
により接合されるものである。
しかしながら、このような従来のフイルムキヤ
リヤでは、半導体素子4にバンプ形成処理を必要
とするため、半導体素子そのものの歩留りが大き
く低減する。これは良品の半導体素子にバンプを
形成したとしてもバンプを形成する際に不良品と
なる場合があり得るためであり、バンプを形成し
た半導体素子が非常に高価なものになる。さら
に、バンプ形成処理を各半導体メーカーに新たに
依頼しなければならず、各半導体メーカーの製品
を自由に使用することができないなどの欠点があ
つた。
そこで従来、第3図に示すように、可とう性絶
縁フイルム1のデバイス孔に延在して形成された
リード2の先端部分に、金メツキ法あるいは金球
を熱圧着して金バンプ7を形成し、半導体素子4
のアルミニウムパツド5が未処理のままでボンデ
イングすることができるバンプ付フイルムキヤリ
ヤが提案されていた。
しかしながら、従来のバンプ付フイルムキヤリ
ヤでは、バンプが金だけで作られているため、熱
圧着および超音波ボンデイングの際に金バンプ7
のつぶれが大きく、金バンプ7同志で短絡が生じ
てフアインピツチ化に追従することができなかつ
た。そのため、高度に集積化された半導体素子に
は使用することができず、用途が限定されたり、
金バンプ7のつぶれが大きいことから、リード2
が金バンプ7の中にめり込み、半導体素子4のエ
ツジ部とリード2とが短絡する等の欠点があつ
た。
(発明の目的) 本発明は、上記従来例の欠点に鑑みてなされた
もので、半導体素子は未処理のままでボンデイン
グすることができ、且つバンプのつぶれが小さく
フアインパターン化に適し、さらに、容易に製造
することができ、量産性の優れたバンプ付フイル
ムキヤリヤとその製造方法を提供するものであ
る。
(発明の構成) 上記目的を達成するために、本発明は、可とう
性絶縁フイルム上もしくは可とう性絶縁フイルム
に形成された開孔部まで延在して形成された複数
本のリードの先端部分に、金よりも硬い金属の層
を中心にしてその両面または全面に金層を設けて
なるバンプを具えたもので、主面に金が蒸着され
た無機質板にフオトレジストにより窓を設け、こ
の窓の部分に金,金よりも硬い金属,金を順次積
層してバンプを形成し、このバンプをフイルムキ
ヤリヤのリードに熱圧着したものである。
(実施例の説明) 以下、図面により本発明の実施例を詳細に説明
する。第3図は、本発明のバンプ付フイルムキヤ
リヤの一実施例の構成を示す図で、第1図および
第2図と同一符号のものは同一のものを示してい
る。第3図において、可とう性絶縁フイルム1の
デバイス孔まで延在して形成された複数本のリー
ド2の先端部分にバンプ8が形設されている。こ
のバンプ8は、厚さ5μm以上の銅,ニツケルある
いはパラジユウムからなる金よりも硬い金属の層
8aの両面または全面に、厚さ5μm〜30μmの金
属8bが形成されたものである。
上記の構成において、本実施例は、バンプ8が
金だけでなく2層の金層8bの間に金よりも硬い
金属の層8aを挾んだ構成を有するもので、本実
施例を半導体素子4に熱圧着あるいは超音波ボン
デイングにより接合する際に、金よりも硬い金属
の層8aにより、バンプ8のつぶれを非常に少な
く抑えてバンプ8間の短絡を抑止することができ
るとともに、バンプ8内にリード2がめり込むの
を阻止して半導体素子4のエツジ部との接触を防
止することができる。この時、金よりも硬い金属
の層8aは5μm以上の厚さを必要とし、それ以下
の場合では強度が不足してバンプ8のつぶれを抑
えることができない。また、半導体素子4のアル
ミパツド5との接合は、バンプ8の先端側の金層
8bが変形することにより、アルミパツド5上に
自然発生したアルミニウムの酸化膜を破り、素地
のアルミニウム面を露出させ、熱と圧力によつて
共晶結合するため、十分な接合強度が得られる。
この時、バンプ8の先端側の金層8bは5μm〜
30μmの厚さを必要とし、それ以下では金層8b
の変形が小さいので半導体素子4のアルミパツド
5との接合を確実に行うことができず、またそれ
以上では金層8bのつぶれが大きくなり、バンプ
8間の短絡が発生する恐れがある。さらに、金よ
りも硬い金属の層8aを設けることにより、バン
プ8に用いる金の量が従来の1/2〜1/3と少なくな
るため、コストの低減をも図ることができる。
また、本実施例は第4図に示す工程に従つて製
造される。第4図において、第3図と同一符号の
ものは同一のものを示している。まず、表面が平
滑な無機質板9の主面に金を蒸着して金蒸着膜1
0を形成して電気メツキの共通電極とした後、フ
オトレジスト11により半導体素子のパツド位置
と同じ位置に窓12を形成する。そして、この窓
12の部分に、厚さ5μm〜30μmの金層8b、厚
さ5μm以上の銅,ニツケルあるいはパラジユウム
からなる金よりも硬い金属の層8aおよび厚さ
5μm〜30μmの金層8bをそれぞれ電気メツキに
より順次積層して形成して、金層8b、金よりも
硬い金属の層8aおよび金層8bの三層からなる
バンプ8を形成する。次に、フイルムキヤリヤの
リード2の先端部分をバンプ8に位置合わせした
後、加熱ツール13によりリード2とバンプ8の
上面に位置する金層8bとを熱圧着する。その
後、バンプ8を無機質板9から引き離してバンプ
付フイルムキヤリヤが完成する。
上記の製造方法において、本実施例のバンプ8
は電気メツキ法により順次積層するだけで形成す
ることができ、さらに、金蒸着膜10と電気メツ
キされた金層8bとの界面にてバンプ8が剥離す
るため、非常に容易にバンプ付フイルムキヤリヤ
を製造することができるとともに、無機質板9は
金蒸着膜10およびフオトレジスト11が残るの
でバンプ用基板として半永久的な使用が可能であ
り、同一の無機質板9を再使用すれば、2回目以
降は金層8bと金よりも硬い金属の層8aと金層
8bとの3回のメツキ工程だけでバンプ8を作る
ことができる。また、リード2とバンプ8とを熱
圧着する際に、良品のバンプが形成されたバンプ
用基板だけを選択して熱圧着を行なうことによ
り、品質の優れたバンプ付フイルムキヤリヤを製
造することができる。なお、無機質板9に形成さ
れたバンプ8の上面に位置する金層8bは、リー
ド2と確実に接合するためには5μm〜30μmの厚
さを必要とし、それ以下ではリード2との接合が
不十分となり、それ以上ではリード2との接合時
に金層8bの変形が大となり、バンプ8間の短絡
を生じる恐れがある。
第5図は、本発明のバンプ付フイルムキヤリヤ
の他の実施例の構成を示す図で、第3図と同一符
号のものは同一のものを示している。本実施例
は、錐状のバンプ8′を有するもので、このよう
にバンブ8′の形状を錐状にすることによつて、
半導体素子4にボンデイングする際に、バンブ
8′の先端の金層8bが尖つているために変形を
さらに増すことができるので、アルミパツド5の
表面の酸化膜を容易に破つて下地のアルミニウム
と確実に接合することができ、またその際の圧力
条件も下げることができる。
次に、本実施例の製造方法を具体的に説明す
る。まず、長尺の可とう性絶縁フイルム1とし
て、幅35mm、厚さ125μmのポリイミドフイルムを
使用して、第6図に示すように、スプロケツト孔
14およびデバイス孔15を予め準備した金型で
パンチングして形成した。スプロケツト孔14は
2mm×3mmの孔を4.75mmピツチで可とう性絶縁フ
イルム1の幅方向の両端に設け、デバイス孔15
は5mm×5mmの孔をスプロケツト孔14の3コマ
のピツチで可とう性絶縁フイルム1の中央に設け
た、そして、厚さ35μm、幅22.5mmで厚さ20μmの
剤着剤3付きの電解銅箔を、スプロケツト孔14
を避けて可とう性絶縁フイルム1上にラミネート
した後、フオトエツチング法にて半導体素子4の
パツド位置と適合するパターンのリード2を形成
した。リード2の形成においては、デバイス孔1
5からの銅箔の裏エツチングを防ぐためにデバイ
ス孔15の裏側から電解銅箔にアルカリ可溶性の
レジストを塗布し、パターン形成後除去した。ま
た、エツチング液には塩化第二鉄溶液を使用し
た。その後、スズメツキ液にリード2を形成した
可とう性絶縁フイルム1を浸漬し、無電解メツキ
法により厚さ0.4μm〜0.6μmのスズの膜を銅箔表
面に形成し、水洗いしてデバイス孔15上にリー
ド2が延在するフイルムキヤリヤを作つた。
次に、第7図に示す無機質板9′を使用して第
4図と同様の工程でバンプを作つた。まず、無機
質板9′として4インチウエハーのシリコン板を
使用してその主面に、第7図に示すように、半導
体素子4のパツド位置と同じ位置に深さ25μmの
錐状の溝16を形成した。次に、無機質板9′の
主面に蒸着法により厚さ2000〜2500Åの金蒸着膜
10を形成し、さらに、フオトレジスト11をス
ピンナーで金蒸着膜10の表面に塗布し、90℃で
10分間ベーキングした。その後、マスクアライナ
ーで無機質板9′の錐状の溝16とマスクを位置
合わせし、紫外線を当て、現像し、錐状の溝16
上のフオトレジスト11を除去して窓12を形成
し、さらに110℃で10分間ベーキングした。次に、
金メツキ浴とニツケルメツキ浴とを準備し、ま
ず、金メツキ浴に無機質板9′を浸漬し、電気メ
ツキにより厚さ10μmの金層8bをフオトレジス
ト11のない窓12の部分に形成し、水洗いした
後ニツケル浴に浸漬し、電気メツキにより厚さ
10μmのニツケルからなる金よりも硬い金属の層
8aを金層8bの上に形成し、さらに水洗いした
後再び金メツキ浴に無機質板9′を浸漬し、電気
メツキにより厚さ10μmの金層8bをニツケルの
層の上に形成し、水洗いしてバンプ8′を得るこ
とができた。
そして、フイルムキヤリヤのリード2の先端と
バンプ8′とを顕微鏡により位置合わせした後、
300℃ほどに加熱したモリブテン材の加熱ツール
13を用いて、リード1本当り30〜50gの圧力が
加るように圧力設定してリード2とバンプ8′と
を熱圧着することによつてバンプ付フイルムキヤ
リヤが完成した。
以上のようにして製造した本実施例を使用し
て、半導体素子4のアルミニウムパツド5に、ツ
ール先端温度が480℃〜500℃のモリブテンツール
で、リード1本当り60〜80gの圧力で直かにボン
デイングしても、本実施例はバンプつぶれがな
く、確実な接合状態を得ることができた。
(発明の効果) 以上説明したように、本発明は、金,金よりも
硬い金属,金を順次積層して形成したバンプをフ
イルムキヤリヤのリードの先端部分に熱圧着した
ものであるので、半導体素子は未処理のままで半
導体素子パツドにボンデイングすることができ、
その際に、確実な接合が得られるとともに、バン
プのつぶれが小さく且つ半導体素子のエツジ部と
リードの接触がないのでフアインパターン化に適
し、また、容易に高品質のものを製造することが
でき、量産性が高い等の効果を有するものであ
る。
【図面の簡単な説明】
第1図は、従来のフイルムキヤリヤと半導体素
子の断面図、第2図は、従来のバンプ付フイルム
キヤリヤと半導体素子の断面図、第3図は、本発
明のバンプ付フイルムキヤリヤの一実施例と半導
体素子の断面図、第4図は、本発明のバンプ付フ
イルムキヤリヤの製造方法の一実施例の工程図、
第5図は、本発明のバンプ付フイルムキヤリヤの
他の実施例と半導体素子の断面図、第6図は、本
発明のバンプ付フイルムキヤリヤの他の実施例の
フイルムキヤリヤの平面図、第7図は、本発明の
バンプ付フイルムキヤリヤの他の実施例の製造に
用いられる無機質板の断面図である。 1……可とう性絶縁フイルム、2……リード、
4……半導体素子、5……アルミニウムパツド、
8……バンプ、8a……金よりも硬い金属の層、
8b……金層、9,9′……無機質板、10……
金蒸着膜、11……フオトレジスト、12……
窓、13……加熱ツール、15……デバイス孔、
16……錐状の溝。

Claims (1)

  1. 【特許請求の範囲】 1 可とう性絶縁フイルム上、もしくは該可とう
    性絶縁フイルムに形成された開孔部まで延在して
    形成された複数本のリードと、該リードの先端部
    分に形成されたバンプとからなり、前記バンプが
    金よりも硬い金属の層を中心にその両面あるいは
    全面に金層を形成してなることを特徴とするバン
    プ付フイルムキヤリヤ。 2 前記金よりも硬い金属として、銅,ニツケル
    あるいはパラジユウムを用いたことを特徴とする
    特許請求の範囲第1項記載のバンプ付フイルムキ
    ヤリヤ。 3 前記金よりも硬い金属の層が、5μm以上の厚
    さを有することを特徴とする特許請求の範囲第1
    項記載のバンプ付フイルムキヤリヤ。 4 前記金層が、5μmないし30μmの厚さを有す
    ることを特徴とする特許請求の範囲第1項記載の
    バンプ付フイルムキヤリヤ。 5 前記バンプが、錐状であることを特徴とする
    特許請求の範囲第1項記載のバンプ付フイルムキ
    ヤリヤ。 6 表面が平滑な無機質板の主面に金を蒸着した
    後、フオトレジストにより半導体素子のパツド位
    置と同位置に窓を設け、この窓の部分に金,金よ
    りも硬い金属および金を順次積層させてバンプを
    形成する工程と、可とう性絶縁フイルム上もしく
    は該可とう性絶縁フイルムに形成された開孔部ま
    で延在して形成された複数本のリードの先端部分
    と前記無機質板上に形成されたバンプとを位置合
    わせした後、加熱ツールにより前記バンプを前記
    リードの先端部分に熱圧着する工程とからなるこ
    とを特徴とするバンプ付フイルムキヤリヤの製造
    方法。 7 前記金よりも硬い金属として、銅,ニツケル
    あるいはパラジユウムを用いたことを特徴とする
    特許請求の範囲第6項記載のバンプ付フイルムキ
    ヤリヤの製造方法。 8 前記金よりも硬い金属の層が、5μm以上の厚
    さを有することを特徴とする特許請求の範囲第6
    項記載のバンプ付フイルムキヤリヤの製造方法。 9 前記バンプの金層が、5μmないし30μmの厚
    さを有することを特徴とする特許請求の範囲第6
    項記載のバンプ付フイルムキヤリヤの製造方法。 10 前記無機質板が、半導体素子のパツド位置
    と同位置に錐状の溝を有することを特徴とする特
    許請求の範囲第6項記載のバンプ付フイルムキヤ
    リヤの製造方法。
JP58016889A 1983-02-05 1983-02-05 バンプ付フイルムキヤリヤとその製造方法 Granted JPS59143352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58016889A JPS59143352A (ja) 1983-02-05 1983-02-05 バンプ付フイルムキヤリヤとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58016889A JPS59143352A (ja) 1983-02-05 1983-02-05 バンプ付フイルムキヤリヤとその製造方法

Publications (2)

Publication Number Publication Date
JPS59143352A JPS59143352A (ja) 1984-08-16
JPH0443418B2 true JPH0443418B2 (ja) 1992-07-16

Family

ID=11928728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58016889A Granted JPS59143352A (ja) 1983-02-05 1983-02-05 バンプ付フイルムキヤリヤとその製造方法

Country Status (1)

Country Link
JP (1) JPS59143352A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502581B2 (ja) * 1987-04-09 1996-05-29 松下電器産業株式会社 半導体素子の突起電極形成方法
EP0393584B1 (en) * 1989-04-17 1994-07-13 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
US7432202B2 (en) 2005-12-28 2008-10-07 Intel Corporation Method of substrate manufacture that decreases the package resistance

Also Published As

Publication number Publication date
JPS59143352A (ja) 1984-08-16

Similar Documents

Publication Publication Date Title
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
JP3078646B2 (ja) インジウムバンプの製造方法
JPH07506217A (ja) 製造された半導体ダイ上に電極の接続を形成する方法
US3747202A (en) Method of making beam leads on substrates
JPH0357617B2 (ja)
JPH0443418B2 (ja)
JPH01140753A (ja) 立体型半導体装置の製造方法
KR0165883B1 (ko) 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩
JPH11102938A (ja) Tab用テープキャリア及びその製造方法
JPH0195539A (ja) 半導体装置及びその製造方法
JPH031832B2 (ja)
JPS6331138A (ja) 半導体装置の製造方法
JPH0510365Y2 (ja)
JPH03101233A (ja) 電極構造及びその製造方法
JP3036300B2 (ja) Tabテープの製造方法と半導体装置の製造方法
JPS61234060A (ja) 半導体装置のリ−ドフレ−ム製造方法
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JPS60219741A (ja) 半導体装置の製造方法
JP2001284387A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JPH031834B2 (ja)
JPS63166249A (ja) 金属突起物およびその製造方法
JPH0260228B2 (ja)
JPS60140737A (ja) 半導体装置の製造方法
JPH11340271A (ja) 半導体装置の製造方法
JP2600669B2 (ja) 転写バンプ用金属突起