JPH0439969A - Manufacture of semiconductor pressure sensor - Google Patents
Manufacture of semiconductor pressure sensorInfo
- Publication number
- JPH0439969A JPH0439969A JP14655090A JP14655090A JPH0439969A JP H0439969 A JPH0439969 A JP H0439969A JP 14655090 A JP14655090 A JP 14655090A JP 14655090 A JP14655090 A JP 14655090A JP H0439969 A JPH0439969 A JP H0439969A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- electrode
- layer
- pressure sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 238000000926 separation method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体圧力センサの製造方法に関し、特にチッ
プ間分離層を形成したウェーハに自動停止エツチングを
施して形成する半導体圧力センサの製造方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor pressure sensor, and more particularly to a method for manufacturing a semiconductor pressure sensor in which a wafer on which an inter-chip isolation layer is formed is subjected to automatic stop etching. .
従来、かかる半導体圧力センサは、P型半導体基板の表
面に圧力検査素子を形成する一方、裏面をエツチングし
て薄膜ダイヤフラム部を形成することにより半導体圧力
センサを製造している。Conventionally, such semiconductor pressure sensors have been manufactured by forming a pressure testing element on the front surface of a P-type semiconductor substrate and etching the back surface to form a thin film diaphragm portion.
第5図は従来の一例を説明するための半導体圧力センサ
の切欠き斜視図である。FIG. 5 is a cutaway perspective view of a semiconductor pressure sensor for explaining a conventional example.
第5図に示すように、従来のセンサはP型基板1上に成
長させたN型エピタキシャル層〈以下、N型エピ層と略
す)2にチップ間を分離するためのチップ間分離層3と
、N+電極5と、圧力検圧素子18と、圧力検出素子1
8に接続される配線20およびパッド19とが形成され
ており、これらを保護するために最上層にパシベーショ
ン膜7を有している。また、P型基板1の裏面側中央部
にはエツチングにより薄膜ダイヤフラム部4が形成され
ている。As shown in FIG. 5, the conventional sensor has an N-type epitaxial layer (hereinafter abbreviated as N-type epitaxial layer) 2 grown on a P-type substrate 1, and an inter-chip separation layer 3 for isolating the chips. , N+ electrode 5, pressure detection element 18, and pressure detection element 1
8 are formed, and a passivation film 7 is provided as the uppermost layer to protect them. Further, a thin film diaphragm portion 4 is formed by etching at the center of the back side of the P-type substrate 1.
かかる半導体圧力センサを製造するにあたっては、チッ
プ間分離層3があるため、P型基板1の裏面を時開制御
によるエツチング法を用いてエツチングし、薄膜ダイヤ
フラム部4を形成している。In manufacturing such a semiconductor pressure sensor, since there is an interchip separation layer 3, the back surface of the P-type substrate 1 is etched using an etching method with time-release control to form a thin film diaphragm portion 4.
第6図は従来の他の例を説明するためのエツチング槽の
断面図である。FIG. 6 is a sectional view of an etching tank for explaining another conventional example.
第6図に示すように、従来のウェーハ9にチップ間分離
層を設けていない半導体圧力センサの製造にあたっては
、まずエツチングするウェーハ9のP型基板1上に形成
したN型エピ層2の表面部の周辺にボロン拡散を行い、
N+電極6を形成する。このN+電極6と外部電源15
の+電源側とを配線接続する。つまり、ウェーハ9のP
型基板1間は逆バイアスになっている。しかる後、エツ
チング液13と外部電源15の一電源側に接続した対向
電極16とを有するエツチング槽14にウェーハ9を入
れる。これにより、ウェーハ9のP型基板1がエツチン
グされて、N型エピ層2かエツチング液13にさらされ
る。ここで、N型エピ層2がエツチング液にさらされる
と、N型エピ層2とエツチング液13間には電気的な障
壁がなくなり、エツチング液13に電流か流れる。この
電流のエネルギーによりN型エピ層2のP型基板1側の
表面に陽極酸化膜21が形成され、エツチングが停止す
る。この酸化膜21が形成される現象は一般的に陽極酸
化と呼ばれている。As shown in FIG. 6, in manufacturing a conventional semiconductor pressure sensor in which a wafer 9 is not provided with an inter-chip separation layer, the surface of an N-type epitaxial layer 2 formed on a P-type substrate 1 of a wafer 9 to be etched is first etched. Boron is diffused around the area,
An N+ electrode 6 is formed. This N+ electrode 6 and external power supply 15
Connect the wiring to the + power supply side. In other words, P of wafer 9
A reverse bias is applied between the mold substrates 1. Thereafter, the wafer 9 is placed in an etching tank 14 having an etching liquid 13 and a counter electrode 16 connected to one side of an external power source 15. As a result, the P-type substrate 1 of the wafer 9 is etched, and the N-type epitaxial layer 2 is exposed to the etching solution 13. Here, when the N-type epitaxial layer 2 is exposed to the etching solution, there is no electrical barrier between the N-type epitaxial layer 2 and the etching solution 13, and a current flows through the etching solution 13. The energy of this current forms an anodic oxide film 21 on the surface of the N-type epitaxial layer 2 on the P-type substrate 1 side, and etching is stopped. The phenomenon of forming this oxide film 21 is generally called anodic oxidation.
このように、チップ間分離層3がないときには、陽極酸
化膜が形成され、ウェーハ9に対するエツチングが自動
停止する。In this manner, when there is no inter-chip separation layer 3, an anodic oxide film is formed and etching of the wafer 9 is automatically stopped.
上述した従来のチップ間分離層を持つ半導体圧力センサ
は、所定の厚さのダイヤフラム部の製造にあたり、エツ
チング時間を制御することにより製作しており、ウェー
ハを自動停止エツチング液により製造することはできな
い。The above-mentioned conventional semiconductor pressure sensor having an inter-chip separation layer is manufactured by controlling the etching time to manufacture the diaphragm part of a predetermined thickness, and cannot be manufactured using an etching solution that automatically stops the wafer. .
すなわち、ウェーハ周辺部のN°電極に電圧を印加して
も、チップ間分離層があるため、チップ内部のN型エピ
層はウェーハ周辺部のN゛電極分離されており、N型エ
ピ層とP型基板の間には、いかなるバイアス条件も存在
しない 従って、エツチングが進行してチップ内部のN
型エピ層がエツチング液に露出しても、電流が流れない
ので、陽極酸化も起こらない。つまり、エツチングは自
動的に停止することはない。In other words, even if a voltage is applied to the N° electrode at the periphery of the wafer, the N-type epi layer inside the chip is separated from the N-type epi layer at the wafer periphery because of the inter-chip separation layer. There is no bias condition between the P-type substrates. Therefore, etching progresses and N inside the chip is removed.
Even if the mold epitaxial layer is exposed to the etching solution, no current flows, so anodic oxidation does not occur. In other words, etching does not stop automatically.
このように、分離層を有する所定の厚さのダイヤフラム
部を形成するには、エツチング時間を制御するしか方法
がなく、このエツチング時間制御法てはダイヤフラム部
の厚さかウェーハ内や、ウェーハ間でばらつくという欠
点かある。In this way, the only way to form a diaphragm part with a predetermined thickness having a separation layer is to control the etching time. The drawback is that it varies.
また、分離層を有しないウェーハにあっては、ウェーハ
が自動酸化されるが、ダイヤフラム部の厚さのバラツキ
や悪魔のばらつき等の問題か残る。Further, in the case of a wafer without a separation layer, although the wafer is automatically oxidized, problems such as variations in the thickness of the diaphragm portion and irregular variations remain.
本発明の目的は、かかるチップ間分離層を有するウェー
ハの自動酸化とタイヤフラム部の厚さのばらつきの解消
等を実現することのできる半導体圧力センサを提供する
ことにある。An object of the present invention is to provide a semiconductor pressure sensor that can realize automatic oxidation of a wafer having such an inter-chip separation layer and eliminate variations in the thickness of a tire flam portion.
″〔課題を解決するための手段〕
本発明の半導体圧力センサの製造方法は、基板上のエピ
タキシャル層に第一、第二の電極およびチップ間を分離
するための分離層を有するウェーハの上に前記チップ間
を電気的に接続するための導電膜を形成する工程と、前
記ウェーハの導電膜を形成した面とは反対の面から陽極
酸化法によりエツチングし且つ前記エピタキシャル層の
付近でエツチングを自動的に停止させ薄膜ダイヤフラム
部を形成する工程と、前記ウェーハ上の導電層を除去し
チップに分離する工程とを含んで構成される。``[Means for Solving the Problems] A method for manufacturing a semiconductor pressure sensor of the present invention includes forming a semiconductor pressure sensor on a wafer having an epitaxial layer on a substrate having first and second electrodes and a separation layer for separating chips. a step of forming a conductive film for electrically connecting the chips; etching the wafer by anodic oxidation from the surface opposite to the surface on which the conductive film is formed; and automatically etching near the epitaxial layer. The process includes the steps of stopping the wafer and forming a thin film diaphragm portion, and removing the conductive layer on the wafer and separating it into chips.
次に、本発明の実施例について図面を用いて説明する。 Next, embodiments of the present invention will be described using the drawings.
第1図は本発明の第一の実施例を説明するための半導体
ウェーハの断面図である。FIG. 1 is a sectional view of a semiconductor wafer for explaining a first embodiment of the present invention.
第1図に示すように、本実施例はP型基板1の上にN型
エピ層2を形成している。このN型エピ層2には各チッ
プ10が電気的に分離されるようにチップ間分離層4を
形成する。すなわち、分離層4は各チップ10の周辺を
囲むように形成される。As shown in FIG. 1, in this embodiment, an N-type epitaxial layer 2 is formed on a P-type substrate 1. An interchip isolation layer 4 is formed on this N-type epitaxial layer 2 so that each chip 10 is electrically isolated. That is, the separation layer 4 is formed to surround the periphery of each chip 10.
次に、かかるウェーハ9に対し電気化学エツチングを行
うなめに、ウェーハ9の周辺部にN+電極6を拡散形成
し且つ各チップ10のN+電極5を拡散形成する。更に
、パシベーション膜7を覆った後にウェーハ9周辺部の
N+電極6と各チップ10のN“電極5を接続するため
の導電膜8を形成する。この導電膜8は外部電源(図示
省略〉の陽極に接続される。しかる後、P型基板1の裏
面側のエツチングのマスクとしての酸化膜11のない部
分をエツチングし、薄膜ダイヤフラム部4が形成される
。Next, in order to perform electrochemical etching on the wafer 9, an N+ electrode 6 is formed by diffusion on the periphery of the wafer 9, and an N+ electrode 5 of each chip 10 is also formed by diffusion. Furthermore, after covering the passivation film 7, a conductive film 8 is formed to connect the N+ electrode 6 on the periphery of the wafer 9 and the N'' electrode 5 of each chip 10.This conductive film 8 is connected to an external power source (not shown). Thereafter, the portion of the back surface of the P-type substrate 1 where the oxide film 11 is not present as an etching mask is etched, and the thin film diaphragm portion 4 is formed.
第2図は本発明の第一の実施例を説明するためのエツチ
ング槽の断面図である。FIG. 2 is a sectional view of an etching tank for explaining the first embodiment of the present invention.
第2図に示すように、第1図で説明したウェーハ9をエ
ツチング液16および外部電源15の陰極に接続した対
向電極16を有するエツチング槽12に入れ、外部電源
15の陽極をウェーハ9中の導電膜8に接続する。As shown in FIG. 2, the wafer 9 described in FIG. Connected to the conductive film 8.
次に、エツチングの自動停止のメカニズムを説明する。Next, the mechanism for automatically stopping etching will be explained.
まず、エツチング時にはN型エピ層2をN+電極6を介
して電源15に接続し、N型エピ層2とP型基板1間に
逆バイアスがかがるようにする。次に、エツチングが進
行してP型基板1のダイヤフラム部4が除去されると、
従来の半導体圧力センサと同様に各チップ10のN1電
&5がら各N型エピ層2を介してエツチング液13およ
び対向電極16に電流か流れる。これにより、N型エピ
層2の表面が陽極酸化により酸化し、エツチングは自動
的に停止する。First, during etching, the N-type epi layer 2 is connected to the power source 15 via the N+ electrode 6, so that a reverse bias is applied between the N-type epi layer 2 and the P-type substrate 1. Next, when the etching progresses and the diaphragm portion 4 of the P-type substrate 1 is removed,
Similar to a conventional semiconductor pressure sensor, a current flows from the N1 voltage &5 of each chip 10 through each N type epitaxial layer 2 to the etching liquid 13 and the counter electrode 16. As a result, the surface of the N-type epitaxial layer 2 is oxidized by anodic oxidation, and etching is automatically stopped.
第3図(a)、(b)はそれぞれ本発明のエツチングに
よりタイヤフラム部を形成した後の導電膜除去工程およ
びチップ分離工程を説明するためのチップ断面図である
。FIGS. 3(a) and 3(b) are chip cross-sectional views for explaining the conductive film removal step and chip separation step, respectively, after forming the tire flam portion by etching according to the present invention.
第3図(a)に示すように、エツチングが完了すると、
ウェーハ9の表面の導電膜8をエツチングして除去する
。−例として導電膜8がポリシリコンの場合であれば、
エツチング液13にはフッ酸系の液を使用する。As shown in Figure 3(a), when etching is completed,
The conductive film 8 on the surface of the wafer 9 is removed by etching. -For example, if the conductive film 8 is made of polysilicon,
As the etching liquid 13, a hydrofluoric acid type liquid is used.
次に、第3図(b)に示すように、ダイシング等の方法
により、チップ10を分離する。この分離されたチップ
10は各種パッケージにマウントされ、半導体圧力セン
サとして組み立てられる。Next, as shown in FIG. 3(b), the chips 10 are separated by a method such as dicing. This separated chip 10 is mounted in various packages and assembled as a semiconductor pressure sensor.
第4図は本発明の第二の実施例を説明するための半導体
ウェーハの断面図である。FIG. 4 is a sectional view of a semiconductor wafer for explaining a second embodiment of the present invention.
第4図に示すように、本実施例はP型基板1の上に形成
したN型エピ層2に各チップ10を電気的に分離するた
めのチップ間分離層3を形成すること、およびエツチン
グのためにウェーハ9の周辺部にN+電極6を形成する
こと、また各チップ10の内側にもN+電極5を形成す
ることが前述した第一の実施例と同様である。異なる点
は、本実施例では、パシベーション膜7を除去したこの
N“電[i5の上にアルミ層17を形成する工程を含む
ことにあり、このアルミ層17をN+電極パアス条件を
コントロールすることにより、ゲージ抵抗からのリーク
電流の防止に使用できる。As shown in FIG. 4, this embodiment includes forming an inter-chip isolation layer 3 for electrically isolating each chip 10 on an N-type epitaxial layer 2 formed on a P-type substrate 1, and etching. For this purpose, the N+ electrode 6 is formed on the periphery of the wafer 9, and the N+ electrode 5 is also formed inside each chip 10, as in the first embodiment described above. The difference is that this embodiment includes a step of forming an aluminum layer 17 on this N+ electrode from which the passivation film 7 has been removed, and the N+ electrode pass conditions for this aluminum layer 17 can be controlled. This can be used to prevent leakage current from the gauge resistor.
更に、ウェーハ9の周辺部のN+電極6と各チップ10
のN+電極5はパシベーション膜7の上部に形成した導
電膜8により接続する。この導電膜8は、例えば多結晶
シリコン(ポリシリコン)を用いる。次に、この導電膜
8に外部電極15(第2図参照)の陽極を接続し、エツ
チングを行う。尚、エツチングの方法及びその後の組立
工程は、前述した第一の実施例と同様である。Furthermore, the N+ electrode 6 on the periphery of the wafer 9 and each chip 10
The N+ electrode 5 is connected to the conductive film 8 formed on the passivation film 7. This conductive film 8 is made of, for example, polycrystalline silicon (polysilicon). Next, the anode of the external electrode 15 (see FIG. 2) is connected to this conductive film 8, and etching is performed. Note that the etching method and subsequent assembly process are the same as in the first embodiment described above.
以上説明したように、本発明の半導体圧力センサの製造
方法は、基板上のエピタキシャル層にチップ間分離層お
よび電極を形成してなるウェーハにチップ間を電気的に
接続する導電層を形成する工程と、前記ウェーハ上の導
電層を形成した面とは反対の面から陽極酸化法によりエ
ツチングし且つ前記エピタキシャル層の付近でエツチン
グを自動的に停止させ薄膜ダイヤフラム部を形成する工
程と、前記ウェーハ上の導電層を除去しチップに分離す
る工程とを含むことにより、前記ウェーハ内のダイヤフ
ラム部の厚さのばらつきを減少させることができるので
、感度のばらつきの少ない半導体圧力センサを安定して
製造できるという効果がある。As explained above, the method for manufacturing a semiconductor pressure sensor of the present invention includes a step of forming a conductive layer for electrically connecting chips on a wafer formed by forming an inter-chip separation layer and an electrode on an epitaxial layer on a substrate. etching by anodic oxidation from the surface opposite to the surface on which the conductive layer is formed on the wafer, and automatically stopping the etching near the epitaxial layer to form a thin film diaphragm portion; By including the step of removing the conductive layer of the wafer and separating it into chips, variations in the thickness of the diaphragm part within the wafer can be reduced, so semiconductor pressure sensors with less variation in sensitivity can be stably manufactured. There is an effect.
第1図および第2図はそれぞれ本発明の第一の実施例を
説明するための半導体ウェーハの断面図およびエツチン
グ層の断面図、第3図<a)(b)はそれぞれ本発明の
エツチングによりダイヤフラム部を形成した後の導電膜
除去工程およびチップ分離工程を説明するためのチップ
断面図、第4図は本発明の第二の実施例を説明するため
の半導体ウェーハの断面図、第5図は従来の半導体圧力
センサの切欠き斜視図、第6図は従来の一例を説明する
ためのエツチング槽の断面図である。
1・・・P型基板、2・・・N型エピタキシャル層(N
型エピ層)、3・・・チップ間分離層、4・・・薄膜ダ
イヤフラム部、5,6・・・N+電極、7・・・パシベ
ーション膜、8・・・導電膜、9・・・ウェーハ 10
・・・チップ、11・・・酸化膜(エツチングのマスク
)、12・・・エツチング槽、13・・・エツチング液
、14・・・ヒータ、15・・・外部電極、16・・・
対向電極、17・・・アルミ層。1 and 2 are a cross-sectional view of a semiconductor wafer and a cross-sectional view of an etching layer, respectively, for explaining the first embodiment of the present invention, and FIGS. FIG. 4 is a cross-sectional view of a semiconductor wafer for explaining the conductive film removal process and chip separation process after forming the diaphragm portion, and FIG. 5 is a cross-sectional view of a semiconductor wafer for explaining the second embodiment of the present invention. 6 is a cutaway perspective view of a conventional semiconductor pressure sensor, and FIG. 6 is a sectional view of an etching tank for explaining an example of the conventional semiconductor pressure sensor. 1...P type substrate, 2...N type epitaxial layer (N
type epitaxial layer), 3... Inter-chip isolation layer, 4... Thin film diaphragm portion, 5, 6... N+ electrode, 7... Passivation film, 8... Conductive film, 9... Wafer 10
... Chip, 11 ... Oxide film (etching mask), 12 ... Etching tank, 13 ... Etching liquid, 14 ... Heater, 15 ... External electrode, 16 ...
Counter electrode, 17...aluminum layer.
Claims (2)
びチップ間を分離するための分離層を有するウェーハの
上に前記チップ間を電気的に接続するための導電膜を形
成する工程と、前記ウェーハの導電膜を形成した面とは
反対の面から陽極酸化法によりエッチングし且つ前記エ
ピタキシャル層の付近でエッチングを自動的に停止させ
薄膜ダイヤフラム部を形成する工程と、前記ウェーハ上
の導電層を除去しチップに分離する工程とを含むことを
特徴とする半導体圧力センサの製造方法。1. forming a conductive film for electrically connecting the chips on a wafer having first and second electrodes on an epitaxial layer on a substrate and a separation layer for separating the chips; etching by anodic oxidation from the surface opposite to the surface on which the conductive film is formed, and automatically stopping the etching near the epitaxial layer to form a thin film diaphragm portion; and removing the conductive layer on the wafer. A method for manufacturing a semiconductor pressure sensor, comprising the step of separating the semiconductor pressure sensor into chips.
してなるウェーハの周辺部および各チップ内にそれぞれ
第一,第二の電極を形成する工程と、前記第二の電極上
にアルミ層を形成する工程と、前記アルミ層を形成した
前記ウェーハ上に前記第一の電極および第二の電極を電
気的に接続する工程と、前記ウェーハの導電膜を形成し
た面とは反対の面から陽極酸化法によりエッチングし且
つ前記エピタキシャル層の付近でエッチングを自動的に
停止させ薄膜ダイヤフラム部を形成する工程と、前記ウ
ェーハ上の導電層を除去しチップに分離する工程とを含
むことを特徴とする半導体圧力センサの製造方法。2. A step of forming first and second electrodes on the periphery of the wafer and within each chip, respectively, by forming an inter-chip isolation layer on an epitaxial layer on the substrate, and forming an aluminum layer on the second electrode. a step of electrically connecting the first electrode and the second electrode on the wafer on which the aluminum layer is formed; and an anodizing method from the side of the wafer opposite to the side on which the conductive film is formed. a step of forming a thin film diaphragm by etching the wafer and automatically stopping the etching near the epitaxial layer; and a step of removing a conductive layer on the wafer and separating it into chips. How to manufacture the sensor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14655090A JPH0439969A (en) | 1990-06-05 | 1990-06-05 | Manufacture of semiconductor pressure sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14655090A JPH0439969A (en) | 1990-06-05 | 1990-06-05 | Manufacture of semiconductor pressure sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0439969A true JPH0439969A (en) | 1992-02-10 |
Family
ID=15410199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14655090A Pending JPH0439969A (en) | 1990-06-05 | 1990-06-05 | Manufacture of semiconductor pressure sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0439969A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020618A (en) * | 1994-03-30 | 2000-02-01 | Denso Corporation | Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method |
-
1990
- 1990-06-05 JP JP14655090A patent/JPH0439969A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020618A (en) * | 1994-03-30 | 2000-02-01 | Denso Corporation | Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5242863A (en) | Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same | |
EP0567075B1 (en) | A method for producing semiconductor device | |
JP4306162B2 (en) | Semiconductor device and manufacturing method thereof | |
EP0588371B1 (en) | Production method of a semiconductor dynamic sensor having a thin thickness structure | |
JPH11201844A (en) | Semiconductor pressure sensor and its manufacture | |
JP4168497B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JP3503146B2 (en) | Method for manufacturing semiconductor device | |
US6020618A (en) | Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method | |
JPH0439969A (en) | Manufacture of semiconductor pressure sensor | |
US5677248A (en) | Method of etching semiconductor wafers | |
US6838385B2 (en) | Method for manufacturing electric capacitance type acceleration sensor | |
JPS63195557A (en) | Field effect transistor for ion sensor | |
JP3156681B2 (en) | Semiconductor strain sensor | |
JPH02237166A (en) | Semiconductor pressure sensor | |
JP2576245B2 (en) | Manufacturing method of semiconductor pressure sensor | |
JPH08181330A (en) | Manufacture of semiconductor sensor | |
JPH01145872A (en) | Manufacture of semiconductor pressure sensor | |
JPH06260660A (en) | Semiconductor distortion sensor | |
JP3351100B2 (en) | Method for manufacturing semiconductor device | |
JP2897581B2 (en) | Manufacturing method of semiconductor strain sensor | |
JPS6398156A (en) | Manufacturing method of semiconductor pressure sensor | |
JPH065583A (en) | Manufacture of semiconductor device | |
KR100293268B1 (en) | Pressure sensor and manufacturing method | |
JPH07226392A (en) | Semiconductor substance subjected to electrochemical etching | |
JPH02181472A (en) | Manufacturing method of semiconductor pressure sensor |