JPH02181472A - Manufacturing method of semiconductor pressure sensor - Google Patents
Manufacturing method of semiconductor pressure sensorInfo
- Publication number
- JPH02181472A JPH02181472A JP106189A JP106189A JPH02181472A JP H02181472 A JPH02181472 A JP H02181472A JP 106189 A JP106189 A JP 106189A JP 106189 A JP106189 A JP 106189A JP H02181472 A JPH02181472 A JP H02181472A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor
- semiconductor region
- pressure
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は単結晶シリコン半導体の感圧ダイアフラム上に
拡散によって歪ゲージを作り込む半導体圧力センサの製
造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor pressure sensor in which a strain gauge is formed on a pressure-sensitive diaphragm of a single-crystal silicon semiconductor by diffusion.
(従来の技術〕
よ(知られているように、シリコン半導体を用いる歪ゲ
ージはシリコンのピエゾ効果によって非常に高いゲージ
ファクタをもち、また単結晶シリコンは理想的な高弾性
体でもある。これを利用して、シリコンの半導体チップ
内に感圧ダイアフラムを形成してその表面に歪ゲージを
拡散により作り込むことにより、小形でかつ感度のよい
半導体圧力センサを作ることができる。この半導体装置
センサはふつうは数■角のもので、1枚のシリコンウェ
ハから通常の半導体装置と本質的には同じプロセスを利
用して多数個製造でき、これに際してはまずウェハの表
面に拡散によって歪ゲージ等を作り込み、裏面からエツ
チングにより凹所を掘り込んで歪ゲージ部を感圧ダイア
フラムに形成した上で各チップに切り離す。(Prior art) As is known, strain gauges using silicon semiconductors have extremely high gauge factors due to the piezoelectric effect of silicon, and single crystal silicon is also an ideal highly elastic material. By using this method to form a pressure-sensitive diaphragm in a silicon semiconductor chip and fabricating a strain gauge on its surface by diffusion, it is possible to create a small and highly sensitive semiconductor pressure sensor.This semiconductor device sensor They are usually several square pieces, and can be manufactured in large numbers from a single silicon wafer using essentially the same process as normal semiconductor devices.In this case, strain gauges and the like are first created on the surface of the wafer by diffusion. Then, a recess is dug from the back side by etching to form a strain gauge part on the pressure-sensitive diaphragm, and then it is cut into each chip.
かかる半導体圧力センサは量産に適するが、実用上はも
ちろんその感度をできるだけ均一に揃える必要があり、
このための要点は、いかに凹所の掘り込み量をよ(制御
して感圧ダイアフラムの寸法とくに厚みをばらつきを少
なく管理できるかにある。このために種々の工夫がなさ
れているが、第4図にこの凹所を掘り込むために現在実
用化されている方法の要領を示す。Such semiconductor pressure sensors are suitable for mass production, but in practical terms it is necessary to make their sensitivity as uniform as possible.
The key to this is how to control the amount of digging into the recess to minimize variations in the dimensions of the pressure-sensitive diaphragm, especially the thickness. Various efforts have been made for this purpose, but the fourth The figure shows the outline of the method currently in use for digging this recess.
第4図はウェハ内の半導体圧力センサ1個分を断面で示
すもので、同図(a)には凹所の掘り込み途中の状態が
、同図(ロ)には完成時の状態がそれぞれ示されている
。圧力センサ用のシリコン半導体からなる基体10は、
この例ではn形の半導体領域11とP形の半導体領域1
2とn形の半導体’yRhli 13との3層構造にな
っており、ふつうは半導体領域11が数百pmのPIみ
の2↓仮であり、半導体zI′I域12および13はそ
の上に順次成長された合わせて数十plの17みのエピ
タキシャル層である。Figure 4 shows a cross section of one semiconductor pressure sensor in a wafer, with (a) showing the state in the middle of digging a recess, and (b) showing the state when completed. It is shown. The base 10 made of silicon semiconductor for pressure sensor is
In this example, an n-type semiconductor region 11 and a p-type semiconductor region 1
It has a three-layer structure of 2 and an n-type semiconductor 'yRhli 13, and the semiconductor region 11 is usually a 2↓ temporary with only several hundred pm of PI, and the semiconductor zI'I regions 12 and 13 are on top of it. There are only 17 epitaxial layers of a total of several tens of pl that were grown sequentially.
この基体10の裏側から凹所の掘り込みを開始する前に
6.その表側のこの例ではn形の゛11導体S!i域1
3の表面から歪ゲージ20としての半導体抵抗層がP形
で拡散される。この歪5′−ジ20はふつう?1数個例
えば4個拡散、きれ、w体10の表面上を覆う酸化1t
、171に明けた窓を介して]2ゲージ20の両端にそ
れぞれ導電接触するアルミ等の接続IILA72によフ
て例えばブリッジ接続される0通例のように接続膜72
の上は窒化シリコン等の保護膜73によって覆われ、そ
れに明けた窓部内の接続膜72が外部との接続用の接続
パッド80とし°ζ用いられる。6. Before starting to dig a recess from the back side of this base 10. In this example on the front side, the n-type “11 conductor S! i area 1
A semiconductor resistance layer serving as a strain gauge 20 is diffused from the surface of 3 in a P type. Is this distortion 5'-ji20 normal? One or more, for example four, diffuse, break, and oxidize 1t covering the surface of the w body 10.
, 171 ] 2 Connecting film 72 is connected, for example, by a bridge, by means of connections IILA 72 made of aluminum or the like which are in conductive contact with both ends of gauge 20, respectively.
The upper part is covered with a protective film 73 made of silicon nitride or the like, and the connection film 72 in the open window portion is used as a connection pad 80 for connection with the outside.
第4図(a)は凹所を掘り込むための1回目のエツチン
グがなされた状r謂を、示す、まず、基板10の裏側の
半導体領域lOの表面に酸化膜90を被着してその歪ゲ
ージ20が作り込まれた範囲に対応する部分に窓を明け
、この酸化1119Gをマスクとする化学エツチング法
により、半導体領域11に下穴31aを図示のようにそ
の半導体領域12との界面近くまで深く掘り込む、この
際のエツチング液としては、比較的エツチング速度が高
い例えばふっ酸と硝酸の混合液が用いられる。FIG. 4(a) shows the state after the first etching for digging a recess. First, an oxide film 90 is deposited on the surface of the semiconductor region 10 on the back side of the substrate 10. A window is opened in a region corresponding to the area where the strain gauge 20 is formed, and a prepared hole 31a is formed in the semiconductor region 11 near the interface with the semiconductor region 12 as shown in the figure by chemical etching using this oxidized 1119G as a mask. As the etching solution for digging deeply, for example, a mixed solution of hydrofluoric acid and nitric acid, which has a relatively high etching rate, is used.
第4図ら)は2回目のないしは仕上げエツチングを終え
た完成状態を示す、この仕上げには、例えば5%程度の
ぶつ酸を電解液に用いて低電圧下でn形の半導体領域1
1を電解エツチングすることにより、p形の半導体領域
12との界面でエツチングを自動停止させる。これによ
って、同図(a)の下穴31aが同図(ロ)のように深
さが半導体領域11と半導体領域12の界面で規制され
た凹所31に仕上げられる。この凹所31の掘り込み完
了後にエツチングマスク用の酸化膜90を除去した上で
、ウェハをスクライビングによりチップに分離して図示
の状態のとする。Figures 4 and 4) show the completed state after the second or final etching. For this finishing, an n-type semiconductor region 1
By electrolytically etching 1, the etching is automatically stopped at the interface with the p-type semiconductor region 12. As a result, the prepared hole 31a shown in FIG. 2A is finished into a recess 31 whose depth is regulated by the interface between the semiconductor regions 11 and 12, as shown in FIG. After completing the digging of the recess 31, the oxide film 90 used as an etching mask is removed, and the wafer is separated into chips by scribing to form the state shown in the figure.
このようにして製造された半導体圧力センサでは、図の
凹所31の上側の歪ゲージ20が作り込まれた範囲内の
半導体領域12および13が感圧ダイアフラム60とな
る。従って、この感圧ダイアフラム60の厚み寸法は両
生導体領域12および13の厚みをあらかじめよく管理
して置くことによって一定にでき、その面積はエツチン
グ条件の管理によって一定にでき、かつ半導体領域11
と半導体領域12との界面で決まるその下面の平坦度も
良好にできるので、半導体圧力センサの感度を小さなば
らつき内に均一に揃えることができる。In the semiconductor pressure sensor manufactured in this way, the semiconductor regions 12 and 13 within the range where the strain gauge 20 is formed above the recess 31 in the figure become the pressure sensitive diaphragm 60. Therefore, the thickness of the pressure-sensitive diaphragm 60 can be made constant by carefully controlling the thickness of the amphibic conductor regions 12 and 13 in advance, and the area thereof can be made constant by controlling the etching conditions.
Since the flatness of the lower surface determined by the interface between the semiconductor region 12 and the semiconductor region 12 can also be improved, the sensitivity of the semiconductor pressure sensor can be uniformly adjusted within small variations.
なお、第4図(ハ)の半導体圧力センサは、その基体1
0の凹所31が設けられる側の面1図ではその下面10
aをシリコンの台座等にはんだ付は等の手段で接合ない
し接着した上で、この台座を介して取り付けることによ
ってふつうは専用の容器内に収納され、感圧ダイアフラ
ム60に対して上下方向から掛かる2種の圧力の差圧の
測定ないし検出に用いられる。実際には、かかる上下圧
力の一方を基準圧力にして置いて、他方の圧力1例えば
は凹所31の方に導入される圧力を測定ないし検出する
ために用いられることが多い。The semiconductor pressure sensor shown in FIG. 4(c) has a base body 1.
In Figure 1, the bottom surface 10 is the side where the recess 31 is provided.
After bonding or gluing a to a silicon pedestal or the like by means of soldering or other methods, the diaphragm 60 is usually housed in a special container by attaching it via this pedestal, and hangs from above and below against the pressure-sensitive diaphragm 60. It is used to measure or detect the differential pressure between two types of pressure. In practice, one of the upper and lower pressures is set as a reference pressure, and the other pressure 1, for example, is often used to measure or detect the pressure introduced toward the recess 31.
上述のように従来方法によって精度の高い半導体圧力セ
ンサを製造することができるが、凹所を掘り込むための
エツチングに比較的長時間を要することと、それ用の半
導体チップの面積をあまり縮小できない問題が残ってい
る。As mentioned above, a highly accurate semiconductor pressure sensor can be manufactured by the conventional method, but etching to dig the recess takes a relatively long time, and the area of the semiconductor chip used for it cannot be reduced much. Problems remain.
エツチング時間としては、第4図の下穴31aを掘り込
むための1回目のエツチングに要する時間が長く、半導
体領域11の厚みが500n程度の場合ふつう2時間程
度以上を要する。半導体領域11の厚みを薄くすればも
ちろんエツチング時間は短縮できるが、前述のように半
導体圧力センサを容器等に取り付けたときにそれとの熱
膨張係数の差をこの部分で吸収させないと温度誤差が発
生するほか、ウェハがあまり薄くなると取り扱いが非常
に不便になって支障が生じるので、半導体領域11の厚
みを現状より薄くするのは望ましくない、また1回目の
エツチング時間があまり長引くと、マスク用の酸化膜9
0までが侵されて不良発生の原因となりやすい。As for the etching time, the time required for the first etching to dig the pilot hole 31a in FIG. 4 is long, and when the thickness of the semiconductor region 11 is about 500 nm, it usually takes about 2 hours or more. Of course, the etching time can be shortened by reducing the thickness of the semiconductor region 11, but as mentioned above, when the semiconductor pressure sensor is attached to a container etc., temperature errors will occur unless this part absorbs the difference in thermal expansion coefficient between the semiconductor pressure sensor and the container. In addition, if the wafer becomes too thin, handling becomes very inconvenient and problems occur, so it is undesirable to make the semiconductor region 11 thinner than the current thickness.Also, if the first etching time is too long, the mask Oxide film 9
0 is likely to be affected and cause defects.
チップ面積を縮小できない主な原因は、半導体圧力セン
サを台座と接合ないし接着するために第4図ら)の基体
10の下面10aにかなりの面積が必要なことにある。The main reason why the chip area cannot be reduced is that a considerable area is required on the lower surface 10a of the base 10 of FIG.
前述のように、半導体圧力センサではその感圧ダイアフ
ラムに掛かる上下圧力の一方を基準圧力とする条件で使
用されることが多いので、下面10aの例えばはんだ付
は部に僅かでも漏洩があると使用に耐えなくなり、この
下面10aでの無漏洩の接合を保証するために最低の面
積が必要になるからである。As mentioned above, semiconductor pressure sensors are often used under the condition that one of the upper and lower pressures applied to the pressure-sensitive diaphragm is the reference pressure. This is because a minimum area is required to ensure leak-free bonding at the lower surface 10a.
また凹所31の面積についても、感圧ダイアフラム60
に対して必要最低限のふつうは1.5〜2aum程度の
径を持たせるようにされるが、従来方法ではエツチング
条件を異方性にしても、同図[有])かられかるように
凹所31の側面に若干の傾斜が付くのを避けられないの
で、この傾斜の分だけ余分にチップ面積が必要になる問
題がある。とくに最近では半導体圧力センサをいれゆる
触覚センサに使用する用途があり、この場合には1個の
チップ内に多数個の感圧ダイアフラムをマトリックス状
に作り込む必要があるので、全体では凹所31の傾斜分
だけでも広い面積が食われることになる。Also, regarding the area of the recess 31, the pressure sensitive diaphragm 60
The minimum required diameter is usually about 1.5 to 2 amu, but in the conventional method, even if the etching conditions are anisotropic, as shown in the same figure Since it is unavoidable that the sides of the recess 31 are slightly sloped, there is a problem in that an extra chip area is required for the slope. Particularly recently, semiconductor pressure sensors have been used for various types of tactile sensors, and in this case, it is necessary to fabricate a large number of pressure-sensitive diaphragms in a matrix in one chip. A large area will be eaten up by the slope alone.
本発明はかかる問題を解決して、半導体圧力センサの感
圧ダイアフラムを形成するために要するエツチング時間
を短縮し、かつそのチップ面積を縮小することを目的と
する。SUMMARY OF THE INVENTION An object of the present invention is to solve these problems, to shorten the etching time required to form a pressure-sensitive diaphragm of a semiconductor pressure sensor, and to reduce the chip area thereof.
(課題を解決するための手段)
本発明によればこの目的は、従来と同様に感圧ダイアフ
ラムを凹所を掘り込むことによって形成する半導体圧力
センサにおいて、まずシリコン半導体基体内にその一方
の面側の一方の導電形の半導体領域と接して他方の導電
形の半導体領域を設けて置き、この基体の他方の表面に
拡散により歪ゲージを作り込み、一方の導電形の半導体
領域の歪ゲージに対応する範囲内に溝を物理的加工法に
よりこの範囲の周縁を限定するように掘り込み、この範
囲内の一方の導電形゛の半導体領域を電解エツチング法
により他方の導電形の半導体領域との界面まで掘り込ん
で凹所を形成する第1の製造方法によって達成される。(Means for Solving the Problems) According to the present invention, this object is to provide a semiconductor pressure sensor in which a pressure-sensitive diaphragm is formed by digging a recess in the same manner as in the past. A semiconductor region of one conductivity type is provided in contact with a semiconductor region of the other conductivity type on the side, and a strain gauge is formed on the other surface of this substrate by diffusion, and a strain gauge is formed in the semiconductor region of one conductivity type. A groove is dug in the corresponding range using a physical processing method so as to limit the periphery of this range, and a semiconductor region of one conductivity type within this range is etched using an electrolytic etching method to connect the semiconductor region of the other conductivity type. This is achieved by the first manufacturing method of forming a recess by digging down to the interface.
なお、上述の物理的加工法としては、レーザ加工法を利
用するのが好3通である。In addition, as the above-mentioned physical processing method, it is preferable to use a laser processing method.
さらに上述の目的は、半導体圧力センサの感圧ダイアフ
ラムを上述の凹所によって形成するかわりにその下側に
空洞を設けることによって形成する構造とし、このため
にまずシリコン半導体基板の一方の面の所定範囲に高不
純物濃度層を作り込んでその上にエピタキシャル層を成
長させて置いてエピタキシャル層の表面の高不純物濃度
層に対応する範囲に拡散により歪ゲージを作り込み、基
板の他方の面側からエツチング路を物理的加工法により
高不純物濃度層に達するように掘り込み、このエツチン
グ路を介して高不純物濃度層を化学エツチング法により
空洞に穿つ第2の方法によっても達成される。Furthermore, the above-mentioned object is to provide a structure in which the pressure-sensitive diaphragm of the semiconductor pressure sensor is formed by providing a cavity under the above-mentioned recess instead of forming the pressure-sensitive diaphragm by the above-mentioned recess. A high impurity concentration layer is created in the area, an epitaxial layer is grown on top of it, and a strain gauge is created by diffusion in the area corresponding to the high impurity concentration layer on the surface of the epitaxial layer, and then the strain gauge is grown from the other side of the substrate. This can also be achieved by a second method in which an etching path is dug to reach the high impurity concentration layer by a physical processing method, and a cavity is bored in the high impurity concentration layer through the etching path by a chemical etching method.
なお、上述の物理的加工法にはレーザ加工法が同様に好
適であり、これによってエツチング路として細長い穴を
掘り込むのが望ましい、このエツチング路は化学エツチ
ング法により高不純物濃度層を空洞に穿つ際のエツチン
グ液の通路の役目を果たすほか、空洞に被測定圧力を導
入しあるいは空洞を基準圧力室として封じ切る際の通路
として利用することができる。また、上記構成中の高不
純物濃度層は埋込拡散層あるいは埋込エピタキシャル層
上して作り込むことができる。Note that the laser processing method is similarly suitable for the above-mentioned physical processing method, and it is desirable to use this method to dig a long and narrow hole as an etching path. In addition to serving as a passage for the etching solution during etching, it can also be used as a passage when introducing the pressure to be measured into the cavity or sealing off the cavity as a reference pressure chamber. Further, the high impurity concentration layer in the above structure can be formed on a buried diffusion layer or a buried epitaxial layer.
上述の第1の方法では、感圧ダイアフラムを従来と同じ
(凹所の掘り込みにより形成するが、従来のようにエツ
チングによって下火を掘り込むかわりにレーザ加工等の
物理的加工法によって溝を掘り込むことより、仕上げエ
ツチング前のいわば予備エツチングに要する時間を短縮
するもので、仕上げエツチングには従来と同様に電解エ
ツチングを利用するが、凹所の掘り込みに要する時間を
従来の2分の1以下に短縮できる。In the first method described above, the pressure-sensitive diaphragm is formed in the same way as before (by digging a recess), but instead of digging the bottom by etching as in the conventional method, the groove is formed by a physical processing method such as laser processing. This method shortens the time required for pre-etching before final etching, rather than digging in. Although electrolytic etching is used for final etching as in the past, the time required for digging in recesses is halved compared to conventional etching. It can be shortened to 1 or less.
さらにこの方法では、溝が上述の構成にいうように凹所
の周縁を限定するように掘り込まれるので、仕上げエツ
チング後にも凹所の形状が溝によって規制されてその側
面に傾斜がなくなり、従来の傾斜分だけチップ面積をふ
つうは20%程度縮小することができ、容易にわかるよ
うにとくに多数個の感圧ダイアフラムが1チツプ内に作
り込まれる触覚センサ等に有利である。Furthermore, in this method, the groove is dug so as to limit the periphery of the recess as described above, so even after finishing etching, the shape of the recess is regulated by the groove, eliminating the slope of the side surface, which was conventional. The chip area can usually be reduced by about 20% by the inclination of , and as is easily understood, this is particularly advantageous for tactile sensors and the like in which a large number of pressure-sensitive diaphragms are built into one chip.
上述の第2の方法は、従来と異なり感圧ダイアフラムを
その下側に空洞を穿つことにより形成するものであるが
、高不純物濃度層に対する化学エツチング速度を低不純
物濃度層に対するよりも格段に高め得ることに着目して
、この高不純物濃度層を半導体圧力センサ用の基体内に
あらかじめ埋め込んで置く、このための具体的手段とし
ては、上述の構成にいうようにシリコン半導体基板の一
方の面の所定範囲に高不純物濃度層を拡散等の手段で作
り込んでその上にエピタキシャル層を成長させ、このエ
ピタキシャル層を空洞を設けた後に感圧ダイアフラムと
して用いる。The second method described above is different from the conventional method in that a pressure-sensitive diaphragm is formed by drilling a cavity underneath it, but the chemical etching rate for a high impurity concentration layer is much higher than that for a low impurity concentration layer. As a specific means for embedding this high impurity concentration layer in the substrate for a semiconductor pressure sensor in advance, focusing on obtaining A high impurity concentration layer is formed in a predetermined area by means of diffusion or the like, an epitaxial layer is grown thereon, and this epitaxial layer is used as a pressure-sensitive diaphragm after a cavity is provided.
空洞を穿つには、まず基板の他方の面側からエツチング
路をレーザ加工法等の物理的加工法によって高不純物濃
度層に達するように掘り込んで置き、ついでこのエツチ
ング路を介して高不純物濃度層だけを選択的に化学エツ
チングする。この方法では、エツチング路の掘り込みは
ご(短時間で済み、化学エツチングの時間も従来の仕上
げエツチングと同等でよいので、感圧ダイアフラムの形
成に要する時間を従来の5分の1程度に短縮できる。ま
た、半導体圧力センサの基体の下面ないし基板の他方の
面にはl+am以下のごく細いエツチング路があるだけ
で、はぼその全面を台座等との接合や接着に利用できる
ので、チップ面積を従来の半分以下に縮小することが可
能になる。To create a cavity, first, an etching path is dug from the other side of the substrate using a physical processing method such as laser processing to reach the high impurity concentration layer, and then the high impurity concentration layer is etched through this etching path. Selective chemical etching of only the layers. This method requires only a short time to dig the etching path, and the chemical etching time is the same as that of conventional finishing etching, so the time required to form the pressure-sensitive diaphragm can be reduced to about one-fifth of the conventional method. In addition, since there is only a very thin etching path of less than l+am on the bottom surface of the base of the semiconductor pressure sensor or the other surface of the substrate, the entire surface of the etching path can be used for joining or adhering to a pedestal, etc., so the chip area can be reduced. It becomes possible to reduce the size to less than half of the conventional size.
以下、図を参照しながら本発明の詳細な説明する0図中
の前に説明した第4図と同じ部分には同じ符号が付けら
れており、重複部分に対する説明は省略することとする
。第1図は感圧ダイアフラムを凹所の掘り込みによって
形成する実施例を示すものである。Hereinafter, the present invention will be described in detail with reference to the drawings. In FIG. 0, the same parts as in FIG. FIG. 1 shows an embodiment in which the pressure sensitive diaphragm is formed by digging a recess.
第1図(a)に示すように、この実施例において用いら
れる半導体基体lOは第4図の場合と同じく半導体領域
11−13を含む3層構成になっており、例えばn形の
半導体領域llが基板とされ、p形の半導体領域12お
よびn形の半導体領域13がその上に順次成長されたエ
ピタキシャル層でとされるが、例えばp形の半導体領域
12は基板の表面から拡散によって作り込んでもよい、
また、本発明の本質上はこの例ではn形である一方の導
電形の半導体領域11とこの例ではp形である他方の導
電形の半導体領域12とが互いに逆導電形であればよく
、従って基体lOは2層構造であれば足りる。この実施
例においては、基板である半導体領域11の厚みは例え
ば400〜500μ、エピタキシャル層である半導体領
域12の厚みは20〜30n程度、同じくエピタキシャ
ル層である半導体領域13の厚みはton前後とされる
。歪ゲージ20はこの例ではn形である半導体領域13
の表面から、第4図の場合と同じ要領でp形の抵抗層と
して作り込まれる。As shown in FIG. 1(a), the semiconductor substrate lO used in this embodiment has a three-layer structure including semiconductor regions 11-13, as in the case of FIG. is used as a substrate, and a p-type semiconductor region 12 and an n-type semiconductor region 13 are grown as an epitaxial layer sequentially thereon. For example, the p-type semiconductor region 12 is formed by diffusion from the surface of the substrate. It's okay,
Furthermore, the essence of the present invention is that the semiconductor region 11 of one conductivity type, which is n-type in this example, and the semiconductor region 12 of the other conductivity type, which is p-type in this example, are of opposite conductivity type. Therefore, it is sufficient that the substrate IO has a two-layer structure. In this embodiment, the thickness of the semiconductor region 11 which is a substrate is, for example, 400 to 500 μm, the thickness of the semiconductor region 12 which is an epitaxial layer is about 20 to 30 nm, and the thickness of the semiconductor region 13 which is also an epitaxial layer is about ton. Ru. The strain gauge 20 is connected to the semiconductor region 13, which is n-type in this example.
A p-type resistance layer is formed from the surface of the resistor layer in the same manner as in the case of FIG.
第1図(ロ)は溝の掘り込み工程であって、半導体領域
11内に溝が例えばレーザ加工法によって半導体領域1
2との界面近くにまで達する深さで掘り込まれる。これ
に用いるレーザ装置としては、高出力のエキシマレーザ
がよく、また波長は長くなるがロンド形やスラブ形の固
体レーザを利用することもできる。溝切り用にはレーザ
ビームを絞って0.3〜0.5 mの幅で溝が掘り込め
るようにする。FIG. 1(b) shows a step of digging a trench, in which a trench is formed in the semiconductor region 11 by, for example, a laser processing method.
It is dug to a depth that reaches close to the interface with 2. As a laser device used for this purpose, a high-output excimer laser is preferable, and a rondo-type or slab-type solid-state laser can also be used, although the wavelength is longer. For cutting grooves, the laser beam is narrowed down so that grooves with a width of 0.3 to 0.5 m can be dug.
溝切りのパターンは、凹所がふつう円形なので、そのl
it縁ないし周面を限定する外側の円形パターンの溝3
0aと、その内側の直線パターンのふつうは複数本の溝
30bとを適宜組み合わせたものとする。このレーザ溝
切りの速度は充分速く、ウェハあたり500〜1000
個の半導体圧力センサを作り込む場合、30分から1時
間でこれを完了させることができる。なお、次工程での
エツチングのマスク用の酸化膜90は、この溝切りの前
にあらかじめ被着して置くのがよい。The pattern of groove cutting is that the recess is usually circular, so the l
an outer circular pattern of grooves 3 defining an edge or circumference;
0a and usually a plurality of grooves 30b in the linear pattern inside the grooves 30b are appropriately combined. The speed of this laser grooving is sufficiently fast, 500 to 1000 per wafer.
When fabricating several semiconductor pressure sensors, it can be completed in 30 minutes to one hour. Incidentally, it is preferable that an oxide film 90 as a mask for etching in the next step be deposited in advance before this groove cutting.
第1図(C)は電解エツチングによる凹所30の仕上げ
工程であうで、従来と同じく5%程度のふっ酸液を用い
て低電圧下でn形の半導体領域11を電解エツチングす
ることにより、p形の半導体領域12との界面で規制さ
れた深さまで凹所30を掘り込んで、感圧ダイアフラム
60を形成する。この仕上げエツチング後の凹所30の
周面は、前述の円形パターンの溝30aによりてすでに
その大体の形状が限定されているので、図示のように傾
斜のない直円柱面状に形成される。また、この電解エツ
チングに要する時間は、溝30の掘り込みパターンを工
夫することにより従来より短(でき、ふつう20〜30
分程度で程度、この仕上げエツチングの完了後、酸化膜
90を除去した上でウェハから半導体圧力センサを単離
して図示の状態とする。FIG. 1C shows the finishing process of the recess 30 by electrolytic etching, in which the n-type semiconductor region 11 is electrolytically etched under low voltage using a hydrofluoric acid solution of about 5% as in the conventional method. The pressure sensitive diaphragm 60 is formed by digging the recess 30 to a depth regulated by the interface with the shaped semiconductor region 12. The peripheral surface of the recess 30 after this final etching has already been roughly defined in shape by the aforementioned circular pattern grooves 30a, so it is formed into a right cylindrical surface with no inclination as shown. In addition, the time required for this electrolytic etching can be shortened (usually 20 to 30 minutes) by devising the digging pattern of the grooves 30.
After completing this final etching, which takes about a minute, the oxide film 90 is removed and the semiconductor pressure sensor is isolated from the wafer to form the state shown in the figure.
この実施例での凹所30の掘り込みに要する時間は従来
の半分かそれ以下で済み、また凹所30の周面に傾斜が
ないので、第4図の従来の場合よりも半導体圧力センサ
のチップ面積を20%程度縮小することができる。In this embodiment, the time required to dig the recess 30 is half or less than that of the conventional method, and since there is no slope on the circumferential surface of the recess 30, the semiconductor pressure sensor The chip area can be reduced by about 20%.
第2図および第3図はいずれも空洞によって感圧ダイア
フラムを形成する実施例を示す、まず第2図の実施例か
ら説明する。2 and 3 each show an embodiment in which the pressure sensitive diaphragm is formed by a cavity. First, the embodiment of FIG. 2 will be explained.
第2図(a)に示された基板15はこの例ではn形とさ
れ、数C1程度の比抵抗をもつ低不純物濃度でその厚み
が数百nのものがこれに用いられる。その表面に酸化膜
91を付けられ、かつその所定範囲に窓が図示のように
抜かれる0次の同図(ハ)の工程では、基@15の表面
から高不純物濃度層16を酸化膜91をマスクとする固
体拡散法等によりこの例では0.0I Q C11程度
の比抵抗で作り込む、この高不純物濃度層16はこの実
施例ではp形とされるが、その比抵抗が0.07Ω1程
度以下の高不純物濃度層であればn形としても差し支え
ない、この高不純物濃度層16によって空洞の大きさが
決まるので、その拡散は深めに例えば20〜30nとさ
れる。The substrate 15 shown in FIG. 2(a) is of n-type in this example, and has a resistivity of about several C1, a low impurity concentration, and a thickness of several hundred nanometers. In the zero-order process shown in FIG. 9(c), in which an oxide film 91 is attached to the surface and a window is punched out in a predetermined range as shown in the figure, the high impurity concentration layer 16 is removed from the surface of the base @15 to the oxide film 91. In this example, this high impurity concentration layer 16 is made with a resistivity of about 0.0IQC11 by a solid-state diffusion method using a mask as a p-type, but its resistivity is 0.07Ω1. As long as the layer has a high impurity concentration of less than 100 nm, it can be an n-type layer.Since the size of the cavity is determined by this high impurity concentration layer 16, its diffusion is deep, for example, 20 to 30 nm.
同図(C)の工程では、まず酸化1191を除去した上
で、エピタキシャル層18を基板15の上に数C1程度
の比抵抗になる低不純物濃度で、かつこの例ではn形で
成長させる。後の工程で感圧ダイアフラムがこのエピタ
キシャル層18で形成゛されるので、エピタキシャル層
18の厚みはそれに適した例えば30〜40nとされる
。なお、このエピタキシャル層18は、その下の高不純
物濃度層16から不純物があまりその中に上がり込んで
来ないように、比較的低温度で成長させるのが望ましい
0以上により、この実施例において半導体圧力センサを
作り込むための基体10ないしはウェハが完成される。In the step shown in FIG. 2C, the oxide layer 1191 is first removed, and then the epitaxial layer 18 is grown on the substrate 15 at a low impurity concentration with a resistivity of about several C1, and in this example is n-type. Since a pressure-sensitive diaphragm will be formed from this epitaxial layer 18 in a later step, the thickness of the epitaxial layer 18 is set to a suitable thickness, for example, 30 to 40 nm. In this embodiment, the epitaxial layer 18 is preferably grown at a relatively low temperature of 0 or higher so that impurities from the high impurity concentration layer 16 below do not rise into the epitaxial layer 18. A substrate 10 or wafer for fabricating the sensor is completed.
第2図(d)では、まずエピタキシャル層18の表面か
ら前述と同じ要領で歪ゲージ20を作り込んだ上で、基
体10の裏側の基板15の表面からエツチング路40と
してこの例では1本の細長な穴をレーザ加工法等の物理
的加工法により高不純物濃度3116に達する深さで掘
り込む、エツチング路40がレーザ加工される場合の径
は0.3〜0.5鵬とされ、これを放電加工や機械加工
で明ける場合は径を1mm程度としても差し支えない。In FIG. 2(d), first, the strain gauge 20 is formed from the surface of the epitaxial layer 18 in the same manner as described above, and then one etched path 40 is formed from the surface of the substrate 15 on the back side of the base 10. When the etching path 40 is laser-processed by digging an elongated hole to a depth that reaches a high impurity concentration of 3116 by a physical processing method such as a laser processing method, the diameter is 0.3 to 0.5 mm. If the hole is to be opened by electrical discharge machining or machining, the diameter may be set to about 1 mm.
第2図(e)は空洞のエツチング工程であって、エツチ
ング液として例えば酢酸、硝酸およびふっ酸のi3:3
:lの割合の混合液を用い、このエツチング液中にウェ
ハを浸漬した状態でエツチング路40から高不純物濃度
層16を選択的にエツチングする。これにより、空洞5
0が図示のように穿たれてその上のエピタキシャル層1
8が感圧ダイアフラム60に形成される。この限、の条
件によっても異なるが、高不純物濃度層16に対するエ
ツチング速度は毎分1〜3nが得られ、低不純物濃度の
基板15およびエピタキシャル層18はほとんどエツチ
ングされない、空洞50のエツチングに要する時間は、
ふつう10〜20分で長くても30分を越えない、なお
、基[15がほとんどエツチングされないので、前の実
施例のように基板15の表面をエツチング用マスクとし
ての酸化膜等で保護する必要はない。FIG. 2(e) shows the etching process of the cavity, and the etching solution is, for example, i3:3 of acetic acid, nitric acid, and hydrofluoric acid.
The high impurity concentration layer 16 is selectively etched from the etching path 40 with the wafer immersed in the etching solution using a mixed solution having a ratio of :1. As a result, cavity 5
0 is drilled as shown and the epitaxial layer 1 thereon is
8 is formed on the pressure sensitive diaphragm 60. In this limit, although it varies depending on the conditions, the etching rate for the high impurity concentration layer 16 is 1 to 3 nm per minute, and the substrate 15 and epitaxial layer 18 with low impurity concentration are hardly etched.The time required for etching the cavity 50 is obtained. teeth,
The etching time is usually 10 to 20 minutes, but does not exceed 30 minutes at most. Since the group [15] is hardly etched, it is necessary to protect the surface of the substrate 15 with an oxide film or the like as an etching mask as in the previous embodiment. There isn't.
第3図の実施例は高不純物濃度層としてエピタキシャル
層を利用するものである。同図(a)の工程では、基板
15の上面を酸化11192をマスクとし例えば苛性カ
リのエツチング液で掘り込んで凹み15aを例えば30
a程度の最大深さで作る。この例では苛性カリ溶液が異
方性エツチング液のため、凹み15aは図示のように開
いた■字形の形状になっているが、凹み15aは図の上
方に凹な滑らかな形状のものであればよい。The embodiment shown in FIG. 3 uses an epitaxial layer as the high impurity concentration layer. In the process shown in FIG. 2(a), the upper surface of the substrate 15 is etched with an etching solution of, for example, caustic potash using oxidized 11192 as a mask to form a recess 15a with a depth of, for example, 30 mm.
Make it to a maximum depth of about a. In this example, the caustic potash solution is an anisotropic etching solution, so the recess 15a has an open ■-shaped shape as shown in the figure. good.
同図(b)の工程では、酸化膜92を除去した基板15
の上面に高不純物濃度のこの例ではp形のエピタキシャ
ル層17aを30a強の厚みに成長させる。このエピタ
キシャル層17aの不純物濃度は前と同じ< O,OV
Ω1程度以下の比抵抗になるように充分高められる。さ
らにこの成長後に、エピタキシャルjl17aは図でL
Pで示された面までラッピング等により除去される。In the process shown in FIG. 2B, the substrate 15 from which the oxide film 92 has been removed
In this example, a p-type epitaxial layer 17a with a high impurity concentration is grown on the upper surface of the substrate to a thickness of over 30 a. The impurity concentration of this epitaxial layer 17a is the same as before < O, OV
It can be sufficiently increased to have a specific resistance of about Ω1 or less. Furthermore, after this growth, the epitaxial jl17a becomes L in the figure.
The surface indicated by P is removed by lapping or the like.
次の同図(C)の工程では、その上にエピタキシャルF
J18を前の実施例と同じくn形の低不純’I11濃度
で例えば30〜40p@の厚みに成長され、上述のエピ
タキシャル層17aが高不純物濃度層17としてその下
に埋め込まれる。これで、この実施例用の基体10が完
成され、この中の高不純物濃度層17が空洞に、エピタ
キシャル層18のその上の部分が感圧ダイアフラムにそ
れぞれ対応する。In the next step (C) in the same figure, an epitaxial film is formed on top of it.
J18 is grown to a thickness of, for example, 30 to 40p@ with an n-type impurity with a low I11 concentration as in the previous embodiment, and the above-mentioned epitaxial layer 17a is buried thereunder as a high impurity concentration layer 17. The base body 10 for this example is now completed, in which the high impurity concentration layer 17 corresponds to the cavity, and the upper portion of the epitaxial layer 18 corresponds to the pressure sensitive diaphragm.
第3図(イ)はエピタキシャル層18に歪ゲージ20を
作り込みかつ基体10の裏側からエツチング路40を設
ける工程であり、同図(e)は空洞51を穿って感圧ダ
イアフラム60を形成する工程であるが、その要領が第
2図の実施例と同じなので、これらの工程に対する説明
は省略する。FIG. 3(a) shows the step of fabricating the strain gauge 20 in the epitaxial layer 18 and providing the etching path 40 from the back side of the base 10, and FIG. 3(e) shows the process of drilling the cavity 51 to form the pressure sensitive diaphragm 60 Since the steps are the same as those in the embodiment shown in FIG. 2, explanations of these steps will be omitted.
第2図および第3図のいずれの実施例においても、空洞
50ないし51によって感圧ダイアフラム60を形成す
るに要する時間は従来の5分の工程度に短縮される。ま
た、半導体圧力センサの基体lOの下面10aには小径
のエツチング路40が開口しているだけなので、下面1
0aのほぼ全部を台座等との接合ないし接着に利用する
ことができ、これによって半導体圧力センサのチップ面
積を半減させることができる。In both the embodiments of FIGS. 2 and 3, the time required to form pressure sensitive diaphragm 60 with cavities 50-51 is reduced to a conventional 5 minute process. In addition, since only a small-diameter etching path 40 is opened on the lower surface 10a of the base 10 of the semiconductor pressure sensor, the lower surface 10
Almost all of 0a can be used for joining or adhering to a pedestal, etc., and thereby the chip area of the semiconductor pressure sensor can be halved.
これらの実施例では、感圧ダイアフラム60の径寸法を
高不純物濃度層16ないし17の幅によってあらかじめ
設定することができるので、感圧ダイアフラムの径寸法
精度を従来よりも向上して、感度のばらつきの少ない半
導体圧力センサを製造することができる。さらに、空洞
50ないし51の深さを上述の実施例におけるよりずっ
と小さく選定することにより、その上の感圧ダイアフラ
ム60が上方から過剰な圧力が掛かって撓んだとき、空
洞の底面にそれに対するストッパの役目を果たさせ、感
その破壊を防止することもできる。In these embodiments, the diameter of the pressure-sensitive diaphragm 60 can be set in advance by the width of the high impurity concentration layers 16 and 17, so that the precision of the diameter of the pressure-sensitive diaphragm can be improved compared to conventional methods, and variations in sensitivity can be reduced. It is possible to manufacture a semiconductor pressure sensor with less Furthermore, by selecting the depth of the cavities 50-51 to be much smaller than in the embodiments described above, when the pressure sensitive diaphragm 60 thereon is deflected due to excessive pressure from above, the bottom surface of the cavity is It can also act as a stopper to prevent damage to the surface.
以上説明した実施例かられかるように、本発明はかかる
例示に限らず種々の態様で実施をしてその固有の効果を
挙げることができる。As can be seen from the embodiments described above, the present invention is not limited to these examples, and can be implemented in various embodiments to achieve its unique effects.
以上述べたように、凹所により感圧ダイアフラムを形成
する本発明による第1の方法では、シリコン半導体基体
内にその一方の面側の一方の導電形の半導体$R域と接
して他方のi電形の半導体領域を設けて置き、この基体
の他方の表面に拡散により歪ゲージを作り込んだ」―で
、一方の導電形の半導体領域の歪ゲージに対応する範囲
内に溝を物理的加工法によりこの範囲の周縁を限定する
ように掘り込むことにより、凹所のための掘り込み量の
大部分を物理的加工により能率よく掘り込んで置き、次
に物理的加工法により限定された範囲内の一方の導電形
の半導体領域を電解エツチング法により他方の導電形の
半導体領域との界面まで掘り込んで凹所を仕上げ形成す
ることにより、凹所の掘り込みに要する時間を従来の半
分以下に減少させることができる。As described above, in the first method according to the present invention in which a pressure sensitive diaphragm is formed by a recess, a semiconductor $R region of one conductivity type is in contact with the semiconductor $R region of one conductivity type on one surface side of the silicon semiconductor substrate, and the other i A semiconductor region of one conductivity type was provided, and a strain gauge was created on the other surface of this substrate by diffusion.''Then, a groove was physically machined within the range corresponding to the strain gauge in the semiconductor region of one conductivity type. By digging to limit the periphery of this area using the method, most of the amount of digging for the recess can be efficiently dug through physical processing, and then the area limited by the physical processing method is By etching the semiconductor region of one conductivity type to the interface with the semiconductor region of the other conductivity type to finish forming the recess, the time required to dig the recess is less than half of the conventional etching time. can be reduced to
さらにこの第1の方法によれば、電解エツチングによる
一方の半導体領域への凹所の仕上げ掘り込みを他方の半
導体領域との界面で自動停止させることにより、凹所の
深さ、従ってそれによって形成される感圧ダイアフラム
の厚みを精度よく管理して、半導体圧力センサの感度を
均一に揃えることができるほか、物理加工法によフて凹
所の周面をあらかじめ限定して置くことにより、周面に
傾斜のない凹所を掘り込むことができるので、半導体圧
力センサにチップ面積を従来より20%程度縮小するこ
とができる。Furthermore, according to this first method, the depth of the recess, and therefore the formation It is possible to precisely control the thickness of the pressure-sensitive diaphragm to make the sensitivity of the semiconductor pressure sensor uniform, and by defining the circumference of the recess in advance using physical processing, Since it is possible to dig a recess with no slope in the surface, the chip area of the semiconductor pressure sensor can be reduced by about 20% compared to the conventional one.
空洞によって感圧ダイアフラムを形成する本発明による
第2の方法では、シリコン半導体基板の一方の面の所定
範囲に高不純物濃度層を作り込んでその上にエピタキシ
ャル層を成長させて置き、このエピタキシャル層の表面
の高不純物濃度層に対応する範囲に拡散により歪ゲージ
を作り込んだ上で、基板の他方の面側から高不純物濃度
層に達するようにエツチング路を物理的加工法によって
能率的に掘り込み、このエツチング路を用いて高不純物
濃度層だけを化学エツチング法によって選択的にエツチ
ングして空洞に穿つことにより、従来の5分の1程度の
短時間で感圧ダイアフラムを形成することができる。In a second method according to the present invention in which a pressure-sensitive diaphragm is formed by a cavity, a high impurity concentration layer is formed in a predetermined area on one surface of a silicon semiconductor substrate, and an epitaxial layer is grown on the layer. After forming a strain gauge by diffusion in a range corresponding to the high impurity concentration layer on the surface of the substrate, an etching path is efficiently dug using a physical processing method to reach the high impurity concentration layer from the other side of the substrate. By using this etching path and selectively etching only the high impurity concentration layer using chemical etching to create a cavity, a pressure-sensitive diaphragm can be formed in about one-fifth of the time required by conventional methods. .
また、この第2の方法では高不純物濃度層のパターンの
大きさをあらかじめ管理して置くことによって、感圧ダ
イアフラムの径寸法を精度よ(管理して半導体圧力セン
サの感度を均一に揃えることができる。さらに、半導体
圧力センサの基体の下面には細いエツチング路があるだ
けで、そのほぼ全面を台座等への取り付けに際してそれ
との接合や接着用面積に利用できるので、半導体圧力セ
ンサのチップ面積を従来の半分以下に縮小させることが
できる。In addition, in this second method, by controlling the size of the pattern of the high impurity concentration layer in advance, it is possible to control the diameter of the pressure-sensitive diaphragm with high precision (controlling it) to make the sensitivity of the semiconductor pressure sensor uniform. Furthermore, since there is only a thin etched path on the bottom surface of the base of the semiconductor pressure sensor, almost the entire surface can be used as an area for bonding or adhesion to a pedestal etc., so the chip area of the semiconductor pressure sensor can be reduced. It can be reduced to less than half of the conventional size.
このほかに本発明は次の効果を有する。In addition, the present invention has the following effects.
(a)触覚センサのように1個の半導体チップ内に多数
個の感圧ダイアフラムを作り込む必要がある場合、チッ
プ面積を従来の10分の1以下に縮小することができる
。(a) When a large number of pressure-sensitive diaphragms need to be built into one semiconductor chip, such as in a tactile sensor, the chip area can be reduced to one tenth or less of the conventional size.
(ロ)従来のように下火をエツチングで掘り込む際、そ
れ用のマスクとしての酸化膜等が浸食されて思わぬ不良
が発生するようなことがなくなるので、仕損じを減らし
て半導体圧力センサのコストを一層下げることができる
。(b) When etching the bottom hole as in the past, the oxide film used as a mask will not be eroded and unexpected defects will occur. The cost can be further reduced.
以上のように本発明は、半導体圧力センサの感度を従来
よりも均一に揃え、その製造に要する時間の短縮とチッ
プ面積の縮小とによりてその経済性を向上する上で著効
を奏し得るもので、本発明によって半導体圧力センサの
一層の高度化と普及および発展に貢献することができる
。As described above, the present invention can be significantly effective in making the sensitivity of a semiconductor pressure sensor more uniform than before, reducing the time required for manufacturing it, and reducing the chip area, thereby improving its economic efficiency. Therefore, the present invention can contribute to further advancement, spread, and development of semiconductor pressure sensors.
第1図から第3図までが本発明に関し、第1図は凹所に
より感圧ダイアフラムを形成する本発明の実施例を主な
工程ごとの状態で示す半導体圧力センサの断面図、第2
図および第3図は空洞により感圧ダイアフラムを形成す
る本発明のそれぞれ異なる実施例を主な工程ごとの状態
で示す半導体圧力センサの断面図である。第4図は従来
の製造方法を主な工程ごとの状態で示す半導体圧力セン
サの断面図である0図において、
10:半導体圧力センサ用シリコン半導体基体ないしは
ウェハ、10a:基体の下面、11ニ一方の導電形の半
導体領域ないしは基板、12:他方の導電形の半導体領
域ないしエピタキシャル層、13:半導体領域ないしエ
ピタキシャル層、15:半導体基板、15a:基板の凹
み、16:拡散層による高不純物濃度層、17:エピタ
キシャル層による高不純物濃度層、17a、18:エピ
タキシャル層、20:歪ゲージ、30:凹所、30a、
30b :満、31:凹所、31a:下穴、40:エツ
チング路、50.51 :空洞、60:感圧ダイアフラ
ム、71:酸化膜、72:接続膜、73:保護膜、80
:接続パッド、90〜92:酸化膜、LF:豆ゲニジ
第1図
第
図1 to 3 relate to the present invention, and FIG. 1 is a cross-sectional view of a semiconductor pressure sensor showing the state of each main process of an embodiment of the present invention in which a pressure-sensitive diaphragm is formed by a recess, and FIG.
3 and 3 are cross-sectional views of a semiconductor pressure sensor showing each main process of different embodiments of the present invention in which a pressure-sensitive diaphragm is formed by a cavity. FIG. 4 is a cross-sectional view of a semiconductor pressure sensor showing the state of each main process in a conventional manufacturing method. In FIG. 12: Semiconductor region or epitaxial layer of the other conductivity type, 13: Semiconductor region or epitaxial layer, 15: Semiconductor substrate, 15a: Recess in substrate, 16: High impurity concentration layer formed by diffusion layer. , 17: High impurity concentration layer formed by epitaxial layer, 17a, 18: Epitaxial layer, 20: Strain gauge, 30: Recess, 30a,
30b: full, 31: recess, 31a: pilot hole, 40: etching path, 50.51: cavity, 60: pressure sensitive diaphragm, 71: oxide film, 72: connection film, 73: protective film, 80
: Connection pad, 90-92: Oxide film, LF: Miniature Figure 1
Claims (1)
電形の半導体領域と接して他方の導電形の半導体領域を
設けて置き、この基体の他方の表面に拡散により歪ゲー
ジを作り込み、一方の導電形の半導体領域の歪ゲージに
対応する範囲内に溝を物理的加工法によりこの範囲の周
縁を限定するように掘り込み、この範囲内の一方の導電
形の半導体領域を電解エッチング法により他方の導電形
の半導体領域との界面まで掘り込んで凹所を形成し、こ
の凹所と他方の面との間の基体を感圧ダイアフラムに形
成することを特徴とする半導体圧力センサの製造方法。 2)シリコン半導体基板の一方の面の所定範囲に高不純
物濃度層を作り込んでその上にエピタキシャル層を成長
させ、エピタキシャル層の表面の高不純物濃度層に対応
する範囲に拡散により歪ゲージを作り込み、基板の他方
の面側からエッチング路を物理的加工法により高不純物
濃度層に達するように掘り込み、このエッチング路を介
して高不純物濃度層を化学エッチング法により空洞に穿
ち、この空洞上のエピタキシャル層部分を感圧ダイアフ
ラムに形成することを特徴とする半導体圧力センサの製
造方法。[Claims] 1) A semiconductor region of one conductivity type is provided in a silicon semiconductor substrate in contact with a semiconductor region of one conductivity type on one side of the substrate, and a semiconductor region of the other conductivity type is provided on the other surface of the substrate by diffusion. A strain gauge is fabricated, and a groove is dug in a range corresponding to the strain gauge in the semiconductor region of one conductivity type using a physical processing method so as to limit the periphery of this range. A recess is formed by etching the semiconductor region to the interface with the semiconductor region of the other conductivity type by electrolytic etching, and the base between the recess and the other surface is formed into a pressure-sensitive diaphragm. A method for manufacturing a semiconductor pressure sensor. 2) Create a high impurity concentration layer in a predetermined range on one side of the silicon semiconductor substrate, grow an epitaxial layer on it, and create a strain gauge by diffusion in a range corresponding to the high impurity concentration layer on the surface of the epitaxial layer. An etching path is dug from the other side of the substrate using a physical processing method to reach the high impurity concentration layer, and a cavity is formed in the high impurity concentration layer through this etching path using a chemical etching method. A method for manufacturing a semiconductor pressure sensor, comprising forming an epitaxial layer portion of the pressure sensitive diaphragm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP64001061A JPH0824196B2 (en) | 1989-01-06 | 1989-01-06 | Method for manufacturing semiconductor pressure sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP64001061A JPH0824196B2 (en) | 1989-01-06 | 1989-01-06 | Method for manufacturing semiconductor pressure sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02181472A true JPH02181472A (en) | 1990-07-16 |
JPH0824196B2 JPH0824196B2 (en) | 1996-03-06 |
Family
ID=11491021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP64001061A Expired - Lifetime JPH0824196B2 (en) | 1989-01-06 | 1989-01-06 | Method for manufacturing semiconductor pressure sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0824196B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104111132A (en) * | 2013-04-18 | 2014-10-22 | 瑞萨电子株式会社 | Semiconductor device and manufacturing method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125475A (en) * | 1987-11-26 | 1990-05-14 | Nippon Denso Co Ltd | Manufacture of semiconductor pressure sensor |
-
1989
- 1989-01-06 JP JP64001061A patent/JPH0824196B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125475A (en) * | 1987-11-26 | 1990-05-14 | Nippon Denso Co Ltd | Manufacture of semiconductor pressure sensor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104111132A (en) * | 2013-04-18 | 2014-10-22 | 瑞萨电子株式会社 | Semiconductor device and manufacturing method thereof |
JP2014211365A (en) * | 2013-04-18 | 2014-11-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method of manufacturing semiconductor device |
US9606012B2 (en) | 2013-04-18 | 2017-03-28 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH0824196B2 (en) | 1996-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5242863A (en) | Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same | |
JP3506932B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
JPS60158675A (en) | Diaphragm sensor | |
EP0310225B1 (en) | Method for the series production of capacitive pressure sensors | |
JP4306162B2 (en) | Semiconductor device and manufacturing method thereof | |
EP0129915B1 (en) | A method of manufacturing an integrated circuit device | |
JPH0462877A (en) | Semiconductor pressure sensor and manufacture of semiconductor device having it | |
JPH01318265A (en) | Monolithic pressure-sensitive integrated circuit and its manufacture | |
JP4168497B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JP3503146B2 (en) | Method for manufacturing semiconductor device | |
US5804495A (en) | Method of making SOI structure | |
JPH02181472A (en) | Manufacturing method of semiconductor pressure sensor | |
JP3276146B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3744218B2 (en) | Manufacturing method of semiconductor pressure sensor | |
JP2876617B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
JP2000124466A (en) | Semiconductor pressure sensor and its manufacture | |
JPH02100372A (en) | Semiconductor pressure sensor | |
JP3055508B2 (en) | Manufacturing method of pressure detector | |
JP2000055758A (en) | Manufacture of semiconductor pressure sensor | |
JP2576245B2 (en) | Manufacturing method of semiconductor pressure sensor | |
JPH07113708A (en) | Method of manufacturing semiconductor absolute pressure sensor | |
JPH0613549A (en) | Semiconductor device | |
EP0430681A2 (en) | Thick diaphragm pressure transducer | |
JP3376666B2 (en) | Method for manufacturing semiconductor device |