[go: up one dir, main page]

JPH02100372A - Semiconductor pressure sensor - Google Patents

Semiconductor pressure sensor

Info

Publication number
JPH02100372A
JPH02100372A JP25280388A JP25280388A JPH02100372A JP H02100372 A JPH02100372 A JP H02100372A JP 25280388 A JP25280388 A JP 25280388A JP 25280388 A JP25280388 A JP 25280388A JP H02100372 A JPH02100372 A JP H02100372A
Authority
JP
Japan
Prior art keywords
crystal silicon
silicon
pressure
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25280388A
Other languages
Japanese (ja)
Inventor
Osamu Sasaki
修 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP25280388A priority Critical patent/JPH02100372A/en
Publication of JPH02100372A publication Critical patent/JPH02100372A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PURPOSE:To enable controlling correctly and easily the thickness of a pressure diaphragm by performing pressurization to a pressure at which the center of single-crystal silicon parts is detected as the pressure diaphragm and taking the detection signal from a distortion gauge. CONSTITUTION:A semiconductor pressure sensor consists of single-crystal silicon parts 1 and 2 comprising single-crystal thin plates of one conductivity type and having a distortion gauge formed in the center of one face thereof by diffusing an impurity of the other conductivity type, a silicon compound film 3 covering the other face of said single-crystal silicon parts, and a single-crystal silicon part 4 grown on said silicon compound film 3 and the part, corresponding to the center of the single-crystal silicon parts, of which is dug to the silicon compound film. The semiconductor pressure sensor is pressurized to a pressure at which the center of the single-crystal silicon parts 1 and 2 is detected as a pressure diaphragm and the detection signal is took from the distortion gauge. Thereby the thickness of the pressure diaphragm can be controlled correctly and easily.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は単結晶シリコンを用いる半導体圧力センサ、す
なわち薄い単結晶シリコンを高弾性の受圧ダイアフラム
とし、このダイアプラムの撓みをそれに作り込まれた高
ゲージファクタの半導体歪ゲージで検出するものに関す
る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is a semiconductor pressure sensor using single-crystal silicon, that is, a thin single-crystal silicon is used as a highly elastic pressure-receiving diaphragm, and the deflection of this diaphragm is controlled by a high pressure sensor built into it. This relates to what is detected by a gauge factor semiconductor strain gauge.

〔従来の技術〕[Conventional technology]

単結晶シリコンは種々の半導体装置を作り込むための半
導体材料として優れるほか、よく知られているように機
械的にも歪・応力特性に履歴のないほぼ理想的な高弾性
をもち、かつその中にゲージソアクタの非常に高い歪ゲ
ージを不純物拡散によって容易に作り込むことができる
ので、この単結晶シリコンを弾性体および半導体として
いわば二重に利用することにより、小形かつ高感度の半
導体圧力センサを構成することができる。第5図および
第6図はかかる半導体圧力センサの従来例をそれぞれ示
すものである。
Single-crystal silicon is excellent as a semiconductor material for manufacturing various semiconductor devices, and as is well known, it also has almost ideal high elasticity with no history of mechanical strain and stress characteristics. Since the extremely high strain gauge of the gauge soactor can be easily fabricated by impurity diffusion, a compact and highly sensitive semiconductor pressure sensor can be constructed by using this single crystal silicon as both an elastic material and a semiconductor. can do. FIGS. 5 and 6 show conventional examples of such semiconductor pressure sensors, respectively.

第5図の例では、例えばn形の単結晶シリコン基板20
の上面からまずp形不純物の拡散により一種の抵抗層で
ある歪ゲージ7をふつうは細長な短冊状パターンで複数
個作り込み、図示のように酸化l115の窓を介して各
歪ゲージ7の両端部にアルミ等の接続11910を接続
した上で、通例のように全面を窒化膜等の保護膜11で
覆う0図では歪ゲージ7は2個のみが示されているが、
五つうは4個の歪ゲージが例えば全体で方形を形成する
ような配置で作り込まれ、接続膜10を介してブリッジ
接続される。このブリッジの各頂点に一端部が接続され
た接続膜lOの他端部上の保護膜11には、図示のよう
に窓が明けられて外部回路との接続のための接続パッド
cpとされる。
In the example of FIG. 5, for example, an n-type single crystal silicon substrate 20
First, a plurality of strain gauges 7, which are a type of resistance layer, are formed from the upper surface by diffusion of p-type impurities, usually in an elongated strip pattern, and both ends of each strain gauge 7 are formed through a window of 115 oxide as shown in the figure. A connection 11910 made of aluminum or the like is connected to the part, and the entire surface is covered with a protective film 11 such as a nitride film as usual. In Figure 0, only two strain gauges 7 are shown.
In the five cases, four strain gauges are arranged so as to form, for example, a rectangle as a whole, and are bridge-connected via a connection film 10. As shown in the figure, a window is opened in the protective film 11 on the other end of the connection film IO, one end of which is connected to each vertex of this bridge, and used as a connection pad CP for connection with an external circuit. .

次に、基板20の下面に例えば酸化膜やフォトレジスト
膜のマスク膜21を付け、それに明けた窓を介して基板
20を化学エツチングすることにより、図示のように歪
ゲージ7が作り込まれた範囲の基Fi20の裏側から穴
22を深く掘り込む、この人22の図の上側の薄くなっ
た基板20の部分が、半導体圧力センサの受圧ダイアフ
ラムとして用いられ、その周りの掘り込まれていない基
[20の部分が取り付けに利用される。この取り付けの
要領は図では一点鎖線で簡略に示されており、半導体圧
力センサは上述のダイアフラムの周縁部において、例え
ばシリコン等の取付台15を介してベース16にはんだ
付は等の手段で取り付けられ、その上からキャップ17
を被せて封じ切ることにより密封容器内に収納される。
Next, a mask film 21 such as an oxide film or a photoresist film is attached to the lower surface of the substrate 20, and the substrate 20 is chemically etched through the window opened in the mask film 21, so that the strain gauge 7 is fabricated as shown in the figure. A hole 22 is deeply dug from the back side of the substrate Fi 20 in the area.The thinned part of the substrate 20 on the upper side of the figure of this person 22 is used as the pressure receiving diaphragm of the semiconductor pressure sensor, and the surrounding substrate that is not dug is [Part 20 is used for installation. The method of attachment is simply shown by the dashed line in the figure, and the semiconductor pressure sensor is attached to the base 16 at the periphery of the diaphragm by soldering or other means via the attachment base 15 made of silicon or the like. and cap 17 from above.
It is stored in a sealed container by covering it and sealing it.

密閉容器内はふつう一定の基準圧力Pr例えば真空に保
たれ、上述の穴22内の空間には検出ないしは測定すべ
き圧力Pが、取付台15およびベース16に穿たれた孔
15aおよび16aを介して外部から導入される。これ
により、被検出圧力P、!M’準圧力Prとの差圧が基
板20のダイアフラムに掛かり、その撓みによる歪ゲー
ジ7の抵抗値変化が前述のブリッジ回路によって検出さ
れる。
The inside of the closed container is usually kept at a constant reference pressure Pr, for example, a vacuum, and the pressure P to be detected or measured is applied to the space inside the hole 22 through the holes 15a and 16a bored in the mount 15 and the base 16. introduced from outside. As a result, the detected pressure P,! A pressure difference between the diaphragm of the substrate 20 and the M' quasi-pressure Pr is applied to the diaphragm of the substrate 20, and a change in the resistance value of the strain gauge 7 due to the deflection is detected by the aforementioned bridge circuit.

第6図に示された従来例では、単結晶シリコン基板30
には前と同様にn形であるが高不純物濃度のものが用い
られ、まずその表面にp形層31を高不純物濃度で拡散
した上でエピタキシャル層32をn形で成長させ、その
中に歪ゲージを作り込むとともに、この例ではその検出
信号を増幅するトランジスタ等を含む関連電子回路が集
積回路の場合と同様に作り込まれる。
In the conventional example shown in FIG.
As before, an n-type layer 31 with a high impurity concentration is used as before, and after first diffusing a p-type layer 31 with a high impurity concentration on its surface, an n-type epitaxial layer 32 is grown, and then an n-type epitaxial layer 32 is grown in it. In addition to fabricating the strain gauge, in this example, related electronic circuits including transistors and the like for amplifying the detection signal are fabricated in the same manner as in the case of an integrated circuit.

このため、n形のエピタキシャル層32の表面からp形
の分離層6を高不純物濃度でp形層31に達するように
深く拡散して、それを複数個の半導体領域に接合分離す
る。歪ゲージ7はこの半導体領域の内の一つに前と同じ
要領で作り込まれ、他の半導体領域内には電子回路用の
回路要素が適宜に作り込まれる0図にはこの回路要素の
例として、半導体領域に分離されたエピタキシャル層3
2をコレクタ領域としその中に拡散されたp形のベース
層8およびn形のエミツタ層9を備えたnpn トラン
ジスタが示されている。酸化膜5の窓を介して図示のよ
うに各部に導電接触する接続11gl0は、歪ゲージ7
をこのトランジスタ等と接続するとともに、保護wA1
1の窓部に露出するその端部が接続パッドcpとして適
宜に利用される。
For this purpose, the p-type separation layer 6 is deeply diffused with high impurity concentration from the surface of the n-type epitaxial layer 32 so as to reach the p-type layer 31, thereby junction-separating it into a plurality of semiconductor regions. The strain gauge 7 is fabricated in one of these semiconductor areas in the same manner as before, and circuit elements for electronic circuits are fabricated in the other semiconductor areas as appropriate. An example of this circuit element is shown in Figure 0. , an epitaxial layer 3 separated into a semiconductor region
An npn transistor is shown having a collector region 2 with a p-type base layer 8 and an n-type emitter layer 9 diffused therein. A connection 11gl0 that makes conductive contact with each part as shown through the window of the oxide film 5 is connected to the strain gauge 7.
is connected to this transistor, etc., and the protection wA1
The end exposed in the window 1 is appropriately used as a connection pad CP.

次に、基板30の下面にマスク1933が付けられ、そ
れに明けた窓から穴34を基板30内に掘り込むことに
よって、前の例と同様に受圧ダイアフラムが形成される
。この半導体圧力センサの取り付けやそれを用いて圧力
を検出する要領は第5図の場合と同様である。もちろん
この例では、歪ゲージ7のブリッジ回路に電子回路を介
して一定の電圧ないし電流を供給するとともに、電子回
路によって増幅された検出信号を半導体圧力センサから
取り出すことができる。
Next, a mask 1933 is attached to the lower surface of the substrate 30, and a hole 34 is dug into the substrate 30 through the window opened in the mask 1933, thereby forming a pressure receiving diaphragm in the same manner as in the previous example. The procedure for attaching this semiconductor pressure sensor and detecting pressure using it is the same as in the case of FIG. 5. Of course, in this example, a constant voltage or current can be supplied to the bridge circuit of the strain gauge 7 via the electronic circuit, and a detection signal amplified by the electronic circuit can be taken out from the semiconductor pressure sensor.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述のいずれの半導体圧力センサにおいても、単結晶シ
リコンがもつ高弾性により再現性のよい圧力検出値が得
られ、かつ半導体歪ゲージがもつ高いゲージファクタに
より高感度で圧力を検出できるが、第5図の従来例では
その圧力検出特性がばらつきやすい問題がある。
In any of the above-mentioned semiconductor pressure sensors, pressure detection values with good reproducibility can be obtained due to the high elasticity of single crystal silicon, and pressure can be detected with high sensitivity due to the high gauge factor of semiconductor strain gauges. The conventional example shown in the figure has a problem in that its pressure detection characteristics tend to vary.

これは、第5図の基板20に穴22を化学エツチングす
る深さを正確に管理するのが困難で、従って受圧ダイア
フラムの厚みにばらつきが出やすいためである。容易に
わかるように、このばらつきは穴22の掘り込みを深く
すればするほど大きくなるから、逆に基板20に薄手の
ものを用いて掘り込み深さを浅くすればこのばらつきを
少なくはできるが、シリコンの基板20とふつうは金属
であるベース16との熱膨張係数の差によって受圧ダイ
アフラムに熱応力が掛かりやすくなって、圧力検出特性
の温度依存性が大きくなる。
This is because it is difficult to accurately control the depth at which the holes 22 are chemically etched in the substrate 20 of FIG. 5, and therefore the thickness of the pressure receiving diaphragm tends to vary. As can be easily seen, this variation increases as the depth of the hole 22 is dug, so if the board 20 is made thinner and the depth of the hole 22 is made shallower, this variation can be reduced. Due to the difference in thermal expansion coefficient between the silicon substrate 20 and the base 16, which is usually a metal, thermal stress is likely to be applied to the pressure receiving diaphragm, increasing the temperature dependence of the pressure detection characteristics.

第5図の例では、この熱応力をシリコンの取付台15で
吸収しているが、本来は基板20の厚みを増して直接に
ベース16に取り付は得るようにするのが最も望ましい
、また製作面でも、基板20の厚みが薄くて例えば20
0μm程度以下になると、ウェハが曲がりやすくてその
取り扱いが非常に困難になるので、小径のウェハを用い
ねばならなくなり、1枚のウェハから取れる半導体圧力
センサの数が減少して製作費が高くつく問題がある。
In the example of FIG. 5, this thermal stress is absorbed by the silicon mounting base 15, but it is originally most desirable to increase the thickness of the substrate 20 so that it can be mounted directly to the base 16. In terms of manufacturing, the thickness of the substrate 20 is thin, for example, 20 mm.
When the diameter is less than about 0 μm, the wafer becomes easily bent and becomes extremely difficult to handle, so a small-diameter wafer must be used, which reduces the number of semiconductor pressure sensors that can be produced from one wafer and increases production costs. There's a problem.

第6図の従来例では、基板30への穴34の掘り込みに
電解エツチングを利用することによって、上述の問題点
を解決できる。この穴34を掘り込みに際しては、まず
例えば苛性カリ溶液を用いる化学エツチングで基板30
の厚みの大部分まで掘り込んだ上で、最後にぶつ酸系溶
液を用いて電解エツチングすることによって、掘り込み
を図示のようにp形層31の下面で自動停止させること
ができる。
In the conventional example shown in FIG. 6, the above-mentioned problem can be solved by using electrolytic etching to dig the hole 34 into the substrate 30. When digging this hole 34, first, the substrate 30 is etched by chemical etching using, for example, a caustic potash solution.
By digging to most of the thickness of the p-type layer 31 and finally performing electrolytic etching using an acid-based solution, the digging can be automatically stopped at the lower surface of the p-type layer 31 as shown in the figure.

すなわち、電解用低電圧電源の正側に基板30を。That is, the substrate 30 is placed on the positive side of the low voltage power supply for electrolysis.

負側に電解液をそれぞれ接続した状態で電解エツチング
することにより、掘り込みがp形層31の下面に達した
ときn形の基板30との間のpn接合によってp形層3
1に電流が流れなくなって、掘り込みが自動停止して呉
れるのである。
By performing electrolytic etching with the electrolyte connected to each negative side, when the digging reaches the lower surface of the p-type layer 31, the p-type layer 3 is removed by the p-n junction with the n-type substrate 30.
No current flows through the hole 1, and the digging stops automatically.

このように第6図の従来例では、基板30に厚いものを
用いても穴34の掘り込みをp形層31のところで自動
停止させて、受圧ダイアフラムの厚みを精度よく管理す
ることができるが、なお製作面ではダイアフラム形成の
ための基板の掘り込みに2工程を要し、かつ電解エツチ
ングにかなり時間が掛かる問題が残る。さらに、高不純
物濃度のp形層31の上に成長させたエピタキシャル層
32内には結晶欠陥が発生しやすく、これに歪ゲージ7
を作り込むと結晶欠陥に基づく漏洩電流のためにそのゲ
ージファクタが低下しやすいので、半導体圧力センサの
製作歩留まりが下がる問題がある。またその中に前述の
ように関連電子回路を組み込む場合も同様であって、結
晶欠陥のためにトランジスタ等の耐圧値や電流増幅率が
低下しやすい。
In this way, in the conventional example shown in FIG. 6, even if the substrate 30 is thick, the digging of the hole 34 is automatically stopped at the p-type layer 31, and the thickness of the pressure receiving diaphragm can be controlled with precision. However, in terms of manufacturing, there remains the problem that two steps are required to dig into the substrate to form the diaphragm, and electrolytic etching takes a considerable amount of time. Furthermore, crystal defects are likely to occur in the epitaxial layer 32 grown on the p-type layer 31 with a high impurity concentration, and the strain gauge 7
When a semiconductor pressure sensor is fabricated, its gauge factor tends to decrease due to leakage current due to crystal defects, which poses a problem of lowering the production yield of semiconductor pressure sensors. Further, the same applies when related electronic circuits are incorporated therein as described above, and the withstand voltage value and current amplification factor of transistors etc. are likely to decrease due to crystal defects.

本発明は従来技術がもつかかる問題点を解決して、受圧
ダイアフラムの厚みを正61かつ容易に管理することが
でき、かつ歪ゲージに高いゲージファクタを持たせるこ
とができる半導体圧力センサを得ることを目的とする。
The present invention solves the problems of the prior art and provides a semiconductor pressure sensor in which the thickness of the pressure-receiving diaphragm can be precisely controlled and easily controlled, and the strain gauge can have a high gauge factor. With the goal.

CRBを解決するための手段〕 この目的は本発明によれば、一方の導電形をもつ単結晶
シリコンの薄板からなり中央部の一方の面側に他方の導
電形の不純物拡散により歪ゲージが作り込まれた単結晶
シリコン部と、この単結晶シリコン部の他方の面側を覆
うシリコン化合物膜と、このシリコン化合物膜の上に成
長され単結晶シリコン部の中央部に対応する範囲がシリ
コン化合物膜に達するまで掘り込まれた多結晶シリコン
部とを備えてなる半導体圧力センサによって達成される
[Means for solving CRB] According to the present invention, this purpose is achieved by forming a thin plate of single crystal silicon having one conductivity type, and forming a strain gauge on one side of the central part by diffusing impurities of the other conductivity type. a silicon compound film that covers the other side of the single crystal silicon part; and a silicon compound film that is grown on the silicon compound film and covers the central part of the single crystal silicon part. This is achieved by a semiconductor pressure sensor comprising a polycrystalline silicon portion that is dug up to a depth of .

この半導体圧力センサを作り込むためのウェハとしては
、単結晶シリコン基板の片面にシリコン化合物膜として
例えば酸化シリコン膜を付け、その上に多結晶シリコン
を成長させた後、単結晶シリコン基板を受圧ダイアフラ
ムに適する厚みにまで研削しかつラッピング等の手段で
仕上げたものを用いることができる。多結晶シリコン部
に対する掘り込みは、電解エツチング法によってするこ
ともできるが、化学エツチング法によるのが実用的であ
り、さらにこの化学エツチング工程を始めの高速エツチ
ングと終わりの低速エツチングとの2工程に分けるのが
、エツチングの時間を短縮しかつその精度を上げる上で
望ましい。
The wafer used to fabricate this semiconductor pressure sensor is made by attaching a silicon compound film such as a silicon oxide film to one side of a single crystal silicon substrate, growing polycrystalline silicon on top of it, and then attaching the single crystal silicon substrate to a pressure-receiving diaphragm. It is possible to use a material that has been ground to a suitable thickness and finished by lapping or other means. Although the polycrystalline silicon portion can be etched by electrolytic etching, it is more practical to use chemical etching, and this chemical etching process can be divided into two steps: high-speed etching at the beginning and slow etching at the end. It is desirable to separate them in order to shorten etching time and improve etching accuracy.

〔作用〕[Effect]

上記の構成かられかるように、本発明は多結晶シリコン
とシリコン化合物膜とでエツチングの速度ないしは有無
が基本的に異なることを利用し、受圧ダイアフラムを形
成するための多結晶シリコン部に対する掘り込みをシリ
コン化合物膜との境目のところで自動的に停止させるこ
とにより、受圧ダイアフラムの厚みを正確かつ容易に管
理できるようにするとともに、単結晶シリコン部を従来
のエピタキシャル層と比べて結晶欠陥がずっと少ない単
結晶シリコンの薄板ないしは基板で構成してその表面か
ら歪ゲージを作り込むことにより、それに高いゲージフ
ァクタを持たせることに成功したものである。
As can be seen from the above structure, the present invention takes advantage of the fact that polycrystalline silicon and silicon compound films are fundamentally different in etching speed or presence, and etches into a polycrystalline silicon portion to form a pressure receiving diaphragm. By automatically stopping at the boundary with the silicon compound film, the thickness of the pressure receiving diaphragm can be accurately and easily controlled, and the single crystal silicon part has far fewer crystal defects than conventional epitaxial layers. By constructing a thin plate or substrate of single-crystal silicon and fabricating a strain gauge from its surface, we succeeded in giving it a high gauge factor.

〔実施例〕〔Example〕

以下、図を参照しながら本発明の実施例を詳しく説明す
る0図の前に説明した第5図および第6図と同じ部分に
は同じ符号が付けられており、重複個所の説明は省略す
ることとする。第1図から第3図までは本発明のそれぞ
れ異なる実施例を示し、第4図は第1図の実施例の製作
工程を示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same parts as in Figs. 5 and 6 explained before Fig. That's it. 1 to 3 show different embodiments of the present invention, and FIG. 4 shows the manufacturing process of the embodiment of FIG. 1.

以下、理解を容易にするため第4図の製作工程から説明
することとする。
Hereinafter, in order to facilitate understanding, the manufacturing process will be explained starting from the manufacturing process shown in FIG. 4.

まず、最初の第4図(a)の工程では、出発点として単
結晶シリコン基板lが用いられる。この基板1はこの例
ではn形とされ、例えばその不純物濃度が1Qlfi〜
1Q16原子/cdで、厚みが500n前後のものが用
いられる。この単結晶シリコン基板lの図では下面に、
まずp形層2が1011原子/C−以上の高不純物濃度
で例えば5〜10μの深さに拡散される。このp形層2
は、前の第6図の場合と同様に、歪ゲージ7のほかに関
連電子回路用の回路要素を作り込むために基板lを複数
個の半導体領域に接合分離するためのもので、例えば歪
ゲージだけを基板lに作り込めばよい場合にはこのp形
層2をとくに設ける必要はない。次に、このウェハの表
面にシリコン化合物膜3として、例えば酸化シリコン膜
を熱酸化法やCVD法によってlp−程度の厚みに付け
る。このシリコン化合物膜3はふつう図示のようにウェ
ハの両面に付くが、本発明では下側の方が大切である。
First, in the first step shown in FIG. 4(a), a single crystal silicon substrate 1 is used as a starting point. This substrate 1 is of n-type in this example, and has an impurity concentration of, for example, 1Qlfi~
A material with a density of 1Q16 atoms/cd and a thickness of approximately 500 nm is used. In the figure of this single crystal silicon substrate l, on the bottom surface,
First, the p-type layer 2 is diffused to a depth of, for example, 5 to 10 .mu.m with a high impurity concentration of 10@11 atoms/C@- or more. This p-type layer 2
As in the case of the previous FIG. If only the gauge needs to be formed on the substrate 1, it is not necessary to provide this p-type layer 2. Next, a silicon compound film 3, for example, a silicon oxide film, is formed on the surface of this wafer to a thickness of approximately lp- by thermal oxidation or CVD. This silicon compound film 3 is normally applied to both sides of the wafer as shown, but in the present invention, the lower side is more important.

第4図(ハ)の工程では、p形層2が拡散された方のシ
リコン化合物膜3の上に、多結晶シリコン4を例えば3
00〜500 nの厚みに成長させて、本発明にいう多
結晶シリコン部とする0次の第4図(C)の工程では、
単結晶シリコン基板lをその多結晶シリコンが成長され
たとは反対側の図では上面から、受圧ダイアフラムに持
たせたい厚みにまで片面研削した上で、ラッピングによ
り鏡面仕上げする。この厚みは半導体圧力センサが検出
すべき圧力によって異なるが、p形層2を含めてふつう
は20〜100 pmとされる。第1図に示すように、
P形層2を含めたこの研削後の単結晶シリコン基板lが
本発明にいう単結晶シリコン部を構成する。なお、多結
晶シリコン部4の表面にはその成長時に若干の凹凸がで
きやすいので、上述のラフピング工程を利用して同時に
その表面を平坦化して置くのが望ましい。
In the step shown in FIG. 4(c), polycrystalline silicon 4 is deposited, for example, on the silicon compound film 3 on which the p-type layer 2 is diffused.
In the step of FIG. 4(C) of the 0th order, which is grown to a thickness of 00 to 500 nm to form the polycrystalline silicon part referred to in the present invention,
The single-crystal silicon substrate l is ground from its top surface to the desired thickness for the pressure-receiving diaphragm, and then polished to a mirror finish by lapping. Although this thickness varies depending on the pressure to be detected by the semiconductor pressure sensor, it is usually 20 to 100 pm including the p-type layer 2. As shown in Figure 1,
This ground single-crystal silicon substrate 1 including the P-type layer 2 constitutes a single-crystal silicon portion according to the present invention. It should be noted that since the surface of the polycrystalline silicon portion 4 tends to have some unevenness during its growth, it is desirable to flatten the surface at the same time by using the above-mentioned roughing process.

第4図(d)の工程では、準結晶シリコン部の上述のよ
うに鏡面仕上げされた表面から、前の第6図と同じ要領
で、まず分離層6を拡散して単結晶シリコン基板lを複
数個の半導体領域に接合分離した上で、半導体領域に歪
ゲージ7およびトランジスタ用のベース層8やエミツタ
層9を作り込み、酸化1!II5上の接続膜lOにより
所定の接続を済ませた後、保護膜11で接続バッドcp
の部分を除(全面を被覆する。歪ゲージ7は、単結晶シ
リコン基板lであるn形の半導体領域内にp形で拡散さ
れた比較的高抵抗性の抵抗層であって、例えばその不純
物濃度は1014〜101?原子/ cdに、その拡散
深さは2〜5 pmとされる0次に、多結晶シリコン部
4の表面にその掘り込み用のマスクとして、例えばCV
D法により稠密な組織の酸化膜12を1〜3nの厚みで
図示のように全面成長させる。
In the step shown in FIG. 4(d), the separation layer 6 is first diffused from the mirror-finished surface of the quasi-crystalline silicon portion as described above in the same manner as in FIG. After separating the junctions into a plurality of semiconductor regions, a strain gauge 7, a base layer 8 for a transistor, and an emitter layer 9 are formed in the semiconductor region, and oxidation 1! After completing the specified connection with the connection film lO on II5, connect the connection pad cp with the protective film 11.
The strain gauge 7 is a relatively high-resistance resistance layer diffused as a p-type in an n-type semiconductor region of a single-crystal silicon substrate l. The concentration is 1014 to 101?atoms/cd, and the diffusion depth is 2 to 5 pm.Then, for example, CV
By method D, an oxide film 12 having a dense structure is grown on the entire surface to a thickness of 1 to 3 nm as shown in the figure.

この実施例では多結晶シリコン4の掘り込みは高速エツ
チングと低速エツチングの2段工程で行なわれ、第4図
(e)はこの内の高速エツチング工程を示す、まず、酸
化gl12に掘り込み用の窓を明けた上で、例えばぶつ
酸と硝酸との混酸をエツチング液として多結晶シリコン
部4を化学エツチングして穴13を掘り込む、この際毎
分10〜50nの高いエツチング速度で穴13が掘り込
まれるが、この工程では図示のように多結晶シリコン4
の一部1例えば20n程度の厚みを常に残すようにする
In this embodiment, the engraving of the polycrystalline silicon 4 is carried out in a two-step process of high-speed etching and low-speed etching, and FIG. 4(e) shows the high-speed etching process. After opening the window, the hole 13 is dug by chemically etching the polycrystalline silicon part 4 using, for example, a mixed acid of butic acid and nitric acid as an etching solution. However, in this process, as shown in the figure, polycrystalline silicon 4
For example, a thickness of about 20 nm is always left on part 1.

第1図は低速エツチング工程を終了した後、半導体圧力
センサをウェハから切り離した完成状態を示す、この低
速エツチング工程用のエツチング液としては、多結晶シ
リコン部4とシリコン化合物膜3とに対して選択性の高
い8例えばぶつ酸と硝酸と亜硝酸ナトリウムとの混合液
を用い、多結晶シリコン部4に対する穴14の掘り込み
をシリコン化合物膜との境目で自動的に停止させる。こ
の際のエツチング速度は、例えば毎分1n程度とする。
FIG. 1 shows the completed state in which the semiconductor pressure sensor is separated from the wafer after the low-speed etching process has been completed. Using a highly selective solution 8, for example, a mixed solution of butic acid, nitric acid, and sodium nitrite, the digging of the hole 14 into the polycrystalline silicon portion 4 is automatically stopped at the boundary with the silicon compound film. The etching rate at this time is, for example, about 1 nm per minute.

この穴14の掘り込みを完了した後、酸化11112を
除去した上で、半導体圧力センサをウェハから通例のよ
うに分離層6の個所で切り離すことにより第1図の完成
状態とする。
After completing the digging of the hole 14, the oxide 11112 is removed and the semiconductor pressure sensor is separated from the wafer at the separation layer 6 in the usual manner, resulting in the completed state shown in FIG.

この半導体圧力センサは、前に第5図に示したような要
領で密封容器内に収納した状態で使用されるが、本発明
によるものでは多結晶シリコン部4に充分なFJみを持
たせて熱応力をこれに吸収させることにより、第5図の
取り付は構造から取付台15を省くことができる。
This semiconductor pressure sensor is used while being housed in a sealed container as previously shown in FIG. By allowing it to absorb thermal stresses, the installation of FIG. 5 allows the mount 15 to be omitted from the structure.

第2図に示された実施例では、単結晶シリコン基板1を
接合分離するかわりに、溝18によって半導体領域が基
板から分離される。このため、第1図のようにp形層2
を設けることなく基板1の表面に直接にシリコン化合物
111J!3を付け、その上に多結晶シリコン部4を成
長させた後、基板1が所望の厚みになるようにその表面
を研削しかつ鏡面にラッピングする。この基板lの表面
からトレンチ状の溝18を図示のように深く切るには、
例えば異方性のドライエツチング法を利用し、この溝を
埋めるように酸化シリコンをCVD法により成長させて
酸化膜5と連続させる。歪ゲージ7等の半導体層を基板
lに作り込む要領や、受圧ダイアフラムの形成のために
多結晶シリコン部4に穴14を掘り込む要領は前の実施
例と同じである。
In the embodiment shown in FIG. 2, instead of junction-isolating the single-crystal silicon substrate 1, a groove 18 separates the semiconductor region from the substrate. Therefore, as shown in FIG. 1, the p-type layer 2
The silicon compound 111J is directly applied to the surface of the substrate 1 without providing a silicon compound 111J! 3 and after growing a polycrystalline silicon portion 4 thereon, the surface of the substrate 1 is ground to a desired thickness and lapped to a mirror surface. To cut a trench-like groove 18 deeply from the surface of the substrate l as shown in the figure,
For example, by using an anisotropic dry etching method, silicon oxide is grown by a CVD method so as to fill this groove, so as to be continuous with the oxide film 5. The procedure for forming the semiconductor layer such as the strain gauge 7 on the substrate l and the procedure for digging the hole 14 in the polycrystalline silicon portion 4 for forming the pressure receiving diaphragm are the same as in the previous embodiment.

第3図に示された実施例では、単結晶シリコン基FX1
の半導体領域への分割に誘電体分離法が用いられる。こ
のため、まず基板lの図の下面に■形溝1bを化学エツ
チング法等によって切り、この溝tbの内面および基F
i1の下面を誘電体膜を兼ねたシリコン化合物膜3で覆
って、その上に多結晶シリコン部4を成長させた後、基
板lの上面を溝1bの底が露出するまで研削することに
より、a 4iii1を図示のような皿状の半導体領域
に誘電体分離する。この各半導体領域内に歪ゲージ7等
を作り込んだ上で、歪ゲージが作り込まれた半導体領域
の平坦な底面の下の多結晶シリコン部4に穴14を図示
のように前と同じ要領で掘り込んで受圧ダイアフラムを
形成する。これにより、基板1にV形溝18が切られて
いても、歪ゲージ7が作り込まれた受圧ダイアフラム部
に単結晶シリコンの高弾性を具備させることができる。
In the embodiment shown in FIG. 3, the single crystal silicon base FX1
A dielectric separation method is used to divide the semiconductor region into semiconductor regions. For this purpose, first, a ■-shaped groove 1b is cut on the lower surface of the substrate l by chemical etching, and the inner surface of this groove tb and the group F are etched.
After covering the lower surface of i1 with a silicon compound film 3 that also serves as a dielectric film and growing a polycrystalline silicon portion 4 thereon, the upper surface of the substrate l is ground until the bottom of the groove 1b is exposed. a 4iii1 is dielectrically separated into a dish-shaped semiconductor region as shown. After forming the strain gauges 7 and the like in each semiconductor region, holes 14 are made in the polycrystalline silicon portion 4 under the flat bottom surface of the semiconductor region in which the strain gauges are formed in the same manner as before. to form a pressure receiving diaphragm. Thereby, even if the V-shaped groove 18 is cut in the substrate 1, the pressure receiving diaphragm portion in which the strain gauge 7 is formed can have the high elasticity of single crystal silicon.

以上説明した実施例かられかるように、本発明は前述の
要旨内で種々の態様で実施をすることができるが、歪ゲ
ージは常に単結晶シリコンの表面から拡散によって作り
込まれ、この歪ゲージが作り込まれた受圧ダイアフラム
部を形成するための多結晶シリコンの掘り込みは、多結
晶シリコンとシリコン化合物膜との被エツチング性が本
質的に異なることを利用してシリコン化合物の膜面に達
するまでなされ、従って受圧ダイアフラムは常に高弾性
の単結晶シリコンで構成される。
As can be seen from the embodiments described above, the present invention can be implemented in various ways within the above-mentioned gist, but the strain gauge is always fabricated by diffusion from the surface of single crystal silicon, and the strain gauge is The engraving of polycrystalline silicon to form the pressure receiving diaphragm part that is built in reaches the silicon compound film surface by taking advantage of the essentially different etching properties of polycrystalline silicon and silicon compound films. Therefore, the pressure-receiving diaphragm is always composed of highly elastic single-crystal silicon.

〔発明の効果〕〔Effect of the invention〕

以上説明したとおり本発明においては、一方の導電形を
もつ単結晶シリコンの薄板からなり中央部の一方の面側
に他方の導電形の不純物拡散により歪ゲージが作り込ま
れた単結晶シリコン部と、この単結晶シリコン部の他方
の面側を覆うシリコン化合物膜と、このシリコン化合物
膜の上に成長され単結晶シリコン部の中央部に対応する
範囲がシリコン化合物腰に達するまで掘り込まれた多結
晶シリコン部とで半導体圧力センサを構成し、単結晶シ
リコン部の中央部を受圧ダイアフラムとL7て検出すべ
き圧力を与えてその検出信号を歪ゲージから取り出すよ
うにしたので、 (a)受圧ダイアフラムを形成するための多結晶シリコ
ン部の掘り込みを、多結晶ンリコンとシリコン化合物膜
とでエツチングの速度ないしは有無が本質的に異なるこ
とを利用して両者の境目で自動的に停止させることがで
き、これによって受圧ダイアフラムの厚みを正確かつ容
易に管理しながら、圧力検出特性のばらつきが少ない半
導体圧力センサを提供することができ、 (b)歪ゲージ用の抵抗層を結晶欠陥の少ない単結晶シ
リコン部の表面から作り込むことにより、圧力検出に貢
献しない漏洩電流を最低に減少させて、歪ゲージに高い
ゲージファクタを持たせることができ、これによって高
い検出感度をもつ半導体圧力センサを提供することがで
きる。
As explained above, in the present invention, a single crystal silicon part is made of a thin plate of single crystal silicon of one conductivity type, and a strain gauge is built into one side of the central part by diffusion of impurities of the other conductivity type. , a silicon compound film that covers the other side of this single crystal silicon part, and a multilayer film that is grown on this silicon compound film and is dug until the area corresponding to the central part of the single crystal silicon part reaches the silicon compound waist. A semiconductor pressure sensor is constructed with the crystalline silicon part, and the central part of the single crystal silicon part is connected to the pressure receiving diaphragm L7 to apply the pressure to be detected and extract the detection signal from the strain gauge. (a) Pressure receiving diaphragm It is possible to automatically stop the digging of the polycrystalline silicon portion to form a polycrystalline silicon layer at the boundary between the polycrystalline silicon and the silicon compound film by taking advantage of the fact that the etching speed or presence is essentially different between the two. As a result, it is possible to provide a semiconductor pressure sensor with less variation in pressure detection characteristics while accurately and easily controlling the thickness of the pressure receiving diaphragm. (b) The resistance layer for the strain gauge is made of single crystal silicon with few crystal defects. To provide a semiconductor pressure sensor with high detection sensitivity by reducing leakage current that does not contribute to pressure detection to the minimum and giving the strain gauge a high gauge factor by fabricating it from the surface of the part. Can be done.

さらに、本発明は次の利点を有する。Furthermore, the present invention has the following advantages.

(C)半導体圧力センサ内に歪ゲージのほかに関連電子
回路を組み込むに際して、それ用の回路要素を従来より
も結晶欠陥がずっと少ない単結晶シリコン部に作り込む
ことができるので、漏洩電流を減少して回路要素の耐圧
値やトランジスタの電流増幅率を向上することができる
(C) When incorporating related electronic circuits in addition to strain gauges into semiconductor pressure sensors, leakage current can be reduced because the circuit elements for these can be built into a single-crystal silicon part with far fewer crystal defects than in the past. As a result, the withstand voltage value of the circuit element and the current amplification factor of the transistor can be improved.

(d)単結晶シリコン部に歪ゲージを作り込むに最も適
した結晶面をもつ単結晶シリコン基板を用いることがで
きるので、結晶欠陥の問題を別にしてもエピタキシャル
層の表面から歪ゲージを作り込む場合と比べて、ゲージ
ファクタが本質的に高い歪ゲージを作り込むことができ
る。
(d) Since it is possible to use a single-crystal silicon substrate with the most suitable crystal plane for fabricating strain gauges in single-crystal silicon parts, it is possible to fabricate strain gauges from the surface of the epitaxial layer, regardless of the problem of crystal defects. It is possible to fabricate a strain gauge with an essentially higher gauge factor than when the strain gauge is fabricated using a conventional method.

このような特長をもつ本発明は、小形で安価な汎用の半
導体圧力センサを製作するのにとくに適し、その圧力検
出特性のばらつきを少なくし、圧力検出感度を向上して
、かつその経済性を高めることにより、この種の半導体
圧力センサの一層の普及と発展に貢献することが期待さ
れる。
The present invention, which has these features, is particularly suitable for manufacturing small, inexpensive, general-purpose semiconductor pressure sensors, reduces variations in its pressure detection characteristics, improves its pressure detection sensitivity, and improves its economic efficiency. It is expected that this improvement will contribute to the further spread and development of this type of semiconductor pressure sensor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図から第4図までが本発明に関し、第1図から第3
図までは本発明による半導体圧力センサのそれぞれ異な
る実施例を示す断面図、第4図は第1図の実施例の製作
工程を示す半導体圧力センサ用ウェハの断面図である。 第5図および第6図はそれぞれ異なる従来技術による半
導体圧力センサの断面図である0図において、 l:単結晶シリコン部を構成する単結晶シリコン基板、
1aニドレンチ溝、lb:V形溝、2:単結晶シリコン
部のp形層、3:シリコン化合物膜ないしは酸化シリコ
ン膜、4:多結晶シリコン部、5I酸化膜、6:分am
、7:歪ゲージないしそれ用の抵抗層、8:ベース層、
9:エミツタ層、10:接続膜、117保IMS12:
マスク膜ないしは酸化膜、13,14:多結晶シリコン
部に対する掘り込み穴、15+シリコンの取付台、16
:密封容器のベース、15a、 16b +検出圧力導
入孔、17+密閉容器のキャップ、20+単結晶シリコ
ン基板、21:マスク膜、22:掘り込み穴、30:単
結晶シリコン基板、31:p形層、32:エピタキシャ
ル層、33:マスク膜、34:掘り込み穴、CP:接続
パッド、P:被検出圧力、I’r:&重圧力、である。 第5図 第6図 ヌ
1 to 4 relate to the present invention, and FIG. 1 to 3 relate to the present invention.
The figures up to the figures are sectional views showing different embodiments of the semiconductor pressure sensor according to the present invention, and FIG. 4 is a sectional view of a wafer for a semiconductor pressure sensor showing the manufacturing process of the embodiment of FIG. 1. FIGS. 5 and 6 are cross-sectional views of semiconductor pressure sensors according to different conventional techniques, respectively, in FIG. 0, l: a single crystal silicon substrate constituting a single crystal silicon portion;
1a double trench groove, lb: V-shaped groove, 2: p-type layer of single crystal silicon part, 3: silicon compound film or silicon oxide film, 4: polycrystalline silicon part, 5I oxide film, 6: min am
, 7: strain gauge or resistance layer for it, 8: base layer,
9: Emitter layer, 10: Connection film, 117 IMS12:
Mask film or oxide film, 13, 14: Drilled hole for polycrystalline silicon part, 15 + silicon mounting base, 16
: base of sealed container, 15a, 16b + detection pressure introduction hole, 17 + cap of sealed container, 20 + single crystal silicon substrate, 21: mask film, 22: dug hole, 30: single crystal silicon substrate, 31: p-type layer , 32: epitaxial layer, 33: mask film, 34: dug hole, CP: connection pad, P: detected pressure, I'r: &heavy pressure. Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] 一方の導電形をもつ単結晶シリコンの薄板からなり中央
部の一方の面側に他方の導電形の不純物拡散により歪ゲ
ージが作り込まれた単結晶シリコン部と、この単結晶シ
リコン部の他方の面側を覆うシリコン化合物膜と、この
シリコン化合物膜の上に成長され単結晶シリコン部の中
央部に対応する範囲がシリコン化合物膜に達するまで掘
り込まれた多結晶シリコン部とを備えてなり、単結晶シ
リコン部の中央部を受圧ダイアフラムとして検出すべき
圧力を与えてその検出信号を歪ゲージから取り出すよう
にしたことを特徴とする半導体圧力センサ。
A single-crystal silicon part is made of a thin plate of single-crystal silicon of one conductivity type, and a strain gauge is built into one side of the central part by diffusion of impurities of the other conductivity type, and the other part of this single-crystal silicon part is made of a thin plate of single-crystal silicon having one conductivity type. comprising a silicon compound film covering the surface side, and a polycrystalline silicon part grown on the silicon compound film and dug until a range corresponding to the central part of the single crystal silicon part reaches the silicon compound film, A semiconductor pressure sensor characterized in that the central part of a single crystal silicon part is used as a pressure receiving diaphragm to apply pressure to be detected and to extract a detection signal from a strain gauge.
JP25280388A 1988-10-06 1988-10-06 Semiconductor pressure sensor Pending JPH02100372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25280388A JPH02100372A (en) 1988-10-06 1988-10-06 Semiconductor pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25280388A JPH02100372A (en) 1988-10-06 1988-10-06 Semiconductor pressure sensor

Publications (1)

Publication Number Publication Date
JPH02100372A true JPH02100372A (en) 1990-04-12

Family

ID=17242445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25280388A Pending JPH02100372A (en) 1988-10-06 1988-10-06 Semiconductor pressure sensor

Country Status (1)

Country Link
JP (1) JPH02100372A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191237A (en) * 1990-08-24 1993-03-02 Honda Giken Kogyo Kabushiki Kaisha Field-effect transistor type semiconductor sensor
US5672551A (en) * 1994-03-18 1997-09-30 The Foxboro Company Method for manufacturing a semiconductor pressure sensor with single-crystal silicon diaphragm and single-crystal gage elements
US5920106A (en) * 1996-12-10 1999-07-06 Denso Corporation Semiconductor device and method for producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191237A (en) * 1990-08-24 1993-03-02 Honda Giken Kogyo Kabushiki Kaisha Field-effect transistor type semiconductor sensor
US5672551A (en) * 1994-03-18 1997-09-30 The Foxboro Company Method for manufacturing a semiconductor pressure sensor with single-crystal silicon diaphragm and single-crystal gage elements
US5920106A (en) * 1996-12-10 1999-07-06 Denso Corporation Semiconductor device and method for producing the same

Similar Documents

Publication Publication Date Title
US5242863A (en) Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same
JP3444639B2 (en) Manufacturing method and apparatus for integrated pressure transducer
US5461001A (en) Method for making semiconductor structures having environmentally isolated elements
US5320705A (en) Method of manufacturing a semiconductor pressure sensor
US3994009A (en) Stress sensor diaphragms over recessed substrates
JPS60158675A (en) Diaphragm sensor
JPH05190872A (en) Semiconductor pressure sensor and manufacture thereof
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
US4791465A (en) Field effect transistor type semiconductor sensor and method of manufacturing the same
US5172205A (en) Piezoresistive semiconductor device suitable for use in a pressure sensor
KR950000319B1 (en) Semiconductor pressure sensor and manufacturing method
JPH01318265A (en) Monolithic pressure-sensitive integrated circuit and its manufacture
JPH0462877A (en) Semiconductor pressure sensor and manufacture of semiconductor device having it
JPS63250865A (en) Pressure detecting element and manufacture thereof
JPH02100372A (en) Semiconductor pressure sensor
JP4845308B2 (en) Semiconductor sensor and manufacturing method thereof
CN115127718A (en) A kind of silicon carbide pressure sensor and its manufacturing method
JP3744218B2 (en) Manufacturing method of semiconductor pressure sensor
CN2069171U (en) Pressure Sensors with Silica Isolation Structure
JPH05251715A (en) Semiconductor pressure sensor and its manufacture
JPH07107938B2 (en) Method for manufacturing semiconductor pressure sensor
JP3055508B2 (en) Manufacturing method of pressure detector
JPS63311774A (en) Semiconductor pressure sensor and manufacture thereof
JPH0824196B2 (en) Method for manufacturing semiconductor pressure sensor
JPH0533018Y2 (en)