JPH0436146Y2 - - Google Patents
Info
- Publication number
- JPH0436146Y2 JPH0436146Y2 JP1985182196U JP18219685U JPH0436146Y2 JP H0436146 Y2 JPH0436146 Y2 JP H0436146Y2 JP 1985182196 U JP1985182196 U JP 1985182196U JP 18219685 U JP18219685 U JP 18219685U JP H0436146 Y2 JPH0436146 Y2 JP H0436146Y2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- circuit pattern
- solder resist
- solder
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
<産業上の利用分野>
開示技術は、電子機器に用いる印刷配線の精度
を上げる技術の分野に属する。[Detailed Description of the Invention] <Industrial Application Field> The disclosed technology belongs to the field of technology for improving the accuracy of printed wiring used in electronic devices.
而して、この考案は所定サイズのフエノール樹
脂積層等の板状の絶縁基材の表面に銅箔の薄い導
電体が印刷された回路パターンに絶縁性のソルダ
ーレジストをコーテイングさせた印刷配線板の合
せマーク構造に関する考案であり、特に、絶縁基
材の表面に銅箔が印刷されて回路パターンを形成
するプロセスで一方の円形の回路パターン側の合
せマークを形成させ、それと同心的等にカバーし
て設定許容値のずれの範囲内のカバーエリヤを有
するソルダーレジスト側の他方の合せマークを形
成させ、両者の合せマークのずれによる銅箔の露
呈を無くすことが出来るようにした印刷配線板の
合せマーク構造に係る考案である。 Therefore, this idea is based on a printed circuit board in which a thin conductor of copper foil is printed on the surface of a plate-shaped insulating base material such as a phenolic resin laminate of a predetermined size, and a circuit pattern is coated with an insulating solder resist. This is an invention related to the alignment mark structure, and in particular, in the process of printing copper foil on the surface of an insulating base material to form a circuit pattern, a alignment mark is formed on one circular circuit pattern side, and the alignment mark is covered concentrically with that. The other alignment mark on the solder resist side has a cover area within the set tolerance range, and the exposure of the copper foil due to the alignment mark deviation can be eliminated. This is an idea related to the mark structure.
<従来の技術>
周知の如く、電子機器に用いられる印刷配線に
は、導電回路自体の表面が絶縁処理され、例え
ば、第10図に示す様に、印刷配線板1が、エツ
チング処理等により所定の回路パターン2を有す
るものとして形成され、ハンダ付に必要なランド
3以外の部分は、例えば、特開昭57−159091、同
55−103555、同57−43494、同49−37159号公報に
示されているように、レジスト用印刷版を介して
ソルダーレジストによりコーテイングされ、その
際に、回路パターン2とソルダーレジストの位置
合せは製造用の合せ位置(回路側にはない)によ
り行われ、この時、両者のずれを全面に亙つて検
査するために、例えば、実開昭52−117257号公報
考案に示されている様に、対角方向に合せマーク
4,4が形成されている。<Prior Art> As is well known, in printed wiring used in electronic devices, the surface of the conductive circuit itself is insulated.For example, as shown in FIG. The circuit pattern 2 is formed as having a circuit pattern 2 of
As shown in Publications Nos. 55-103555, 57-43494, and 49-37159, the solder resist is coated through a resist printing plate, and at that time, the alignment of the circuit pattern 2 and the solder resist is This is done at the alignment position for manufacturing (not on the circuit side), and at this time, in order to inspect the entire surface for misalignment between the two, for example, as shown in the device of Japanese Utility Model Application No. 52-117257, , alignment marks 4, 4 are formed diagonally.
尚、ランド3と合せマーク4とは同時に1つの
エツチング版により処理されるため、位置の相関
があることは勿論である。 Note that since the lands 3 and alignment marks 4 are processed simultaneously by one etching plate, there is, of course, a correlation in position.
而して、該合せマーク4,4については、どの
在来態様でもリング状であつて、第11,12図
に示す様に、一方の配線板の銅箔の回路パターン
2と共に形成される回路側の合せマーク5は、リ
ング部6とこれに一体の対向する一対の扇形部
7,7に銅箔8を基材17上に形成されて、それ
以外の部分は、エツチング処理により銅箔が除去
されている部分9から形成され、印刷配線板にソ
ルダーレジストをコーテイングする際にソルダー
レジスト側に形成される合せマークは対向する扇
形部11,11とその内側の円形部12とその外
側のリング部13の外側部14とから形成され、
該外側部14と円形部12と扇形部11,11に
は、ソルダーレジスト15が塗布され、それ以外
の部分は塗布されていないようにされている。 The alignment marks 4, 4 are ring-shaped in any conventional manner, and as shown in FIGS. The side alignment mark 5 is formed by forming a copper foil 8 on a base material 17 on a ring portion 6 and a pair of opposing fan-shaped portions 7, 7 integral with the ring portion 6, and etching the copper foil on the other portions. The alignment marks formed from the removed portion 9 and formed on the solder resist side when coating the printed wiring board with the solder resist are the opposing fan-shaped parts 11, 11, the circular part 12 on the inside thereof, and the ring on the outside thereof. formed from a portion 13 and an outer portion 14;
A solder resist 15 is applied to the outer portion 14, the circular portion 12, and the fan-shaped portions 11, 11, and the other portions are not coated.
そして、回路パターン2側の合せマーク5の上
にソルダーレジスト側の合せマーク10が重合さ
れて合せマーク4が形成され、ランド3に対する
リード線等のハンダ付の際にソルダーレジスト側
の合せマーク10のソルダーレジスト15塗布部
が、下側の回路パターン2側の合せマーク5の銅
箔8をカバーしている姿勢で対応されると、ハン
ダは付着しないが、逆にソルダーレジスト15が
塗布されていないリング部13等の部分では、下
側の銅箔8が露出していることになるため、例え
ば、第13,14図に示す様に、該銅箔8上に自
動ハンダ付時ハンダ16が付着し、又、第15図
に示す様に、合せマーク5,10がずれた場合に
も上述と同様にずれた銅箔8が露出して自動ハン
ダ付時、該銅箔8の露出部にハンダ16が付着す
る。 Then, the alignment mark 10 on the solder resist side is superimposed on the alignment mark 5 on the circuit pattern 2 side to form the alignment mark 4, and when soldering lead wires etc. to the land 3, the alignment mark 10 on the solder resist side If the solder resist 15 applied part covers the copper foil 8 of the alignment mark 5 on the lower circuit pattern 2 side, solder will not adhere, but conversely the solder resist 15 will not be applied. Since the lower copper foil 8 is exposed in the parts such as the ring portion 13 that are not covered, the solder 16 is deposited on the copper foil 8 during automatic soldering, as shown in FIGS. 13 and 14, for example. Also, as shown in FIG. 15, if the alignment marks 5 and 10 are misaligned, the misaligned copper foil 8 will be exposed in the same way as described above, and during automatic soldering, the exposed portion of the copper foil 8 will be exposed. Solder 16 is attached.
<考案が解決しようとする課題>
又、第13図に示す様に、合せマーク5の上
に、ソルダーレジスト側の合せマーク10が重合
して形成されている場合でも、回路パターン2側
の合せマーク5の銅箔8の部分に、ソルダーレジ
スト15を塗布されている扇形部11と内側の円
形部12が重合されていないと、デイツピング槽
等でランド3に対するリード線等のハンダ付の際
にハンダ16がダンゴ状、風船状になつた場合、
(実製品にあつては3〜5mmもの大サイズ径のラ
ンドに対してハンダ16が付着されるが、合わせ
マーク部にあつては銅箔8の露出部は1mm程度と
小サイズであり、径1〜2mmもの大サイズのハン
ダ16が表面張力により膨大化し、ダンゴ状、風
船状になつて重力が大きく働く。)外部からの衝
撃が加わること等により、該ハンダ16が印刷配
線板1より落下して、ICのリード線間等に入つ
たり、合せマーク4に入り、導電特性を悪化さ
せ、信頼性を害するという欠点があつた。<Problem to be solved by the invention> Furthermore, as shown in FIG. 13, even if the alignment mark 10 on the solder resist side is formed on the alignment mark 5 by overlapping, If the fan-shaped part 11 coated with the solder resist 15 and the inner circular part 12 are not overlapped on the copper foil 8 part of the mark 5, it will be difficult to solder the lead wires etc. to the land 3 in a dip bath or the like. If the solder 16 becomes dango-like or balloon-like,
(In actual products, the solder 16 is attached to lands with a large diameter of 3 to 5 mm, but in the case of alignment marks, the exposed part of the copper foil 8 is small, about 1 mm, and has a diameter of 3 to 5 mm.) The solder 16, which is as large as 1 to 2 mm, expands due to surface tension and takes on the shape of a dumpling or a balloon, and the force of gravity acts heavily.) When an external impact is applied, the solder 16 falls from the printed wiring board 1. This has the drawback that it can get between the lead wires of the IC or into the alignment mark 4, deteriorating the conductive properties and impairing reliability.
この考案の目的は上述従来技術に基づくリング
状の合せマークの問題点を解決すべき技術的課題
とし、回路パターンとソルダーレジストの間のず
れの程度が許容範囲であるとき合せマークの銅箔
等の導電部へのハンダの付着を防止することが出
来るようにして電気産業における回路技術利用分
野に益する優れた印刷配線板の合せマーク構造を
提供せんとするものである。 The purpose of this invention is to solve the problem of the ring-shaped alignment mark based on the above-mentioned conventional technology as a technical problem, and when the degree of misalignment between the circuit pattern and the solder resist is within the permissible range, the copper foil of the alignment mark etc. It is an object of the present invention to provide an excellent alignment mark structure for a printed wiring board that can prevent solder from adhering to the conductive parts of the printed wiring board, thereby benefiting the field of circuit technology application in the electrical industry.
<課題を解決するための手段>
上述目的に沿い先述実用新案登録請求の範囲を
要旨とするこの考案の構成は前述課題を解決する
ために、所定サイズの基材に印刷配線回路の回路
パターンと共に形成される所定サイズで円形状の
回路パターン側の合わせマークと、該回路パター
ンの少なくとも一部を覆うソルダーレジストと共
に形成される円形状のソルダーレジスト側の合わ
せマークとを含み、回路パターン側の合わせマー
クにソルダーレジスト側の合わせマークを重ね合
わせることによつて前記回路パターンと前記ソル
ダーレジストとの位置合わせを行うための印刷配
線板の合わせマーク構造であつて、上記ソルダー
レジスト側の合わせマークはその中心が前記回路
パターン側の合わせマークの中心と重なる位置に
形成されており、前記ソルダーレジスト側の合わ
せマークの直径は前記回路パターン側の合わせマ
ークの直径よりも両者の位置ずれの許容される大
きさの2倍だけ大きいことを特徴とする印刷配線
板の合わせマーク構造としたものである。<Means for solving the problem> In order to solve the above-mentioned problem, the structure of this invention, which is based on the above-mentioned utility model registration claims, is based on a circuit pattern of a printed circuit on a base material of a predetermined size. The circuit pattern side alignment mark includes a circular circuit pattern side alignment mark of a predetermined size to be formed, and a circular solder resist side alignment mark formed together with the solder resist covering at least a part of the circuit pattern. An alignment mark structure of a printed wiring board for aligning the circuit pattern and the solder resist by overlapping the alignment mark on the solder resist side with the mark, the alignment mark on the solder resist side being The center is formed at a position overlapping with the center of the alignment mark on the circuit pattern side, and the diameter of the alignment mark on the solder resist side is larger than the diameter of the alignment mark on the circuit pattern side to allow for a misalignment between the two. This is a printed wiring board registration mark structure characterized by being twice as large as the original size.
<作用>
而して、印刷配線板がエツチング処理等によ
り、所定の回路パターンを形成され、該回路パタ
ーン形成時に所定サイズの回路パターン側の円形
の合せマークを形成させ、次いでソルダーレジス
トを回路パターンにコーテイングするに際し、回
路パターン側の合せマークに対しこれを同心的に
カバーする大きさの円形のソルダーレジスト側の
合せマークを形成し、該ソルダーレジスト側の合
せマークと回路パターン側の合せマーク体の大き
さについては、両者間のずれの程度の許容範囲に
相当するだけ前者を大きくするようにし、両者の
ずれの程度が許容範囲内の場合には銅箔は露出せ
ず、回路パターン側の合せマーク上にはハンダ付
時ハンダが付着することなく、そこに付着するハ
ンダによる不具合、即ち、付着したハンダの回路
内への落下によるシヨート等の不具合が生じない
ようにし、許容範囲以上にずれた場合は銅箔にハ
ンダが付着することで目視により、ずれの良否判
定が出来るようにした技術的手段を講じたもので
ある。<Function> Then, a predetermined circuit pattern is formed on the printed wiring board by etching or the like, and at the time of forming the circuit pattern, a circular alignment mark of a predetermined size is formed on the circuit pattern side, and then the solder resist is attached to the circuit pattern. When coating the circuit pattern side, a circular alignment mark on the solder resist side is formed in a size that concentrically covers the alignment mark on the circuit pattern side, and the alignment mark on the solder resist side and the alignment mark body on the circuit pattern side are formed. With regard to the size of When soldering, make sure that no solder adheres to the alignment mark, and avoid problems caused by solder adhering there, such as shorts caused by adhering solder falling into the circuit, and avoid deviations beyond the allowable range. In this case, we have taken a technical measure that allows us to visually determine whether the misalignment is good or bad by observing the adhesion of solder to the copper foil.
<実施例>
次に、この考案の1実施例を第1〜9図の図面
に基づいて説明すれば以下の通りである。<Example> Next, an example of this invention will be described below based on the drawings of FIGS. 1 to 9.
尚、第10図以下の図面と同一態様部分は同一
符号を用いて説明するものとする。 Note that the same parts as in the drawings from FIG. 10 onwards will be described using the same reference numerals.
第1図に示す態様において、所定サイズのフエ
ノール樹脂積層の板状の基材17の一側表面には
エツチング処理により在来態様同様に所定の回路
パターン2が形成されて印刷配線板1′とされて
おり、該回路パターン2には所定位置にハンダ付
用のランド3,3…が形成され、そして、印刷配
線板1′の対角方向の角部にはこの考案の要旨の
中心を成す合せマーク4′,4′が形成されてい
る。 In the embodiment shown in FIG. 1, a predetermined circuit pattern 2 is formed on one side surface of a plate-shaped base material 17 of a predetermined size and laminated with phenolic resin by etching treatment, as in the conventional embodiment, and a printed wiring board 1' is formed. The circuit pattern 2 is formed with soldering lands 3, 3, . Alignment marks 4', 4' are formed.
而して、第2〜5図に示す様に、該回路パター
ン2の形成時に回路パターン側の合せマーク5′
が銅箔8でスポツト的に所定サイズの円形に形成
され、ランド3,3…以外はレジスト用印刷板に
よりソルダーレジスト15が印刷配線板1′に塗
布されている。 As shown in FIGS. 2 to 5, when forming the circuit pattern 2, the alignment mark 5' on the circuit pattern side is
are formed in circular shapes of a predetermined size using copper foil 8, and a solder resist 15 is applied to the printed wiring board 1' using a resist printing plate except for the lands 3, 3, . . . .
そして、該ソルダーレジスト15の塗布時に第
6〜9図に示す様に、回路パターン側の銅箔8の
合せマーク5′に対しソルダーレジスト側の設定
サイズ大きな合せマーク10′が周囲のソルダー
レジスト15とリング状の未塗布部18を介し内
側の円形のソルダーレジスト15を有して合わせ
マーク5′と同心状になるように円形に形成され
ている。 When applying the solder resist 15, as shown in FIGS. 6 to 9, an alignment mark 10' having a set size larger than the alignment mark 5' of the copper foil 8 on the circuit pattern side is applied to the surrounding solder resist 15. It has a circular solder resist 15 on the inside with a ring-shaped uncoated portion 18 interposed therebetween, and is formed into a circular shape so as to be concentric with the alignment mark 5'.
そして、上述第2,3図の合せマーク5′と第
4,5図の合せマーク10′とが印刷時に重合さ
れて第6,7図に示すこの考案の要旨の中心を成
す合せマーク4′に形成され、合せマーク5′に対
し合せマーク10′が相互にずれることなく同心
状にカバーして一体形成されるようにされ、第
6,7図に図示する様に、合せマーク5′が合せ
マーク10′にカバーされて銅箔8は一種の絶縁
状態にされるようにされている。 Then, the registration mark 5' shown in FIGS. 2 and 3 and the registration mark 10' shown in FIGS. 4 and 5 are superimposed upon printing, and the registration mark 4' shown in FIGS. 6 and 7 forms the center of the gist of this invention. The alignment mark 10' is integrally formed with the alignment mark 5' so as to cover the alignment mark 5' in a concentric manner without shifting from each other, as shown in FIGS. 6 and 7. Covered by the alignment mark 10', the copper foil 8 is placed in a kind of insulating state.
上述構成において、合せマーク5′と合せマー
ク10′の重ね合せにずれ(中心線のずれ)があ
る場合には当然のことながら、そのずれの許容範
囲があり、製造、検査において、実効上第6,7
図に示す様に、合せマーク5′が合せマーク1
0′の円部より露呈されなければ前述したハンダ
の合せマーク5′の銅箔8に対する付着は無い。 In the above structure, if there is a deviation in the overlapping of the alignment mark 5' and the alignment mark 10' (center line deviation), there is a tolerance range for the deviation, and it is effectively 6,7
As shown in the figure, alignment mark 5' is aligned with alignment mark 1.
If the solder alignment mark 5' is not exposed from the circular part 0', the solder alignment mark 5' will not adhere to the copper foil 8.
したがつて、そのずれの範囲は合せマーク1
0′と5′の径差の半分より小さい大きさであれば
良いことが分り、合せマーク4′の設計はこのよ
うにする。 Therefore, the range of the deviation is the alignment mark 1
It has been found that the size should be smaller than half of the diameter difference between 0' and 5', and the alignment mark 4' is designed in this way.
即ち、ソルダーレジスト側の合わせマーク1
0′の径は回路パターン側の合わせマーク5′のそ
れより両者のずれの許容量の2倍だけ大きいよう
にされている。 In other words, alignment mark 1 on the solder resist side
The diameter of 0' is made larger than that of alignment mark 5' on the circuit pattern side by twice the allowable amount of deviation between the two.
かくして合せマーク4′に於いて第6,7図に
示す様に、銅箔8の合せマーク5′が合せマーク
10′から露呈することがなければ、即ち、両者
にずれが無ければ、ランド3に対するリード線等
のハンダ付の際に合せマーク4′,4′に於て該ハ
ンダがダンゴ状等になり外部からの衝撃が加わつ
て、ずれ落ちたりし、印刷配線板1′の回路パタ
ーン2等に入りシヨートしたりすることで信頼性
を害することなく、合せマーク4′上にソルダー
レジスト15の再塗布を行う必要はない。 Thus, as shown in FIGS. 6 and 7 at the alignment mark 4', if the alignment mark 5' of the copper foil 8 is not exposed from the alignment mark 10', that is, if there is no misalignment between the two, the land 3 When soldering lead wires, etc., at the dowel marks 4', 4', the solder becomes bumpy and falls off due to external impact, causing the circuit pattern 2 of the printed wiring board 1' to deteriorate. There is no need to re-apply the solder resist 15 on the alignment mark 4' without impairing reliability by entering or shooting the solder resist 15.
又、第8,9図に示す様に、合せマーク体5′,
10′にずれがあつても許容範囲であれば、銅箔
8はソルダーレジスト15にカバーされてハンダ
16が付着せず、上述同様に機能する。 In addition, as shown in FIGS. 8 and 9, alignment mark bodies 5',
Even if there is a deviation in 10', if it is within an allowable range, the copper foil 8 will be covered with the solder resist 15 and the solder 16 will not adhere, and the same function as described above will occur.
そして、許容範囲を越えるずれがあればハンダ
16が合わせマーク5′に付着するので目視で充
分確認出来、ずれの良否判定が可能となり、基板
全体のチエツクが不要となる。 If there is a deviation that exceeds the allowable range, the solder 16 will adhere to the alignment mark 5', so that it can be sufficiently confirmed visually, making it possible to judge whether the deviation is good or bad, and making it unnecessary to check the entire board.
したがつて、合せマーク4′による回路パター
ン2とソルダーレジストのずれ検査に際しては肉
眼によつて合せマーク5′へのハンダの有無を確
認すれば良く、顕微鏡等によるずれの測定を行う
必要はない。 Therefore, when inspecting the deviation between the circuit pattern 2 and the solder resist using the alignment mark 4', it is sufficient to check with the naked eye whether there is solder to the alignment mark 5', and there is no need to measure the deviation using a microscope or the like. .
尚、この考案の実施態様は上述実施例に限るも
のでないことは勿論である。 It goes without saying that the embodiments of this invention are not limited to the above-mentioned embodiments.
<考案の効果>
以上、この考案によれば、回路パターン側の銅
箔の円形の合せマークを包覆するソルダーレジス
ト側の合せマークが円形に形成され、両者のずれ
の許容範囲の2倍の大きさのサイズだけ後者を大
きくするようにし、回路パターンに対するソルダ
ーレジストのずれの程度が許容範囲を越えた時の
み、回路パターン側の合せマーク上にハンダが付
着するようにしたので、許容範囲を超えて回路パ
ターンとソルダーレジストとがずれない限り回路
パターン側の合せマーク上にハンダが付着するこ
とはなく、従来のように付着したハンダが衝撃等
により印刷配線板より落下し、リード線間等に入
ることもなく、この印刷配線板で構成された電子
装置の信頼性を向上することが出来、又、電子装
置の品質も向上することが出来るという優れた効
果が奏される。<Effects of the invention> As described above, according to this invention, the alignment mark on the solder resist side that covers the circular alignment mark on the copper foil on the circuit pattern side is formed in a circular shape, and the alignment mark is twice the allowable range of deviation between the two. The latter was increased by the size of the solder mask, and only when the degree of misalignment of the solder resist with respect to the circuit pattern exceeded the allowable range, solder adhered to the alignment mark on the circuit pattern side, so the allowable range was increased. As long as the circuit pattern and solder resist are not misaligned, solder will not adhere to the alignment mark on the circuit pattern side, and unlike conventional methods, the adhering solder may fall off the printed wiring board due to impact, etc., and cause damage between the lead wires, etc. It is possible to improve the reliability of an electronic device made up of this printed wiring board without causing any problems, and the quality of the electronic device can also be improved, which is an excellent effect.
又、ずれの程度が許容範囲か否かの検査を回路
パターン側の合せマーク上のハンダの付着の有無
のみの視認によつて行うことが出来、従来のよう
に各々の合せマーク体の重合する部分のずれを顕
微鏡等で測定する等の熟練を要し、コスト高とな
る等の検査は必要とせず、銅箔とソルダーレジス
トのずれを容易に検査することが出来るという優
れた効果が奏される。 In addition, it is possible to check whether the degree of misalignment is within the allowable range by visually checking only the presence or absence of solder adhesion on the alignment marks on the circuit pattern side, and it is possible to check whether the degree of deviation is within the allowable range by visually checking the presence or absence of solder adhesion on the alignment marks on the circuit pattern side. It has the excellent effect of being able to easily inspect the misalignment between the copper foil and the solder resist without requiring skill and high cost inspections such as measuring the misalignment of parts with a microscope, etc. Ru.
そして、ソルダーレジスト側の合わせマークの
直径を回路側の合わせマークのそれよりもずれの
許容範囲の2倍だけ大きくしたことにより、充分
に前者が後者をカバーしてハンダの後者の銅箔へ
の付着を防止することが出来る効果がある。 By making the diameter of the alignment mark on the solder resist side twice as large as the allowable misalignment range than that of the alignment mark on the circuit side, the former can sufficiently cover the latter, allowing the solder to reach the copper foil on the latter. It has the effect of preventing adhesion.
第1〜9図は、この考案の1実施例の説明図で
あり、第1図は印刷配線板の平面図、第2図は銅
箔の平面図、第3図は銅箔の縦断面図、第4図は
ソルダーレジストの平面図、第5図はソルダーレ
ジストの縦断面図、第6図は合せマークの平面
図、第7図は同縦断面図、第8図は許容範囲内で
ずれた場合の合せマークの実施例の平面図、第9
図は同縦断面図、第10図以下は従来技術に基づ
く説明図であり、第10図は印刷配線板の平面
図、第11図は銅箔の合せマークの拡大平面図、
第12図はソルダーレジストの合せマークの拡大
平面図、第13図は合せマークの1態様の平面
図、第14図は同縦断面図、第15図は合せマー
クがずれた場合の平面図である。
17……基材、2……回路パターン、15……
ソルダーレジスト、5′……回路パターン側の合
せマーク、10′……ソルダーレジスト側の合せ
マーク、1′……印刷配線板。
Figures 1 to 9 are explanatory diagrams of one embodiment of this invention, in which Figure 1 is a plan view of a printed wiring board, Figure 2 is a plan view of copper foil, and Figure 3 is a longitudinal cross-sectional view of copper foil. , Fig. 4 is a plan view of the solder resist, Fig. 5 is a longitudinal sectional view of the solder resist, Fig. 6 is a plan view of the alignment mark, Fig. 7 is a longitudinal sectional view of the same, and Fig. 8 is a vertical sectional view of the solder resist. Plan view of an example of alignment mark when
Figure 10 is a longitudinal sectional view of the same, Figure 10 and the following are explanatory diagrams based on the prior art, Figure 10 is a plan view of a printed wiring board, Figure 11 is an enlarged plan view of a copper foil alignment mark,
Fig. 12 is an enlarged plan view of the alignment mark on the solder resist, Fig. 13 is a plan view of one embodiment of the alignment mark, Fig. 14 is a vertical cross-sectional view of the same, and Fig. 15 is a plan view when the alignment mark is misaligned. be. 17... Base material, 2... Circuit pattern, 15...
Solder resist, 5'... alignment mark on circuit pattern side, 10'... alignment mark on solder resist side, 1'... printed wiring board.
Claims (1)
ンと共に形成される所定サイズで円形状の回路パ
ターン側の合わせマークと、該回路パターンの少
なくとも一部を覆うソルダーレジストと共に形成
される円形状のソルダーレジスト側の合わせマー
クとを含み、回路パターン側の合わせマークにソ
ルダーレジスト側の合わせマークを重ね合わせる
ことによつて前記回路パターンと前記ソルダーレ
ジストとの位置合わせを行うための印刷配線板の
合わせマーク構造において、上記ソルダーレジス
ト側の合わせマークはその中心が前記回路パター
ン側の合わせマークの中心と重なる位置に形成さ
れており、前記ソルダーレジスト側の合わせマー
クの直径は前記回路パターン側の合わせマークの
直径よりも両者の位置ずれの許容される大きさの
2倍だけ大きいことを特徴とする印刷配線板の合
わせマーク構造。 An alignment mark on the side of a circular circuit pattern of a predetermined size formed on a base material of a predetermined size together with a circuit pattern of a printed wiring circuit, and a circular solder resist formed together with a solder resist covering at least a portion of the circuit pattern. an alignment mark on a printed wiring board for aligning the circuit pattern and the solder resist by overlapping the alignment mark on the circuit pattern side with the alignment mark on the solder resist side; In the above, the alignment mark on the solder resist side is formed at a position where its center overlaps the center of the alignment mark on the circuit pattern side, and the diameter of the alignment mark on the solder resist side is the diameter of the alignment mark on the circuit pattern side. An alignment mark structure for a printed wiring board, characterized in that the alignment mark is twice as large as the allowable amount of misalignment between the two.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985182196U JPH0436146Y2 (en) | 1985-11-28 | 1985-11-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985182196U JPH0436146Y2 (en) | 1985-11-28 | 1985-11-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6291477U JPS6291477U (en) | 1987-06-11 |
JPH0436146Y2 true JPH0436146Y2 (en) | 1992-08-26 |
Family
ID=31127767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985182196U Expired JPH0436146Y2 (en) | 1985-11-28 | 1985-11-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0436146Y2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0727807B2 (en) * | 1988-01-20 | 1995-03-29 | 松下電器産業株式会社 | Ceramic substrate for electronic parts |
JP3354474B2 (en) * | 1998-02-24 | 2002-12-09 | シャープ株式会社 | Manufacturing method of flex-rigid multilayer wiring board |
JP5868281B2 (en) * | 2012-07-27 | 2016-02-24 | 京セラサーキットソリューションズ株式会社 | Wiring board |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5527267Y2 (en) * | 1976-03-02 | 1980-06-30 |
-
1985
- 1985-11-28 JP JP1985182196U patent/JPH0436146Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6291477U (en) | 1987-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6720665B2 (en) | Enhanced pad design for substrate | |
TWI548046B (en) | Circuit board and manufacturing method thereof | |
JP2010027798A (en) | Printed wiring board | |
JP2575109B2 (en) | Printed wiring board | |
JPH0436146Y2 (en) | ||
EP0023400B1 (en) | Leadless packages for semiconductor devices | |
CN113079624B (en) | Circuit board and electronic device | |
JPS5814621Y2 (en) | printed wiring board | |
JPH04115592A (en) | Printed wiring board | |
JPH0324786A (en) | Positioning structure of circuit board to be photoetched | |
JP2649438B2 (en) | Circuit board with circuit component mounting terminal and method of manufacturing the same | |
JPH0514541Y2 (en) | ||
JPH0292966U (en) | ||
JPH0634710Y2 (en) | Printed wiring board | |
JPS6320140Y2 (en) | ||
JPH0444292A (en) | Printed wiring board and its manufacture | |
JPH08186360A (en) | Printed wiring board | |
AU710130B2 (en) | A leakage resistant printed circuit board | |
JPH0621180A (en) | Inspecting method for misregistration of solder-resist layer of printed wiring board | |
JPH0521923A (en) | Printed wiring board | |
JP2000174161A (en) | Flexible substrate and method for mounting semiconductor device using the same | |
JPH09191173A (en) | Circuit board | |
JP2000133898A (en) | Bga-mounted printed wiring board | |
JPS6130307Y2 (en) | ||
JP3863496B2 (en) | Method of forming fixed connection to printed circuit board grounding conductor and flow stop ridge to printed circuit board |