[go: up one dir, main page]

JPH04358289A - Image data processor - Google Patents

Image data processor

Info

Publication number
JPH04358289A
JPH04358289A JP3132745A JP13274591A JPH04358289A JP H04358289 A JPH04358289 A JP H04358289A JP 3132745 A JP3132745 A JP 3132745A JP 13274591 A JP13274591 A JP 13274591A JP H04358289 A JPH04358289 A JP H04358289A
Authority
JP
Japan
Prior art keywords
image data
data
address counter
reduced
reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3132745A
Other languages
Japanese (ja)
Inventor
Tomomi Takemura
竹村 友見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3132745A priority Critical patent/JPH04358289A/en
Publication of JPH04358289A publication Critical patent/JPH04358289A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To provide an image data processor which corrects (interpolates) the omission of the image data when the image data are reduced. CONSTITUTION:When the image data are reduced down to 1/N, a data selector 10 selects the data including the image data to be reduced and the data approximate to the reduction unit of the image data. Then a comparator 4 decides the time of reduction of the image data based on the data selected by the selector 10. Thus the reduced image data are corrected (interpolated. In such a constitution, the image data can be corrected (interpolated) in a reduction mode at a high speed with use of the simple hardware and without performing any complicated logical arithmetic operation.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、計算機等で使用する
グラフィックディスプレイやプリンタ又はファクシミリ
等において、イメージデータの縮小時に使用するイメー
ジデータ縮小処理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data reduction processing apparatus used to reduce image data in graphic displays, printers, facsimile machines, etc. used in computers, etc.

【0002】0002

【従来の技術】図4は従来のイメージデータ縮小処理装
置の概略構成を示すブロック図である。図4に示される
ものは、イメージデータを1/4に縮小する場合のイメ
ージデータ縮小処理装置である。図において、1はイメ
ージデータの第1Y軸方向アドレスカウンタ、2はイメ
ージデータの第1X軸方向のアドレスカウンタ、3は縮
小する元のイメージデータが格納されている第1ビット
マップメモリ、4は縮小するデータのコンパレータ、5
は縮小されたイメージデータを格納する第2ビットマッ
プメモリ、6は第2ビットマップメモリ5の第2Y軸方
向アドレスカウンタ、7は第2ビットマップメモリ5の
第2X軸方向アドレスカウンタである。
2. Description of the Related Art FIG. 4 is a block diagram showing a schematic configuration of a conventional image data reduction processing device. What is shown in FIG. 4 is an image data reduction processing device for reducing image data to 1/4. In the figure, 1 is the first Y-axis address counter for image data, 2 is the first X-axis address counter for image data, 3 is the first bitmap memory in which the original image data to be reduced is stored, and 4 is the reduction Comparator for data to be used, 5
6 is a second Y-axis direction address counter of the second bitmap memory 5, and 7 is a second X-axis direction address counter of the second bitmap memory 5.

【0003】図5は図4のビットマップメモリのページ
イメージを表わす説明図である。図において、21は縮
小前のイメージデータ、22は縮小後のイメージデータ
、23,24はデータパターンである。
FIG. 5 is an explanatory diagram showing a page image of the bitmap memory shown in FIG. In the figure, 21 is image data before reduction, 22 is image data after reduction, and 23 and 24 are data patterns.

【0004】次に、上記従来のイメージデータ縮小処理
装置の動作について説明する。第1ビットマップメモリ
3に存在するイメージデータを縮小しながら第2ビット
マップメモリ5に転送するイメージデータの走査方向は
X軸方向である。第1Y軸方向アドレスカウンタ1及び
第1X軸方向アドレスカウンタ2により指示されたアド
レスにより、第1ビットマップメモリ3は縮小されたイ
メージデータを格納する第2ビットマップメモリ5の各
々の画素に対応したデータを出力する。この出力は、イ
メージデータの縮小を行う4×4ビットの範囲で16ビ
ットのデータである。このデータはコンパレータ4に入
力され、16ビット中の幾つかのビットが1以上(以下
、しきい値と記す)であれば、その縮小されたイメージ
データに対応するビットを1とする。縮小されたイメー
ジデータは第2ビットマップメモリ5上の第2Y軸方向
アドレスカウンタ6及び第2X軸方向アドレスカウンタ
7により指示された位置に格納される。次に、イメージ
データの転送の走査順に第1Y軸方向アドレスカウンタ
1,第1X軸方向アドレスカウンタ2,第2Y軸方向ア
ドレスカウンタ6,第2X軸方向アドレスカウンタ7が
順次にカウントされ連続的にイメージデータの縮小が行
われる。
Next, the operation of the above conventional image data reduction processing apparatus will be explained. The scanning direction of the image data, which is transferred to the second bitmap memory 5 while reducing the image data existing in the first bitmap memory 3, is the X-axis direction. According to the addresses specified by the first Y-axis address counter 1 and the first X-axis address counter 2, the first bitmap memory 3 corresponds to each pixel of the second bitmap memory 5 that stores the reduced image data. Output data. This output is 16-bit data in a 4×4-bit range that performs image data reduction. This data is input to a comparator 4, and if some of the 16 bits are 1 or more (hereinafter referred to as threshold value), the bit corresponding to the reduced image data is set to 1. The reduced image data is stored on the second bitmap memory 5 at a location indicated by the second Y-axis address counter 6 and the second X-axis address counter 7. Next, the first Y-axis direction address counter 1, the first X-axis direction address counter 2, the second Y-axis direction address counter 6, and the second X-axis direction address counter 7 are sequentially counted in the scanning order of image data transfer, and the image data is continuously imaged. Data reduction is performed.

【0005】[0005]

【発明が解決しようとする課題】上記した従来のイメー
ジデータ縮小処理装置は以上のように構成されているの
で、縮小された画素に対応する縮小前のデータの範囲と
コンパレータ4に入力されるデータの範囲が同一である
。そのために、例えばコンパレータ4のしきい値が6の
場合に、図5に示されるデータパターン24のような場
合は出力が1となるが、データパターン23のような場
合は、1のビットが6つまとまっているのに画素の境界
にまたがっているため、どちらの領域でも判断基準であ
るしきい値を越えることがなく出力が1とならず、その
結果、縮小されたイメージデータにデータ抜けが出る不
都合が起こるという問題点があった。
[Problems to be Solved by the Invention] Since the above-described conventional image data reduction processing device is configured as described above, the range of data before reduction corresponding to the reduced pixel and the data input to the comparator 4 are different from each other. have the same range. For this reason, for example, when the threshold value of the comparator 4 is 6, the output will be 1 in a case like the data pattern 24 shown in FIG. Although the data is grouped together, it straddles the pixel boundary, so the threshold value, which is the criterion for judgment, is not exceeded in either area, and the output does not become 1. As a result, data loss occurs in the reduced image data. There was a problem in that the inconvenience occurred.

【0006】この発明は上記のような問題点を解消する
ためになされたもので、イメージデータを縮小する処理
を行う場合におけるイメージデータのデータ抜けを補正
(補間)するイメージデータ処理装置を得ることを目的
とする。
The present invention has been made to solve the above-mentioned problems, and provides an image data processing device that corrects (interpolates) missing data in image data when performing image data reduction processing. With the goal.

【0007】[0007]

【課題を解決するための手段】この発明に係るイメージ
データ処理装置は、縮小するイメージデータ領域に近接
するイメージデータ領域に、ある一定以上の1の領域(
しきい値)が有った場合に、その近接するイメージデー
タ領域内のデータも含めて判断し、イメージデータの縮
小処理を行うようにしたものである。
[Means for Solving the Problems] An image data processing device according to the present invention includes a certain area or more of one area (
If there is a threshold (threshold value), the data in the adjacent image data area is also included in the judgment, and the image data is reduced.

【0008】[0008]

【作用】この発明におけるイメージデータ処理装置は、
ビットマップメモリにおいて、このビットマップメモリ
に与えられるアドレスに対し、縮小された画素に対応す
るイメージデータ領域とこのイメージデータ領域に近接
するイメージデータ領域を同時に出力することにより、
近接するイメージデータ領域を縮小時の判断に用いてイ
メージデータの縮小及び補正(補間)を行う。
[Operation] The image data processing device in this invention has the following features:
In the bitmap memory, by simultaneously outputting the image data area corresponding to the reduced pixel and the image data area adjacent to this image data area for the address given to this bitmap memory,
Reduction and correction (interpolation) of image data are performed using adjacent image data areas for determination at the time of reduction.

【0009】[0009]

【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の実施例であるイメージデータ処
理装置の概略構成を示すブロック図である。図1に示さ
れるものは、イメージデータを1/4に縮小する場合の
イメージデータ処理装置である。図において、1はイメ
ージデータの第1Y軸方向アドレスカウンタ、8は第1
Y軸方向アドレスカウンタ1に1をプラスした第3Y軸
方向アドレスカウンタ、2はイメージデータの第1X軸
方向アドレスカウンタ、9は第1X軸方向アドレスカウ
ンタ2に1をプラスした第3X軸方向アドレスカウンタ
、3は縮小する元のイメージデータが格納されている第
1ビットマップメモリ、10は第1ビットマップメモリ
3の出力を選択するデータセレクタ、4は選択されたデ
ータをしきい値と比較するコンパレータ、5は縮小され
たイメージデータを格納する第2ビットマップメモリ、
6は第2ビットマップメモリ5の第2Y軸方向アドレス
カウンタ、7は第2ビットマップメモリ5の第2X軸方
向アドレスカウンタである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of an image data processing apparatus according to an embodiment of the present invention. What is shown in FIG. 1 is an image data processing apparatus for reducing image data to 1/4. In the figure, 1 is the first Y-axis direction address counter of image data, and 8 is the first
A third Y-axis address counter that is the Y-axis address counter 1 plus 1, 2 is the first X-axis address counter for image data, and 9 is a third X-axis address counter that is the first X-axis address counter 2 plus 1. , 3 is a first bitmap memory in which the original image data to be reduced is stored, 10 is a data selector that selects the output of the first bitmap memory 3, and 4 is a comparator that compares the selected data with a threshold value. , 5 is a second bitmap memory that stores the reduced image data;
6 is a second Y-axis direction address counter of the second bitmap memory 5, and 7 is a second X-axis direction address counter of the second bitmap memory 5.

【0010】図2は図1のビットマップメモリのページ
イメージを表わす説明図である。図において、21は縮
小前のイメージデータ、22は縮小後のイメージデータ
、23はデータパターンである。
FIG. 2 is an explanatory diagram showing a page image of the bitmap memory shown in FIG. In the figure, 21 is image data before reduction, 22 is image data after reduction, and 23 is a data pattern.

【0011】図3は図1の第1ビットマップメモリのア
ドレスに対する出力と、データセレクタの選択ビットを
示す説明図である。
FIG. 3 is an explanatory diagram showing the output for the address of the first bitmap memory in FIG. 1 and the selection bit of the data selector.

【0012】次に、上記この発明の実施例であるイメー
ジデータ処理装置の動作について説明する。第1Y軸方
向アドレスカウンタ1及び第1X軸方向アドレスカウン
タ2に対し、第3Y軸方向アドレスカウンタ8及び第3
X軸方向アドレスカウンタ9は、各々第1Y軸方向アド
レスカウンタ1及び第1X軸方向アドレスカウンタ2よ
りも常に1プラスされたアドレスを示しており、これら
各第1Y軸方向アドレスカウンタ1,第1X軸方向アド
レスカウンタ2,第3Y軸方向アドレスカウンタ8,第
3X軸方向アドレスカウンタ9の示すアドレスの最下位
のビットは第1ビットマップメモリ3に与えず、最下位
を除く上位のビットのアドレスが第1ビットマップメモ
リ3に与えられる。第1ビットマップメモリ3は縮小さ
れた1画素に対し4倍のデータを同時に出力することが
でき、図3に示されるように第1ビットマップメモリ3
に対し、各第1Y軸方向アドレスカウンタ1,第1X軸
方向アドレスカウンタ2,第3Y軸方向アドレスカウン
タ8,第3X軸方向アドレスカウンタ9の値が第1ビッ
トマップメモリ3に与えられる。これによって、縮小さ
れた1画素に対しX軸方向,Y軸方向に各1画素分プラ
ス方向の近接するイメージデータを得ることができる。
Next, the operation of the image data processing apparatus according to the embodiment of the present invention will be explained. For the first Y-axis direction address counter 1 and the first X-axis direction address counter 2, the third Y-axis direction address counter 8 and the third
The X-axis direction address counters 9 each indicate an address that is always incremented by 1 from the first Y-axis direction address counter 1 and the first X-axis direction address counter 2. The lowest bits of the addresses indicated by the direction address counter 2, the third Y-axis address counter 8, and the third X-axis address counter 9 are not given to the first bitmap memory 3, and the addresses of the upper bits except the lowest are given to the first bitmap memory 3. 1 bitmap memory 3. The first bitmap memory 3 can simultaneously output four times as much data for one reduced pixel, and as shown in FIG.
In contrast, the values of the first Y-axis address counter 1, the first X-axis address counter 2, the third Y-axis address counter 8, and the third X-axis address counter 9 are provided to the first bitmap memory 3. As a result, it is possible to obtain image data adjacent to each reduced pixel by one pixel in the X-axis direction and the Y-axis direction in the positive direction.

【0013】次に、データセレクタ10により縮小され
た1画素に対応する元のイメージデータに対し近接する
イメージデータも含めて選択する。この実施例の場合は
、X軸方向,Y軸方向に1ビットづつ近接するイメージ
データを含めて選択している。データセレクタ10は図
3に示される4つのデータパターン(a),(b),(
c),(d)をアドレスカウンタの値により選択できれ
ば良い。データセレクタ10によって選択されたデータ
はコンパレータ4によりしきい値と比較され、縮小した
イメージデータを1にするか0にするかを判断し、第2
ビットマップメモリ5の第2Y軸方向アドレスカウンタ
6及び第2X軸方向アドレスカウンタ7の示す位置に格
納される。次に、第1Y軸方向アドレスカウンタ1,第
1X軸方向アドレスカウンタ2,第3Y軸方向アドレス
カウンタ8,第3X軸方向アドレスカウンタ9,第2Y
軸方向アドレスカウンタ6,第2X軸方向アドレスカウ
ンタ7は順次にカウントされ連続的にイメージデータの
縮小が行われる。
Next, the data selector 10 selects the original image data corresponding to the reduced one pixel, including image data adjacent to the original image data. In the case of this embodiment, image data that are adjacent to each other by one bit in the X-axis direction and the Y-axis direction are included in the selection. The data selector 10 has four data patterns (a), (b), (
It is sufficient if c) and (d) can be selected by the value of the address counter. The data selected by the data selector 10 is compared with a threshold value by the comparator 4, and it is determined whether the reduced image data should be set to 1 or 0.
The data is stored in the bitmap memory 5 at the position indicated by the second Y-axis address counter 6 and the second X-axis address counter 7. Next, the first Y-axis direction address counter 1, the first X-axis direction address counter 2, the third Y-axis direction address counter 8, the third X-axis direction address counter 9, the second Y-axis direction address counter
The axial address counter 6 and the second X-axis address counter 7 are sequentially counted and the image data is continuously reduced.

【0014】これにより、上記従来装置においてコンパ
レータ4のしきい値を6とした場合に、図2に示される
ようなデータパターン23では縮小時にイメージデータ
のデータ抜けが発生していたが、この発明の実施例によ
れば近接するイメージデータをも含めて判断しているた
めに、イメージデータのデータ抜けを補正(補間)する
ことができる。
As a result, when the threshold value of the comparator 4 is set to 6 in the conventional device described above, the data pattern 23 as shown in FIG. According to the embodiment, since the judgment is made including the adjacent image data, it is possible to correct (interpolate) missing data in the image data.

【0015】なお、上記実施例ではプラス1としてY軸
方向及びX軸方向のアドレスカウンタを使用した場合に
ついて説明しているが、加算器等を使用しても良い。
In the above embodiment, the case where address counters in the Y-axis direction and the X-axis direction are used as plus 1 is explained, but an adder or the like may also be used.

【0016】また、上記実施例ではイメージデータを1
/4に縮小する処理装置について説明しているが、イメ
ージデータは1/2や1/3等任意の縮小率での縮小を
実現することができ、データセレクタ10のセレクト条
件やコンパレータ4のしきい値等を変化させることによ
り、イメージデータの縮小時の補正(補間)のやり方を
種々変化させることができる。
Furthermore, in the above embodiment, the image data is
Although the explanation is about a processing device that reduces the image data to 1/2 or 1/3, image data can be reduced at any reduction ratio such as 1/2 or 1/3, depending on the selection conditions of the data selector 10 and the comparator 4. By changing the threshold value etc., the method of correction (interpolation) when reducing image data can be varied in various ways.

【0017】また、上記実施例では縮小したイメージデ
ータを第2ビットマップメモリ5に転送し格納する場合
について説明しているが、転送する対象は表示装置やプ
リンタ等のイメージ出力装置であれば良く、上記実施例
と同様の効果を奏する。
Further, in the above embodiment, the case where the reduced image data is transferred to and stored in the second bitmap memory 5 is explained, but the object to be transferred may be an image output device such as a display device or a printer. , the same effect as the above embodiment is achieved.

【0018】[0018]

【発明の効果】以上のように、この発明のイメージデー
タ処理装置によれば、縮小するイメージデータ領域に近
接するイメージデータ領域に、ある一定以上の1の領域
(しきい値)が有った場合に、その近接するイメージデ
ータ領域内のデータも含めて判断し、イメージデータの
縮小処理を行うようにしたので、イメージデータの縮小
時における補正(補間)を、複雑な論理演算を行うこと
なく量子化されたデータを単純に比較するだけでイメー
ジデータの縮小処理を行うために、簡単なハードウェア
で実現することが可能となり、また高速に処理を行うこ
とができ、さらにメモリ構成やデータセレクタのセレク
ト条件やコンパレータのしきい値等を変更することによ
り、幅の広いイメージデータの縮小及び補正(補間)を
行うことができるなどの優れた効果を奏する。
As described above, according to the image data processing apparatus of the present invention, there is an area (threshold value) of 1 or more in the image data area close to the image data area to be reduced. In this case, data in the adjacent image data area is also included in the image data reduction process, so correction (interpolation) when reducing image data can be performed without performing complex logical operations. Since image data reduction processing is performed simply by comparing quantized data, it can be realized with simple hardware, high-speed processing, and memory configuration and data selector By changing the selection conditions and the threshold values of the comparator, excellent effects such as reduction and correction (interpolation) of wide image data can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の実施例であるイメージデータ処理装
置の概略構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of an image data processing device according to an embodiment of the present invention.

【図2】図1のビットマップメモリのページイメージを
表わす説明図である。
FIG. 2 is an explanatory diagram showing a page image of the bitmap memory in FIG. 1;

【図3】図1の第1ビットマップメモリのアドレスに対
する出力と、データセレクタの選択ビットを示す説明図
である。
FIG. 3 is an explanatory diagram showing outputs for addresses of the first bitmap memory in FIG. 1 and selection bits of a data selector.

【図4】従来のイメージデータ縮小処理装置の概略構成
を示すブロック図である。
FIG. 4 is a block diagram showing a schematic configuration of a conventional image data reduction processing device.

【図5】図4のビットマップメモリのページイメージを
表わす説明図である。
FIG. 5 is an explanatory diagram showing a page image of the bitmap memory in FIG. 4;

【符号の説明】[Explanation of symbols]

1    第1Y軸方向アドレスカウンタ2    第
1X軸方向アドレスカウンタ3    第1ビットマッ
プメモリ 4    コンパレータ 5    第2ビットマップメモリ 6    第2Y軸方向アドレスカウンタ7    第
2X軸方向アドレスカウンタ8    第3Y軸方向ア
ドレスカウンタ9    第3X軸方向アドレスカウン
タ10    データセレクタ 21    縮小前のイメージデータ 22    縮小後のイメージデータ 23,24    データパターン
1 First Y-axis address counter 2 First X-axis address counter 3 First bitmap memory 4 Comparator 5 Second bitmap memory 6 Second Y-axis address counter 7 Second X-axis address counter 8 Third Y-axis address counter 9 Third X-axis direction address counter 10 Data selector 21 Image data before reduction 22 Image data after reduction 23, 24 Data pattern

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  ビットマップメモリに存在するイメー
ジデータを1/Nに縮小して、他のビットマップメモリ
や表示装置等に転送する場合のイメージデータ処理装置
において、縮小するイメージデータに、この縮小するイ
メージデータの縮小単位に近接するデータも含めてデー
タを選択するデータ選択手段と、このデータ選択手段に
より選択されたデータに基づいてイメージデータの縮小
時の判断をする縮小判断手段とを備え、縮小されたイメ
ージデータに補正(補間)を行うことを特徴とするイメ
ージデータ処理装置。
Claim 1: In an image data processing device that reduces image data existing in a bitmap memory to 1/N and transfers it to another bitmap memory, display device, etc., this reduction is applied to the image data to be reduced. data selection means for selecting data including data close to the reduction unit of the image data to be reduced, and reduction determination means for determining when to reduce the image data based on the data selected by the data selection means, An image data processing device characterized by performing correction (interpolation) on reduced image data.
JP3132745A 1991-06-04 1991-06-04 Image data processor Pending JPH04358289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3132745A JPH04358289A (en) 1991-06-04 1991-06-04 Image data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3132745A JPH04358289A (en) 1991-06-04 1991-06-04 Image data processor

Publications (1)

Publication Number Publication Date
JPH04358289A true JPH04358289A (en) 1992-12-11

Family

ID=15088596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3132745A Pending JPH04358289A (en) 1991-06-04 1991-06-04 Image data processor

Country Status (1)

Country Link
JP (1) JPH04358289A (en)

Similar Documents

Publication Publication Date Title
JP4209599B2 (en) Two-dimensional nonlinear interpolation system and interpolation method, and two-dimensional mixed interpolation system and mixed interpolation method
US4607340A (en) Line smoothing circuit for graphic display units
JPH06245056A (en) Extending and smoothing processor of picture data
JP4910254B2 (en) Image processing apparatus and method
US5606656A (en) Image data processing unit for forming a plurality of identical images in a single output image area
JPH04358289A (en) Image data processor
JP2000270208A (en) Image processor and image processing method
JPH04199975A (en) Image forming device
JPH04329483A (en) Image processor
JP3225884B2 (en) Image processing device, image processing method, image reading device, copying machine, and recording medium
JP3557650B2 (en) Television signal interpolation method and interpolation circuit
JPH11168610A (en) Image processor
JP2906717B2 (en) Image scaling method
JP3877054B2 (en) Image reduction scaling device
JP3413968B2 (en) Television signal interpolation circuit
JP2825927B2 (en) Image processing device
JPH0451369A (en) Picture display control method for picture processor
JP2974498B2 (en) Printing equipment
JPH0571892U (en) Image enlargement processing circuit
JP3285349B2 (en) Dither image enlarger
JPH0227486A (en) Image scaling device
JP2903175B2 (en) Image processing device
JPH0744730A (en) Image conversion processing method
JPS62221275A (en) Picture processing system capable of enlargement/ reduction
JPH06189116A (en) Image information processor