JPH04355924A - Insulating film forming method - Google Patents
Insulating film forming methodInfo
- Publication number
- JPH04355924A JPH04355924A JP7447091A JP7447091A JPH04355924A JP H04355924 A JPH04355924 A JP H04355924A JP 7447091 A JP7447091 A JP 7447091A JP 7447091 A JP7447091 A JP 7447091A JP H04355924 A JPH04355924 A JP H04355924A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- insulating film
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 55
- 238000000137 annealing Methods 0.000 claims abstract description 47
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000001257 hydrogen Substances 0.000 claims abstract description 47
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 47
- 239000001301 oxygen Substances 0.000 claims abstract description 46
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 46
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000004544 sputter deposition Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 238000001552 radio frequency sputter deposition Methods 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 136
- 239000004065 semiconductor Substances 0.000 description 35
- 230000015572 biosynthetic process Effects 0.000 description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 230000005669 field effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000002585 base Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 2
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、半導体界面との界面特
性が優れた酸化珪素膜を作製する方法を提供するもので
ある。FIELD OF INDUSTRIAL APPLICATION The present invention provides a method for producing a silicon oxide film having excellent interfacial properties with a semiconductor interface.
【0002】0002
【従来の技術】一般に酸化物の絶縁膜としては、絶縁ゲ
イト型電解効果トランジスタのゲート絶縁膜や、ガラス
基板上に半導体装置を形成するに際してガラス基板上に
形成する下地絶縁膜が知られている。そして、その作製
法としては、熱酸化法、光CVD法、スパッタリング法
が知られている。[Prior Art] In general, oxide insulating films are known as gate insulating films of insulated gate field effect transistors and base insulating films formed on glass substrates when semiconductor devices are formed on glass substrates. . Known methods for manufacturing the same include a thermal oxidation method, a photo-CVD method, and a sputtering method.
【0003】熱酸化法は400〜500℃以上の温度で
酸素とシランとを反応させて酸化珪素膜を基体上に形成
するのが代表的な例であるが、薄膜型の絶縁ゲイト型電
界効果トランジスタ(以下TFTと記す)のゲート絶縁
膜をこの熱酸化法で形成しようとすると、この際の熱エ
ネルギーによって、一導電型の半導体(例えばN型半導
体やP型半導体)の一導電型を付与する不純物(例えば
、ボロン、リン)が真正半導体などの不要な部分へ拡散
したり、その他不要な熱ダメージを与えてしまう問題が
あった。A typical example of the thermal oxidation method is to form a silicon oxide film on a substrate by reacting oxygen and silane at a temperature of 400 to 500°C or higher, but a thin film type insulated gate field effect method When attempting to form a gate insulating film of a transistor (hereinafter referred to as TFT) using this thermal oxidation method, the thermal energy at this time imparts one conductivity type to a semiconductor (for example, an N-type semiconductor or a P-type semiconductor). There is a problem in that impurities (for example, boron, phosphorus) diffuse into unnecessary parts of the genuine semiconductor or cause other unnecessary thermal damage.
【0004】しかし、熱酸化法は2×1010eV−1
cm−2程度の良好な界面準位密度が得られるために前
述のような問題点があるにもかかわらず多用されている
。[0004] However, the thermal oxidation method
Since a good interface state density of about cm-2 can be obtained, it is widely used despite the above-mentioned problems.
【0005】また、光CVD法による方法は熱の影響が
全くないので、熱酸化法のような問題を解決することが
でき、しかも熱酸化法に匹敵する界面準位を実現できる
という利点を有する。しかしながら、成膜速度が非常に
遅いう欠点があり、生産性が低いという問題があった。
さらに、光CVD装置において用いられるUV光ランプ
に代表される紫外光源は寿命が短く、値段が高いという
コスト的な問題もあった。[0005] Furthermore, since the photo-CVD method is not affected by heat at all, it can solve the problems of the thermal oxidation method, and has the advantage of being able to realize interface states comparable to the thermal oxidation method. . However, it has the disadvantage that the film formation rate is very slow, resulting in low productivity. Furthermore, the ultraviolet light source typified by the UV light lamp used in the photo-CVD apparatus has a short lifespan and is expensive, which is a cost problem.
【0006】スパッタリングによる方法は、150℃以
下の低温で成膜ができ、しかも成膜速度が速く、大面積
に均一に成膜できる。LSI等の集積回路例えばDRA
M(ダイナミクメモリ)のセルにおけるキャパシタ等に
用いられる酸化タンタルや酸化チタン、チタン酸バリウ
ム、チタン酸鉛等をターゲットを用意するだけで、成膜
することができる。等の特徴を有している。[0006] The sputtering method allows film formation at a low temperature of 150° C. or lower, has a fast film formation rate, and can uniformly form a film over a large area. Integrated circuits such as LSI, e.g. DRA
Films of tantalum oxide, titanium oxide, barium titanate, lead titanate, etc. used for capacitors in M (dynamic memory) cells can be formed by simply preparing a target. It has the following characteristics.
【0007】特に、酸素100%雰囲気中においてシリ
コンターゲットを用いてスパッタリングすることによっ
て得られた酸化珪素膜は、熱酸化法に匹敵する7×10
10eV−1cm−2程度の低い界面準位密度を有して
おり、しかも酸化珪素膜中においては不要物であるアル
ゴン原子のイオンが膜中に存在することがないので、固
定電荷の存在しない安定な絶縁膜を得ることができる。
しかしながら、この酸素100%雰囲気中におけるスパ
ッタリングによって得られた酸化珪素膜は、水素熱アニ
ールによって水素化しなければ全く実用に耐える絶縁膜
とはならなった。In particular, a silicon oxide film obtained by sputtering using a silicon target in a 100% oxygen atmosphere has a 7×10
It has a low interface state density of about 10 eV-1 cm-2, and since ions of argon atoms, which are unnecessary in silicon oxide films, do not exist in the film, it is stable with no fixed charges. It is possible to obtain a high-quality insulating film. However, the silicon oxide film obtained by sputtering in a 100% oxygen atmosphere would not be a practical insulating film unless it was hydrogenated by hydrogen thermal annealing.
【0008】[0008]
【発明が解決しようとする課題】スパッタリングによっ
て得られた酸化珪素膜は、水素熱アニールを行わければ
実用にならない。本発明は、この水素熱アニールの最適
条件を得ることを発明の目的とする。[Problems to be Solved by the Invention] A silicon oxide film obtained by sputtering cannot be put to practical use unless it is subjected to hydrogen thermal annealing. An object of the present invention is to obtain optimal conditions for this hydrogen thermal annealing.
【0009】[0009]
【課題を解決すための手段】本発明は、酸素100%雰
囲気中におけるスパッタリングにより基体上に酸化物絶
縁膜を形成する工程と、前期酸化物絶縁膜を250℃か
ら350℃の水素雰囲気中において、水素熱アニールす
ることを特徴とする絶縁膜作製方法である。[Means for Solving the Problems] The present invention includes a step of forming an oxide insulating film on a substrate by sputtering in a 100% oxygen atmosphere, and a step of forming the oxide insulating film on a substrate in a hydrogen atmosphere at 250°C to 350°C. This is an insulating film manufacturing method characterized by hydrogen thermal annealing.
【0010】本発明における基体というのは、ガラス基
板等の基板や、半導体層、金属であって、その上面また
は側面または周囲に電気的絶縁または電気的保護または
絶縁膜における電子現象を利用する目的で酸化物絶縁膜
が形成されるものをいう。絶縁膜における電子現象とは
、例えば絶縁膜(絶縁体)と半導体の界面における電子
現象であって、応用例としては絶縁ゲイト型電界効果ト
ランジスタ(TFT)、MIM型素子、MIS型素子等
がある。その他酸化物絶縁膜を利用したものとしては、
半導体集積回路におけるキャパシタ、半導体装置が形成
されるガラス基板上に下地膜として形成される酸化珪素
膜などがある。[0010] In the present invention, the substrate refers to a substrate such as a glass substrate, a semiconductor layer, or a metal, and the top surface, side surface, or periphery of the substrate is used for electrical insulation, electrical protection, or for the purpose of utilizing electronic phenomena in an insulating film. oxide insulating film is formed. An electronic phenomenon in an insulating film is, for example, an electronic phenomenon at the interface between an insulating film (insulator) and a semiconductor, and examples of its application include insulated gate field effect transistors (TFTs), MIM type elements, MIS type elements, etc. . Other methods using oxide insulating films include:
There are silicon oxide films formed as base films on glass substrates on which capacitors and semiconductor devices are formed in semiconductor integrated circuits.
【0011】本発明の構成におけるスパッタリングは、
絶縁被膜を形成する際に一般に広く用いられているマグ
ネトロン型RFスパッタ装置を用いるのが好ましいが、
他のスパッタ法を用いてもよい。酸素100%の雰囲気
でスパッタリングを行うのは、不純物の混入しない緻密
な電気的に安定した絶縁膜を得るためである。また、水
素100%雰囲気において、250〜350℃の温度で
熱アニールを行うのは、7×1010eV−1cm−2
程度の良好な界面準位を得るためには、この温度範囲に
おいて30〜60分熱アニールを行うことが最適である
という本発明人が行った実験結果に基づくものである。
以下実施例を示し、本発明の構成を詳細に説明する。[0011] The sputtering in the configuration of the present invention is as follows:
It is preferable to use a magnetron-type RF sputtering device, which is generally widely used when forming an insulating film.
Other sputtering methods may also be used. The reason why sputtering is performed in an atmosphere of 100% oxygen is to obtain a dense and electrically stable insulating film that does not contain impurities. In addition, thermal annealing at a temperature of 250 to 350°C in a 100% hydrogen atmosphere is 7 x 1010eV-1cm-2.
This is based on the experimental results conducted by the present inventor that it is optimal to perform thermal annealing for 30 to 60 minutes in this temperature range in order to obtain a good level of interface state. EXAMPLES The structure of the present invention will be explained in detail below with reference to Examples.
【0012】0012
〔実施例1〕本実施例は、シリコン基板上に酸化珪素膜
を酸素100%雰囲気中において形成し、さらに水素雰
囲気中において350度の温度で30分間水素熱アニー
ルを行った絶縁膜の特性評価を行ったものである。[Example 1] This example evaluates the characteristics of an insulating film in which a silicon oxide film is formed on a silicon substrate in a 100% oxygen atmosphere and then subjected to hydrogen thermal annealing at a temperature of 350 degrees for 30 minutes in a hydrogen atmosphere. This is what was done.
【0013】本実施例においては、試料としてシリコン
基板上にマグイネトロン型RFスパッタ装置を用い酸化
珪素膜を作製した。この試料の作製条件は、RF出力4
00W、成膜圧力0.5pa、酸素100%雰囲気、基
板温度150℃で行った。また、ターゲットには多結晶
珪素のインゴットを用いた。In this example, a silicon oxide film was formed on a silicon substrate as a sample using a maginetron type RF sputtering device. The preparation conditions for this sample were as follows: RF output: 4
00W, a film formation pressure of 0.5pa, an atmosphere of 100% oxygen, and a substrate temperature of 150°C. Furthermore, a polycrystalline silicon ingot was used as the target.
【0014】このスパッタリング時の基板温度は常温付
近においても可能である。また、基板及びターゲットか
ら離れた場所において光エネルギー、電磁エネルギー、
あるいはECR条件を利用して酸素雰囲気をより活性化
あるいはよりプラズマ化(電離度を高める)することは
、緻密な酸化物絶縁膜(本実施例においては酸化珪素膜
)を形成するために効果がある。[0014] The substrate temperature during sputtering can be around room temperature. In addition, optical energy, electromagnetic energy,
Alternatively, using ECR conditions to make the oxygen atmosphere more active or more plasmatic (increase the degree of ionization) is effective for forming a dense oxide insulating film (silicon oxide film in this example). be.
【0015】図1〜図3に本実施例で作製した酸化珪素
膜のスパッタリング時における成膜雰囲気中の酸素分圧
比と酸化珪素膜の諸特性の関係を示したグラフを示す。
本実施例においては、酸素(O2 )とアルゴン(Ar
)との混合雰囲気中においてスパッタリングを行い、酸
素とアルゴンの混合比を変化させることによって酸素分
圧を変化させた。酸素分圧は、((酸素分圧/(酸素分
圧+アルゴン分圧))で定義される。よって、酸素分圧
比が1.0ということは、酸素100%雰囲気というこ
とである。なお、本実施例においては、成膜時の酸素分
圧以外のパラメーターは全て同一条件にて行なった。FIGS. 1 to 3 are graphs showing the relationship between the oxygen partial pressure ratio in the film forming atmosphere and various characteristics of the silicon oxide film during sputtering of the silicon oxide film produced in this example. In this example, oxygen (O2) and argon (Ar
), and the oxygen partial pressure was changed by changing the mixing ratio of oxygen and argon. Oxygen partial pressure is defined as ((oxygen partial pressure/(oxygen partial pressure + argon partial pressure)). Therefore, an oxygen partial pressure ratio of 1.0 means an atmosphere of 100% oxygen. In this example, all parameters other than the oxygen partial pressure during film formation were performed under the same conditions.
【0016】図1は、成膜時における雰囲気の酸素分圧
比と試料のシリコン基板と酸化珪素膜の界面における界
面準位密度との関係を示したグラフである。界面準位密
度の測定は、実施例2において説明する試料ならびに測
定法を用いて行なった。FIG. 1 is a graph showing the relationship between the oxygen partial pressure ratio of the atmosphere during film formation and the interface state density at the interface between the silicon substrate and silicon oxide film of the sample. The interface state density was measured using the sample and measurement method described in Example 2.
【0017】図2は、成膜時における雰囲気の酸素分圧
比とフラットバンド電圧VFBの関係を示したものであ
る。図2の特性を調べるために、試料としてシリコン半
導体(200μm厚)上に酸化珪素膜(1000Å厚)
をスパッタリング法によって形成し、さらにこの酸化珪
素膜を水素雰囲気中において350℃の温度で30分水
素熱アニールを行い、この酸化珪素膜上に1mmφのア
ルミニウム電極を形成したものを用いた。FIG. 2 shows the relationship between the oxygen partial pressure ratio of the atmosphere and the flat band voltage VFB during film formation. In order to investigate the characteristics shown in Figure 2, a silicon oxide film (1000 Å thick) was used as a sample on a silicon semiconductor (200 μm thick).
was formed by a sputtering method, and this silicon oxide film was subjected to hydrogen thermal annealing at a temperature of 350° C. for 30 minutes in a hydrogen atmosphere, and an aluminum electrode of 1 mm diameter was formed on this silicon oxide film.
【0018】本実施例においては、拡散炉を用いて水素
熱アニールを行なったがLPCVD装置や熱CVDの装
置等を用いてもよい。また、処理能力を高めるために一
般には基板を立てた状態でアニールを行なうが、基板に
大面積ガラス基板を用いた場合には重力による影響を均
一にするためにガラス基板を水平にするとよい。In this embodiment, hydrogen thermal annealing was performed using a diffusion furnace, but an LPCVD device, a thermal CVD device, or the like may also be used. Furthermore, in order to increase processing capacity, annealing is generally performed with the substrate in an upright position, but when a large-area glass substrate is used as the substrate, it is preferable to hold the glass substrate horizontally to even out the influence of gravity.
【0019】図1より、成膜時の酸素分圧が高い方が界
面準位密度が低いことがわかる。この場合、成膜時の酸
素分圧以外の条件は同一であるのだから界面準位密度は
成膜時の酸素分圧に依存していると考えてよい。From FIG. 1, it can be seen that the higher the oxygen partial pressure during film formation, the lower the interface state density. In this case, since the conditions other than the oxygen partial pressure during film formation are the same, it can be considered that the interface state density depends on the oxygen partial pressure during film formation.
【0020】フラットバンド電圧VFBとは、絶縁膜中
の固定電荷の影響を打ち消すのに必要な電圧であり、こ
の値が低い程絶縁膜としての特性が高いことを示す。The flat band voltage VFB is a voltage necessary to cancel the influence of fixed charges in the insulating film, and the lower the value, the better the characteristics of the insulating film.
【0021】図2を見れば明らかなように、スパッタリ
ング時における雰囲気中の酸素の割合(酸素分圧)が高
くなる程フラットバンド電圧が低下していることがわか
る。即ち、図2は酸素の割合が高い雰囲気におけるスパ
ッタリングによって得た酸化珪素膜は、その絶縁膜とし
ての特性が優れていることを示している。また、酸素の
割合は可能な限り高いほうが良く、できれば酸素100
%雰囲気中においてスパッタリングするのがよいことも
図1、図2より明らかである。As is clear from FIG. 2, it can be seen that the flat band voltage decreases as the proportion of oxygen (oxygen partial pressure) in the atmosphere during sputtering increases. That is, FIG. 2 shows that the silicon oxide film obtained by sputtering in an atmosphere with a high oxygen content has excellent properties as an insulating film. Also, it is better to have the oxygen percentage as high as possible, preferably 100% oxygen.
It is also clear from FIGS. 1 and 2 that it is preferable to perform sputtering in an atmosphere of 50%.
【0022】図3は、成膜時における酸素分圧と絶縁耐
圧の関係を示したものである。この場合における絶縁耐
圧とは、前述の1mmφのアルミ電極へのリーク電流が
1μAを超えた時の電圧とした。この測定値は試料によ
ってバラツキが大きいため、X(中央の黒点),σ(分
散シグマ値)(上下限)を示す。図3を見れば明らかな
ようにスパッタリング時における雰囲気の酸素の割合(
酸素分圧)が大きい方が耐圧も高く、その試料によるバ
ラツキも小さいことがわかる。この耐圧の測定において
試料によってバラツキが大きいということは、絶縁膜と
しての安定性が悪いことを示している。また、大量生産
において、特性にバラツキが出てしまうのは産業上好ま
しくないことはいうまでもない。FIG. 3 shows the relationship between oxygen partial pressure and dielectric breakdown voltage during film formation. The dielectric strength voltage in this case was defined as the voltage when the leakage current to the 1 mmφ aluminum electrode exceeded 1 μA. Since this measured value varies widely depending on the sample, X (center black dot) and σ (dispersion sigma value) (upper and lower limits) are shown. As is clear from Figure 3, the proportion of oxygen in the atmosphere during sputtering (
It can be seen that the larger the oxygen partial pressure), the higher the withstand pressure, and the smaller the variation depending on the sample. The large variation depending on the sample in the measurement of this breakdown voltage indicates that the stability as an insulating film is poor. Furthermore, it goes without saying that in mass production, it is undesirable from an industrial perspective for characteristics to vary.
【0023】図3より酸素100%雰囲気中のスパッタ
リングによって成膜した酸化珪素膜が最も電気的に安定
した絶縁膜であることがわかる。It can be seen from FIG. 3 that the silicon oxide film formed by sputtering in a 100% oxygen atmosphere is the most electrically stable insulating film.
【0024】図1、図2、図3が示すように成膜時に雰
囲気中のアルゴンの割合が高くなると、成膜された酸化
珪素膜の絶縁膜としての特性が悪化してしまう。この理
由は、酸化珪素膜中においては不要な不純物であるアル
ゴンの原子が酸化珪素膜中において、固定電荷として作
用してしまうからである。また、スパッタ時におけるア
ルゴンイオンによる酸化珪素膜表面のダメージもこれら
特性のバラツキの原因となる。As shown in FIGS. 1, 2, and 3, when the proportion of argon in the atmosphere increases during film formation, the characteristics of the formed silicon oxide film as an insulating film deteriorate. The reason for this is that argon atoms, which are unnecessary impurities in the silicon oxide film, act as fixed charges in the silicon oxide film. Furthermore, damage to the surface of the silicon oxide film caused by argon ions during sputtering also causes variations in these characteristics.
【0025】本実施例においては、酸化物の絶縁膜とし
て酸化珪素を例にとり説明を行うが、酸化物であれば半
導体集積回路のキャパシタとして用いられる酸化タンタ
ル、酸化チタン、チタン酸バリウム、チタン酸鉛等の金
属酸化物絶縁膜を本発明の構成で成膜することができる
。具体的には、酸素100%雰囲気中において前記金属
酸化物または金属のターゲットを用いてスパッタリング
にて成膜を行い、さらに250℃〜350℃の水素雰囲
気中における水素熱アニールを行って、絶縁膜を形成す
るのである。In this example, silicon oxide is used as an example of the oxide insulating film. A metal oxide insulating film such as lead can be formed with the structure of the present invention. Specifically, a film is formed by sputtering using the metal oxide or metal target in a 100% oxygen atmosphere, and then hydrogen thermal annealing is performed in a hydrogen atmosphere at 250°C to 350°C to form an insulating film. It forms.
【0026】さらに、酸化物半導体あるいは酸化物絶縁
物、酸化物超伝導体等の酸化物をスパッタリング方法に
よって被膜形成するのに本発明の構成を適用すると、緻
密な酸化物が形成できることはいまでもない。この場合
は、水素熱アニールに代わりに他の適当なアニール方法
を用いればよい。Furthermore, when the structure of the present invention is applied to forming a film of an oxide such as an oxide semiconductor, an oxide insulator, or an oxide superconductor by a sputtering method, it is possible to form a dense oxide. do not have. In this case, other suitable annealing methods may be used instead of hydrogen thermal annealing.
【0027】以上、実施例1においては、スパッタリン
グによって成膜された酸化珪素膜の絶縁膜としての評価
を通して成膜時に雰囲気を酸素100%にすることの効
果、根拠を説明したが、以下実施例2において、成膜後
の膜を250℃〜350℃の水素雰囲気中におけて水素
熱アニールすることの効果、根拠を説明する。Above, in Example 1, the effect and basis of making the atmosphere 100% oxygen during film formation was explained through evaluation of the silicon oxide film formed by sputtering as an insulating film. 2, the effect and basis of hydrogen thermal annealing of the formed film in a hydrogen atmosphere at 250° C. to 350° C. will be explained.
【0028】〔実施例2〕本実施例においては、本発明
の構成であるスパッタリング後の水素熱アニールについ
て実験結果に基づいて説明する。図4には、半導体装置
に用いられる絶縁膜評価法の試料としては周知のMIS
型の構成が示されている。図4に示される構成は、厚さ
200μmの多結晶シリコンウェハー41上に、本発明
の構成である酸素100%雰囲気、基板温度150℃、
RF出力400W、成膜圧力0.5Paの成膜条件で、
ターゲットに多結晶シリコンターゲットを用い、マグネ
トロン型RFスパッタ装置で酸化珪素膜(SiO2)膜
42を成膜し、成膜した酸化珪素膜を30分水素熱アニ
ールし、さらにアルミ電極43、44を設けたものであ
る。尚アニール時間は30分であり、大気圧において水
素を1リットル/分流入させた。[Example 2] In this example, hydrogen thermal annealing after sputtering, which is the structure of the present invention, will be explained based on experimental results. Figure 4 shows the well-known MIS as a sample of the insulating film evaluation method used for semiconductor devices.
The composition of the mold is shown. In the configuration shown in FIG. 4, a 200 μm thick polycrystalline silicon wafer 41 is placed on a 200 μm thick polycrystalline silicon wafer 41 in a 100% oxygen atmosphere, at a substrate temperature of 150° C.
Under the film forming conditions of RF output 400 W and film forming pressure 0.5 Pa,
Using a polycrystalline silicon target as a target, a silicon oxide film (SiO2) film 42 is formed using a magnetron type RF sputtering device, the formed silicon oxide film is subjected to hydrogen thermal annealing for 30 minutes, and aluminum electrodes 43 and 44 are further provided. It is something that The annealing time was 30 minutes, and hydrogen was flowed at 1 liter/minute at atmospheric pressure.
【0029】図5には、周知のRamp Volta
geを加えることによって得た低周波におけるC−V特
性を示す。C−V特性の測定法としては、アルミ電極4
3、44に電圧を加えることによって行なった。FIG. 5 shows the well-known Ramp Volta
It shows the CV characteristics at low frequencies obtained by adding ge. As a method for measuring C-V characteristics, aluminum electrode 4
This was done by applying a voltage to 3 and 44.
【0030】図5のC−V特性の各曲線は、水素熱アニ
ール時の温度に違いに対応する。図5に示す通り、Cー
V特性を示す各曲線には水素熱アニール時の温度または
その有無が付与してある。水素熱アニール時間以外のパ
ラメーターは各CーV特性を示す試料において共通であ
る。Each curve of the CV characteristic in FIG. 5 corresponds to a difference in temperature during hydrogen thermal annealing. As shown in FIG. 5, each curve showing the CV characteristics is given the temperature during hydrogen thermal annealing or its presence or absence. Parameters other than the hydrogen thermal annealing time are common to each sample exhibiting CV characteristics.
【0031】図5に示される通り、水素熱アニール温度
が350度の場合が最も良好なC−V特性が得られた。
このCーV特性の評価方法については、後に〔補足説明
〕として説明する。As shown in FIG. 5, the best C-V characteristics were obtained when the hydrogen thermal annealing temperature was 350 degrees. The evaluation method of this CV characteristic will be explained later as [supplementary explanation].
【0032】この測定法によって得られたC−V特性の
急峻さは、この測定に用いた酸化珪素膜を図6に示す絶
縁ゲイト型電界効果トランジスタのゲート酸化膜として
用いた場合のID −VG 特性にそのまま反映する。
従って、一見その曲線の急峻性がよいように見えるアニ
ール温度450度の場合のC−V特性の酸化珪素膜をゲ
ート酸化膜として用いて図6に示す絶縁ゲイト型電界効
果トランジスタ作製した場合、図4に表れている曲線の
一部の乱れが、そのまま絶縁ゲイト型電界効果トランジ
スタのID −VG 特性に表れてしまい、不安定動作
の原因となる。The steepness of the CV characteristic obtained by this measurement method is similar to that of ID -VG when the silicon oxide film used in this measurement is used as the gate oxide film of an insulated gate field effect transistor shown in FIG. It is directly reflected in the characteristics. Therefore, when the insulated gate field effect transistor shown in FIG. 6 is fabricated using a silicon oxide film with C-V characteristics at an annealing temperature of 450 degrees, which appears to have a good curve steepness, as the gate oxide film, the insulated gate field effect transistor shown in FIG. The partial disturbance of the curve shown in 4 directly appears in the ID-VG characteristics of the insulated gate field effect transistor, causing unstable operation.
【0033】しかもアニール温度450度の場合のC−
V特性を示す試料の絶縁膜と半導体の界面での界面準位
密度は、水素熱アニール温度が350度の場合よりも高
くなる。これは、何らかの原因によって図4に示される
曲線の一部の乱れの原因である新たな準位が、界面近傍
における半導体の禁止帯に発生するためであると考えら
れる。この何らかの原因の一つとしてシリコンと酸化珪
素の熱膨張係数の違いが考えられる。Moreover, C- when the annealing temperature is 450 degrees
The interface state density at the interface between the insulating film and the semiconductor of the sample exhibiting V characteristics is higher than when the hydrogen thermal annealing temperature is 350 degrees. This is considered to be because a new level is generated in the forbidden band of the semiconductor in the vicinity of the interface, which causes some disturbance in the curve shown in FIG. 4 for some reason. One possible cause of this is the difference in thermal expansion coefficient between silicon and silicon oxide.
【0034】図6には、絶縁ゲイト型電界効果トランジ
スタ(TFT)の一例としてNチャネル型絶縁ゲイト型
電界効果トランジスタ(NTFT)を示す。図6におい
て61はガラス基板、62は下地酸化珪素膜、63はソ
ース領域、64はチャネル領域、65はドレイン領域、
66ゲート絶縁膜、67はソース電極、68はゲート電
極、69はドレイン電極、601は層間絶縁物である。
図6に示すのはNTFTであるが、もちろPTFTであ
ってもよい。また、TFTとしては図6の形式に限らな
いことはいうまでもない。FIG. 6 shows an N-channel insulated gate field effect transistor (NTFT) as an example of an insulated gate field effect transistor (TFT). In FIG. 6, 61 is a glass substrate, 62 is a base silicon oxide film, 63 is a source region, 64 is a channel region, 65 is a drain region,
66 is a gate insulating film, 67 is a source electrode, 68 is a gate electrode, 69 is a drain electrode, and 601 is an interlayer insulator. Although NTFT is shown in FIG. 6, PTFT may also be used. Further, it goes without saying that the TFT is not limited to the format shown in FIG.
【0035】図5を見れば判るように成膜後にアニール
を行わない酸化珪素膜のC−V特性はフラットに近く、
この酸化珪素膜をゲート酸化膜として用いても良好なI
D −VG 特性、即ち急峻性を有したID −VG
特性を持つ絶縁ゲイト型電界効果トランジスタを得るこ
とができない。As can be seen from FIG. 5, the C-V characteristics of a silicon oxide film that is not annealed after film formation are nearly flat;
Even if this silicon oxide film is used as a gate oxide film, a good I
D -VG characteristic, that is, ID -VG with steepness
It is not possible to obtain an insulated gate field effect transistor with the characteristics.
【0036】図5は、アニール時の温度を徐々に高くし
ていくと、C−V特性が改善されることを示している。FIG. 5 shows that the CV characteristics are improved by gradually increasing the temperature during annealing.
【0037】また、下記[0037] Also, the following
【表1】
には、各試料の絶縁膜である酸化珪素膜42と多結晶シ
リコン41との界面における界面準位密度と水素熱アニ
ール時の温度との関係を表にまとめてある。Table 1 summarizes the relationship between the interface state density at the interface between the silicon oxide film 42, which is an insulating film, and polycrystalline silicon 41 of each sample and the temperature during hydrogen thermal annealing.
【0038】[0038]
【表1】[Table 1]
【0039】表1に示すように、アニール温度が350
度の場合、界面準位密度は7×1010eV−1cm−
2程度であるが、アニール温度が300度の場合には1
×1011eV−1cm−2、アニール温度が250度
の場合には3×1011eV−1cm−2、アニールし
ない場合が1×1012eV−1cm−2となってしま
う。As shown in Table 1, when the annealing temperature is 350
In the case of
It is about 2, but when the annealing temperature is 300 degrees, it is about 1.
x 1011 eV-1 cm-2, 3 x 1011 eV-1 cm-2 when the annealing temperature is 250 degrees, and 1 x 1012 eV-1 cm-2 when no annealing is performed.
【0040】界面準位の測定は、周知のHigh Lo
w Frequency C−V法を用いて測定した
。この方法は、高周波信号を加えた場合におけるC−V
特性と低周波信号を加えた場合におけるC−V特性の比
較からMIS構造のIとS即ちこの場合は、絶縁膜42
と多結晶半導体層41との界面の界面準位密度の値を求
める方法である。The interface state can be measured using the well-known High Lo
w Frequency Measured using the CV method. This method is based on the C-V when a high frequency signal is applied.
From the comparison of the characteristics and the CV characteristics when a low frequency signal is added, the I and S of the MIS structure, that is, in this case, the insulating film 42
This is a method of determining the value of the interface state density at the interface between the polycrystalline semiconductor layer 41 and the polycrystalline semiconductor layer 41.
【0041】表1に示す各試料の界面準位密度を比較す
ると、最も界面準位密度が低いのが水素熱アニール温度
350度の場合であり、TFTのゲート酸化膜として用
いるには水素熱アニール温度350度の場合の酸化珪素
膜が最適である。Comparing the interface state density of each sample shown in Table 1, the interface state density is the lowest when the hydrogen thermal annealing temperature is 350 degrees. A silicon oxide film at a temperature of 350 degrees is optimal.
【0042】一般的なTFTのゲート酸化膜とチャネル
形成領域の界面における実用的な界面準位密度として1
011eV−1cm−2程度の値を求めるのであれば、
本発明の構成にあるように水素熱アニールは水素100
%雰囲気中で、温度250度〜350度、アニール時間
は30〜60分で行うのがよいと表1より結論できる。The practical interface state density at the interface between the gate oxide film and the channel forming region of a typical TFT is 1.
If you want to find a value of about 011eV-1cm-2,
As in the configuration of the present invention, hydrogen thermal annealing is performed using hydrogen 100%
It can be concluded from Table 1 that annealing is preferably performed in an atmosphere of 250 to 350 degrees Celsius and annealing time of 30 to 60 minutes.
【0043】また、アニールの時間については、30分
以上行なってもその効果に大きな違いがなかった。しか
しながら、ばらつきなく水素熱アニールの効果を得るの
であれば30〜60分の時間をかけるのがよい。Regarding the annealing time, there was no significant difference in the effect even if the annealing was performed for 30 minutes or more. However, if the effect of hydrogen thermal annealing is to be obtained without variation, it is better to take 30 to 60 minutes.
【0044】本実施例において、アニール時の雰囲気を
水素以外の気体、例えば窒素とすると全く効果を得るこ
とができなかった。界面準位密度の発生要因としては、
界面の遷移層の構造・組成に起因する結合欠陥すなわち
不対結合手によるもの、半導体表面の点欠陥によるもの
、界面近傍のボンドのボンド長やボンド角の乱れによる
もの等が考えられている。(参考文献 応用物理ハン
ドブックP423 平成2年3月30日発行 丸善
株式会社発行)In this example, if the atmosphere during annealing was a gas other than hydrogen, such as nitrogen, no effect could be obtained at all. The factors that cause the interface state density are:
Possible causes include bond defects caused by the structure and composition of the transition layer at the interface, that is, dangling bonds, point defects on the semiconductor surface, and disturbances in the bond length and bond angle of bonds near the interface. (Reference: Applied Physics Handbook P423 Published March 30, 1990 Published by Maruzen Co., Ltd.)
【0045】一方、アモルファス半導体の不対結合手の
中和方法として水素プラズマを用いる方法が知られてい
る。上述のように界面準位の発生が界面における不対結
合手あるいは点欠陥あるいは結合手の乱れによるもので
あるならば、当然水素化による不対結合手の中和が大き
な効果を持つことが考えられる。On the other hand, a method using hydrogen plasma is known as a method for neutralizing dangling bonds in an amorphous semiconductor. As mentioned above, if the generation of interface states is due to dangling bonds, point defects, or disordered bonds at the interface, it is natural that neutralization of dangling bonds by hydrogenation would have a large effect. It will be done.
【0046】本発明の構成において、アニールに水素を
用いるのは上記の理由によるものであって、不活性気体
が効果がないのは明らかである。しかしながら何らかの
都合により不活性気体と水素の混合ガス雰囲気中におい
て本発明の構成における水素熱アニールを行なってもよ
い。In the structure of the present invention, hydrogen is used for annealing for the above reason, and it is clear that an inert gas is ineffective. However, for some reason, the hydrogen thermal annealing in the structure of the present invention may be performed in a mixed gas atmosphere of an inert gas and hydrogen.
【0047】本実施例においては、絶縁ゲイト型電界効
果トランジスタ(TFT)のゲート酸化膜として良好な
特性を有する酸化珪素膜を作製する手段として、酸素1
00%雰囲気中においてスパッタリングを用い、この成
膜後の酸化珪素膜を水素100%雰囲気中における水素
熱アニールによって完成させるもので、水素熱アニール
は欠くことの出来ない構成である。In this example, oxygen 1
Sputtering is used in a 100% hydrogen atmosphere, and the formed silicon oxide film is completed by hydrogen thermal annealing in a 100% hydrogen atmosphere, and the hydrogen thermal annealing is an essential component.
【0048】また、絶縁ゲイト型電界効果トランジスタ
のゲート酸化膜として良好な特性を有する絶縁膜である
ということは、あらゆる電子装置に用いられる絶縁膜と
して良好な特性を有することを保証するものである。Furthermore, the fact that the insulating film has good properties as a gate oxide film of an insulated gate field effect transistor guarantees that it has good properties as an insulating film used in all kinds of electronic devices. .
【0049】一般に半導体表面に設けられる絶縁膜とし
て望まれる基本的用件は、
(1)界面準位密度が小さく、界面の固定電荷密度が制
御できる。
(2)膜が緻密で密着姓にとみ、半導体を外界から充分
保護する。
(3)界面のストレスが小さい。
(4)熱的および化学的に安定であり、長期信頼性を備
えている。
(5)不活性化膜(絶縁膜)形成プロセスとデバイス制
作の他のプロセスとの整合性がよい。
(6)ステップカバレージが良好である。
(以上 応用物理ハンドブックP422 平成2年
3月30日発行 丸善株式会社発行による)Generally, the basic requirements desired for an insulating film provided on a semiconductor surface are: (1) the interface state density is low and the fixed charge density at the interface can be controlled. (2) The film is dense and tightly adheres, providing sufficient protection to the semiconductor from the outside world. (3) Low stress at the interface. (4) It is thermally and chemically stable and has long-term reliability. (5) Good compatibility between the passivation film (insulating film) formation process and other device manufacturing processes. (6) Good step coverage. (Applied Physics Handbook P422 Published March 30, 1990 Published by Maruzen Co., Ltd.)
【005
0】実施例2で説明したように、(1)の界面準位密度
については熱水素アニールのアニール温度を変化させる
ことによって達成することができる。また、界面におけ
る固定電荷としては、ナトリウムイオン、アルカリイオ
ン等を挙げることができ、これらの固定電荷を中和する
方法としては、酸素100%雰囲気中においてスパッタ
リングをする際にターゲットにフッ素に代表されるハロ
ゲン元素を0.1〜5重量%またはリン、ボロンを1×
1019〜5×1020cm−3混入させる方法がある
。また、雰囲気中にこれら元素を添加してもよい。この
ように、界面の固定電荷密度をコントロールすることも
本発明の構成においては可能である。005
As explained in Example 2, the interface state density (1) can be achieved by changing the annealing temperature of thermal hydrogen annealing. In addition, fixed charges at the interface include sodium ions, alkali ions, etc., and a method for neutralizing these fixed charges is to use a target such as fluorine when sputtering in a 100% oxygen atmosphere. 0.1 to 5% by weight of halogen element or 1x phosphorus and boron
There is a method of mixing 1019 to 5 x 1020 cm-3. Further, these elements may be added to the atmosphere. In this way, it is also possible to control the fixed charge density at the interface in the configuration of the present invention.
【0051】また、(2)、(4)は酸素100%雰囲
気中におけるスパッタリングによって何ら不純物のふく
まれない緻密な酸化物絶縁膜を得るという本願発明の特
徴の一つである。(3)は、スパッタリング法による成
膜が150度以下の低温で行われ、しかも膜に不純物で
あるアルゴン原子が混入せず、そのスパッタによる損傷
もないという本発明の特徴を考えれば、本発明の構成が
当然有している効果であることは明らかである。
(5)、(6)は、スパッタリング法による成膜が大面
積に安定して行なえるという周知のスパッタリング法の
特徴を考えるならば、当然本発明の構成において得られ
る効果である。Furthermore, (2) and (4) are one of the features of the present invention in that a dense oxide insulating film containing no impurities is obtained by sputtering in a 100% oxygen atmosphere. Regarding (3), considering the characteristics of the present invention that the film is formed by the sputtering method at a low temperature of 150 degrees or less, and the film is not contaminated with argon atoms as impurities, and there is no damage caused by the sputtering, the present invention It is clear that this is an effect that the configuration naturally has. (5) and (6) are of course the effects obtained by the configuration of the present invention, considering the characteristic of the well-known sputtering method that a film can be formed stably over a large area by the sputtering method.
【0052】〔補足説明〕以下、補足説明として図5の
CーV特性の曲線の形と界面準位の存在の関係について
説明する。図4に示すMIS型構成を有する試料の等価
回路を図7に示し、図7を用いて図5のグラフについて
説明する。以下図4の等価回路である図7について説明
する。図4において、アルミ電極43、44に挟まれた
酸化珪素膜と多結晶シリコン半導体膜41は、キャパシ
タ(容量C)を形成するが、このキャパシタCは、酸化
珪素膜自体のキャパシタCOXとCD で示される半導
体の空乏領域の容量の直列結合として示される。尚、半
導体の空乏領域の容量CD は、電極に加える電圧によ
って変化するので図7において可変コンデンサとして示
してある。また、Ciは界面準位に起因する容量である
。[Supplementary Explanation] As a supplementary explanation, the relationship between the shape of the curve of the CV characteristic shown in FIG. 5 and the existence of interface states will be explained below. FIG. 7 shows an equivalent circuit of the sample having the MIS type configuration shown in FIG. 4, and the graph of FIG. 5 will be explained using FIG. 7, which is an equivalent circuit of FIG. 4, will be described below. In FIG. 4, a silicon oxide film and a polycrystalline silicon semiconductor film 41 sandwiched between aluminum electrodes 43 and 44 form a capacitor (capacitance C), but this capacitor C is composed of capacitors COX and CD of the silicon oxide film itself. is shown as a series combination of the capacitances of the depletion region of the semiconductor shown. Note that the capacitance CD of the semiconductor depletion region changes depending on the voltage applied to the electrode, so it is shown as a variable capacitor in FIG. Further, Ci is a capacitance caused by an interface state.
【0053】以下、図4において理想的な界面特性即ち
界面準位が十分小さい場合、即ち図7においてCi を
無視できる条件におけるC−V特性について説明する。
この場合、電子が信号電圧に追従できるように十分低い
周波数の測定信号電圧を直流バイアスとともに加える。
(参考文献 昭和56年7月15日 3版発行コロ
ナ社 半導体デバイスの物理(2) P64 )
尚、本明細書中ならびに図5における電圧とは交流信号
とともに加えられる直流バイアスの電圧を示すものであ
る。Hereinafter, the ideal interface characteristics in FIG. 4, that is, the CV characteristics in the case where the interface state is sufficiently small, that is, in the condition in which Ci can be ignored in FIG. 7, will be explained. In this case, a measurement signal voltage of a sufficiently low frequency is applied together with a DC bias so that the electrons can follow the signal voltage. (Reference: July 15, 1980, 3rd edition Published by Corona Publishing, Physics of Semiconductor Devices (2) P64)
Note that the voltage in this specification and in FIG. 5 indicates a DC bias voltage that is applied together with an AC signal.
【0054】もし図4に示すMIS構造における多結晶
シリコン半導体41と酸化珪素膜42の間の界面特性が
良好であるならば、界面準位は無視できる程度と考えら
れるので、Ci は無視できる。よって、キャパシタC
は、下記の数式If the interface characteristics between the polycrystalline silicon semiconductor 41 and the silicon oxide film 42 in the MIS structure shown in FIG. 4 are good, the interface state is considered to be negligible, so that Ci can be ignored. Therefore, capacitor C
is the following formula
【数1】 と示される。[Math 1] is shown.
【0055】[0055]
【数1】[Math 1]
【0056】また図5の縦軸の単位である規格値(C/
COX)は下記In addition, the standard value (C/
COX) is below
【数2】 と示される。[Math 2] is shown.
【0057】[0057]
【数2】[Math 2]
【0058】今、図3のアルミ電極43に負の電圧が加
わった場合を考えると、多結晶シリコン半導体膜41と
酸化珪素膜42の境界部分にはホールが蓄積するため、
多結晶シリコン半導体膜41の容量CD は大きくなる
。
その結果、Now, considering the case where a negative voltage is applied to the aluminum electrode 43 in FIG. 3, holes accumulate at the boundary between the polycrystalline silicon semiconductor film 41 and the silicon oxide film 42, so that
The capacitance CD of the polycrystalline silicon semiconductor film 41 increases. the result,
【数2】より明らかなようにC/COXは1に近づく。[Formula 2] As is clearer, C/COX approaches 1.
【0059】また、アルミ電極43に電圧が加わる電圧
が十分小さければ、多結晶シリコン半導体膜41の容量
CD は、この多結晶シリコン半導体膜41の酸化珪素
膜との界面付近で形成される空乏領域の容量のみとなり
減少する。その結果上記数式Furthermore, if the voltage applied to the aluminum electrode 43 is sufficiently small, the capacitance CD of the polycrystalline silicon semiconductor film 41 will be reduced by the depletion region formed near the interface between the polycrystalline silicon semiconductor film 41 and the silicon oxide film. The capacity decreases to only . As a result, the above formula
【数2】に示されるC/COXの値は1より小さくなる
。The value of C/COX shown in Equation 2 is smaller than 1.
【0060】さらに、アルミ電極43に正の電圧が加わ
った場合、電子が多結晶シリコン半導体膜41と酸化珪
素膜42の境界部分に蓄積するので、多結晶シリコン半
導体膜41の容量CD は負の電圧がアルミ電極43に
加わった場合と同様に増大することになる。よって、こ
の場合もC/COXは1に近づく。Furthermore, when a positive voltage is applied to the aluminum electrode 43, electrons accumulate at the boundary between the polycrystalline silicon semiconductor film 41 and the silicon oxide film 42, so that the capacitance CD of the polycrystalline silicon semiconductor film 41 becomes negative. The voltage will increase in the same way as when the voltage is applied to the aluminum electrode 43. Therefore, C/COX approaches 1 in this case as well.
【0061】即ち、図4(図7)において酸化珪素膜4
2とシリコン半導体41との界面特性が良好な場合は、
アルミ電極43に加わる電圧を負から正に変化させた場
合において、C/COXの値が1に近い値から1より小
さい値になり、さらに1に近い値になる。That is, in FIG. 4 (FIG. 7), the silicon oxide film 4
If the interface characteristics between 2 and the silicon semiconductor 41 are good,
When the voltage applied to the aluminum electrode 43 is changed from negative to positive, the value of C/COX changes from a value close to 1 to a value smaller than 1, and further becomes a value closer to 1.
【0062】上記の場合は、界面準位を無視した理想的
なモデルについてであるが、図5に示す本実施例におい
て250度以上の温度で水素熱アニールした場合の試料
のCーV特性が、この理想的なCーV特性によく合致し
ていることがわかる。The above case is an ideal model that ignores the interface states, but in this example shown in FIG. , it can be seen that this ideal CV characteristic is well matched.
【0063】つぎに図4の構成において、酸化珪素膜と
多結晶シリコン膜との間に界面準位が高い密度で存在し
ている場合のCーV特性について、図4の等価回路であ
る図7を用いて説明する。Next, regarding the CV characteristics when interface states exist at a high density between the silicon oxide film and the polycrystalline silicon film in the configuration shown in FIG. 4, the equivalent circuit diagram of FIG. This will be explained using 7.
【0064】シリコン半導体と絶縁膜である酸化珪素膜
の界面において、界面準位すなわちトラップが存在して
いる場合、等価回路的には図7のCi がキャパシタと
して存在していることになる。すると界面準位すなわち
トラップに蓄えられる電荷が存在するので、Ci が大
きくなる。そして図4のアルミ電極43に加わる電圧が
ゼロになって、CD が小さくなっても下記If an interface level, that is, a trap exists at the interface between a silicon semiconductor and a silicon oxide film which is an insulating film, Ci in FIG. 7 exists as a capacitor in terms of an equivalent circuit. Then, since there is a charge stored in the interface level, that is, the trap, Ci increases. Even if the voltage applied to the aluminum electrode 43 in Fig. 4 becomes zero and the CD becomes smaller, the following
【数3】 で示される(C/COX)は、[Math 3] (C/COX) shown as
【数2】によって示される(C/COX)程には減少せ
ず、結果としてC/COXの値は1より大きく減少する
ことはない。The value of C/COX does not decrease as much as (C/COX) shown by (2), and as a result, the value of C/COX does not decrease by more than 1.
【0065】[0065]
【数3】[Math 3]
【0066】このように界面準位密度の高い絶縁膜を用
いた試料のCーV特性の挙動は上記のモデルによって定
性的に説明することができる。従って図4の熱アニール
を行なわない場合の酸化珪素膜を図3の構成に用いた場
合のC−V特性においては、電極43に加える電圧が0
になってもC/COXの値が小さくならないのである。The behavior of the CV characteristics of a sample using an insulating film with such a high interface state density can be qualitatively explained by the above model. Therefore, in the C-V characteristic when the silicon oxide film without thermal annealing shown in FIG. 4 is used in the configuration shown in FIG. 3, the voltage applied to the electrode 43 is 0.
The value of C/COX does not become small even if
【0067】[0067]
【発明の効果】本発明の構成である酸素100%雰囲気
中におけるスパッタリングによって得られた酸化珪素膜
を水素100%雰囲気中において250度から350度
の温度で水素熱アニールする方法は、良好な界面特性を
有する絶縁膜を得る絶縁膜作製方法であることが確認さ
れた。Effects of the Invention The method of the present invention, in which a silicon oxide film obtained by sputtering in a 100% oxygen atmosphere is thermally annealed with hydrogen at a temperature of 250 to 350 degrees in a 100% hydrogen atmosphere, provides a good interface. It was confirmed that this is an insulating film manufacturing method that can obtain an insulating film with specific characteristics.
【図1】 本実施例のおいて作製した試料の界面準位
密度と成膜時の酸素分圧の関係を示す。FIG. 1 shows the relationship between the interface state density and the oxygen partial pressure at the time of film formation of the sample prepared in this example.
【図2】 本実施例において作製した試料のフラット
バンド電圧と成膜時におおける酸素分圧との関係を示す
。FIG. 2 shows the relationship between the flat band voltage of the sample prepared in this example and the oxygen partial pressure during film formation.
【図3】 本実施例において作製した試料の耐圧と成
膜時における酸素分圧との関係を示す。FIG. 3 shows the relationship between the breakdown voltage of the sample prepared in this example and the oxygen partial pressure during film formation.
【図4】 本実施例において作製した試料の構成を示
す。FIG. 4 shows the structure of the sample produced in this example.
【図5】 本実施例において作製した試料のCーV特
性を示す。FIG. 5 shows the CV characteristics of the sample produced in this example.
【図6】 本実施例において作製した試料の等価回路
を示す。FIG. 6 shows an equivalent circuit of the sample produced in this example.
【図7】 本発明の構成を適用できる半導体装置の例
としてのTFTを示す。FIG. 7 shows a TFT as an example of a semiconductor device to which the configuration of the present invention can be applied.
43、44 アルミ電極
42 酸化珪素膜
41 多結晶シリコン61
ガラス基板
62 酸化珪素膜
63 ソース領域
64 チャネル形成領域65
ドレイン領域66
酸化珪素膜
67 ソース電極
68 ゲート電極
69 ドレイン電極601
層間絶縁膜43, 44 Aluminum electrode 42 Silicon oxide film 41 Polycrystalline silicon 61
Glass substrate 62 Silicon oxide film 63 Source region 64 Channel formation region 65
drain region 66
Silicon oxide film 67 Source electrode 68 Gate electrode 69 Drain electrode 601
interlayer insulation film
Claims (1)
ングにより基体上に酸化珪素膜を形成する工程と、前記
酸化珪素膜を250℃から350℃の水素雰囲気中にお
いて、水素熱アニールすることを特徴とする絶縁膜作製
方法。1. A step of forming a silicon oxide film on a substrate by sputtering in a 100% oxygen atmosphere, and thermally annealing the silicon oxide film in a hydrogen atmosphere at 250° C. to 350° C. Insulating film manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7447091A JP2668459B2 (en) | 1991-03-14 | 1991-03-14 | Insulation film manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7447091A JP2668459B2 (en) | 1991-03-14 | 1991-03-14 | Insulation film manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04355924A true JPH04355924A (en) | 1992-12-09 |
JP2668459B2 JP2668459B2 (en) | 1997-10-27 |
Family
ID=13548176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7447091A Expired - Lifetime JP2668459B2 (en) | 1991-03-14 | 1991-03-14 | Insulation film manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2668459B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543336A (en) * | 1993-11-30 | 1996-08-06 | Hitachi, Ltd. | Removing damage caused by plasma etching and high energy implantation using hydrogen |
JP2004273730A (en) * | 2003-03-07 | 2004-09-30 | Nippon Telegr & Teleph Corp <Ntt> | Thin film formation method |
-
1991
- 1991-03-14 JP JP7447091A patent/JP2668459B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543336A (en) * | 1993-11-30 | 1996-08-06 | Hitachi, Ltd. | Removing damage caused by plasma etching and high energy implantation using hydrogen |
JP2004273730A (en) * | 2003-03-07 | 2004-09-30 | Nippon Telegr & Teleph Corp <Ntt> | Thin film formation method |
Also Published As
Publication number | Publication date |
---|---|
JP2668459B2 (en) | 1997-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6144057A (en) | Semiconductor memory device including a field effect transistor | |
JPH0869998A (en) | Method for producing tantalum oxide thin film by low temperature ozone plasma annealing | |
US20030036239A1 (en) | Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics | |
JP2903134B2 (en) | Semiconductor device | |
JPH0566747B2 (en) | ||
US7446023B2 (en) | High-density plasma hydrogenation | |
JPH04355924A (en) | Insulating film forming method | |
JPH09129889A (en) | Method for manufacturing semiconductor device | |
JP3308513B2 (en) | Method for manufacturing insulating gate type semiconductor device | |
JPH09232586A (en) | Coating method | |
JP3308512B2 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
JPH03165066A (en) | Polycrystalline silicon thin film transistor and manufacture thereof | |
US7335570B1 (en) | Method of forming insulating films, capacitances, and semiconductor devices | |
JP3658254B2 (en) | Insulated gate type semiconductor device and manufacturing method thereof | |
Chang et al. | Performance and reliability of low-temperature polysilicon TFT with a novel stack gate dielectric and stack optimization using PECVD nitrous oxide plasma | |
JPH0656856B2 (en) | Method for manufacturing semiconductor device | |
WO1989009494A1 (en) | Gate dielectric for a thin film field effect transistor | |
JPH06302591A (en) | Fabrication of insulation film and semiconductor device | |
JP3143610B2 (en) | Thin film insulated gate type semiconductor device and method of manufacturing the same | |
JP3340407B2 (en) | Insulating coating and semiconductor device | |
JP3340429B2 (en) | Semiconductor device | |
JP3340406B2 (en) | Method for manufacturing semiconductor device | |
JPH09232250A (en) | Manufacture of film | |
JPH0467680A (en) | Manufacture of insulated-gate field-effect transistor | |
JP3120079B2 (en) | Insulating coating and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |