JPH043489A - プリント基板における伝送線路の形成方法 - Google Patents
プリント基板における伝送線路の形成方法Info
- Publication number
- JPH043489A JPH043489A JP10297590A JP10297590A JPH043489A JP H043489 A JPH043489 A JP H043489A JP 10297590 A JP10297590 A JP 10297590A JP 10297590 A JP10297590 A JP 10297590A JP H043489 A JPH043489 A JP H043489A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- transmission line
- foil pattern
- conductive paste
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント基板上に伝送線路を構成する場合の構
成方法の改良に関するものである。
成方法の改良に関するものである。
プリント基板に電気部品を搭載したあとで絶縁材を塗布
し、その上に導電シールド層を構成する銅ペースト基板
はＥ Ｍ Ｉ （Ｅｌｅｃｔｒｏ−阿ａｇｎｅｔｉｃ
Ｉｎｔｅｒｆｅｒｅｎｃｅ ）対策として有効である。
し、その上に導電シールド層を構成する銅ペースト基板
はＥ Ｍ Ｉ （Ｅｌｅｃｔｒｏ−阿ａｇｎｅｔｉｃ
Ｉｎｔｅｒｆｅｒｅｎｃｅ ）対策として有効である。
しかし、プリント基板上に伝送線路が設計されている場
合にはその伝送線路上に前記導電シールド層を構成する
ことにより、伝送線路の特性インピーダンスが変化し、
伝送特性が劣化する。本発明はこの欠点を解決するため
に導電シールド層をグランド面として利用して伝送線路
を構成するものである。本発明により、ＥＭＩ対策と同
時に信号伝送特性が劣化しない伝送線路を得ることがで
きる。
合にはその伝送線路上に前記導電シールド層を構成する
ことにより、伝送線路の特性インピーダンスが変化し、
伝送特性が劣化する。本発明はこの欠点を解決するため
に導電シールド層をグランド面として利用して伝送線路
を構成するものである。本発明により、ＥＭＩ対策と同
時に信号伝送特性が劣化しない伝送線路を得ることがで
きる。
従来はプリント基板に部品を搭載した場合、ＥＭ Ｃ（
Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂ
ｉｌｉｔｙ）性能が満足せず第６図、第７図の如く、導
電ペースト層を塗布して対策する方法を採用していた。
Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂ
ｉｌｉｔｙ）性能が満足せず第６図、第７図の如く、導
電ペースト層を塗布して対策する方法を採用していた。
第４図。
第５図は絶縁基板１を誘電体とし、銅箔グランド２′と
銅箔パターン３とで伝送線路が設計されている。この伝
送線路は第８図の等価回路で表わすことができ特性イン
ピーダンスＺＯは次式で計算できる。
銅箔パターン３とで伝送線路が設計されている。この伝
送線路は第８図の等価回路で表わすことができ特性イン
ピーダンスＺＯは次式で計算できる。
Ｚｏ ＝ ψニアご （ωＬ＞Ｒ，ωＣ＞Ｇの時）・
・・・・・（１）二二に Ｃ：２′と３間の単位長当り
の静電容量。
・・・・・（１）二二に Ｃ：２′と３間の単位長当り
の静電容量。
Ｌ：伝送線路の単位長当りの自己インダクタンス。
Ｒ：伝送線路の単位長当りの直列抵抗、Ｇ：２’と３間
の単位長当りのコンダクタンス。
の単位長当りのコンダクタンス。
上記計算式で計算して伝送線路が設計されているが、こ
の伝送線路上に他の部品と区別なく伝送線路上にも導電
ペーストを塗布した場合、第９図の等価回路に示すよう
に導電ペースト層５と銅箔パターン３間にＧ′とＧ′が
生じ特性インピーダンスＺＯは。
の伝送線路上に他の部品と区別なく伝送線路上にも導電
ペーストを塗布した場合、第９図の等価回路に示すよう
に導電ペースト層５と銅箔パターン３間にＧ′とＧ′が
生じ特性インピーダンスＺＯは。
Ｚ’ｏ ＜ Ｚｏ・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・（２）となり伝送特性が
劣化する。
・・・・・・・・・・・・・・（２）となり伝送特性が
劣化する。
〔発明が解決しようとする課題〕
前述の従来技術では導電ペースト５の塗布工程上、伝送
線路とその他の部品を区別することができないため、所
要の特性インピーダンスが計算されている伝送線路の設
計値を乱し伝送特性を劣化させていた。本発明はこれら
の欠点を解決するため伝送線路の設計を銅箔グランド２
′と銅箔パターン３間で行わず導電ペースト層を想定し
、導電ペースト１５５と銅箔パターン３間で設計するよ
うに改再したものである。
線路とその他の部品を区別することができないため、所
要の特性インピーダンスが計算されている伝送線路の設
計値を乱し伝送特性を劣化させていた。本発明はこれら
の欠点を解決するため伝送線路の設計を銅箔グランド２
′と銅箔パターン３間で行わず導電ペースト層を想定し
、導電ペースト１５５と銅箔パターン３間で設計するよ
うに改再したものである。
本発明は上記の問題点を解決するため、銅箔パターン３
に絶縁基板１を介して対置し伝送線路の設計に影響を与
える銅箔グランドをエツチングで除去したプリント基板
により伝送線路を形成した。
に絶縁基板１を介して対置し伝送線路の設計に影響を与
える銅箔グランドをエツチングで除去したプリント基板
により伝送線路を形成した。
第１図は本発明を実施したプリント基板の斜視図で、第
２図は第１図Ａ−Ａ’部分で断面した図である。第２図
の銅箔パターン３と導電ペースト層５とで伝送線路が構
成されている。絶縁樹脂層４はｌ！１！縁基板１に相当
した誘電体で銅箔パターン３と導電ペースト層５の間に
充填されている。その厚みは所要の特性インピーダンス
が得られるように設定する。
２図は第１図Ａ−Ａ’部分で断面した図である。第２図
の銅箔パターン３と導電ペースト層５とで伝送線路が構
成されている。絶縁樹脂層４はｌ！１！縁基板１に相当
した誘電体で銅箔パターン３と導電ペースト層５の間に
充填されている。その厚みは所要の特性インピーダンス
が得られるように設定する。
この結果、＃ｌ箔パターン３の電界、磁界は銅箔グラン
ド２′とは無関係に導電ペースト層５との間に分布する
ことになる。第３図は第２図の伝送線路部分の拡大図で
ある。第３図のＷは銅箔パターン３の幅、ｔは銅箔パタ
ーン３の厚み、ｈは銅箔パターン３と導電ペースト層５
との間隔、絶縁樹脂層４の比誘電率をＥとすると一般に
知られている計算式により、特性インピーダンスが計算
できる。
ド２′とは無関係に導電ペースト層５との間に分布する
ことになる。第３図は第２図の伝送線路部分の拡大図で
ある。第３図のＷは銅箔パターン３の幅、ｔは銅箔パタ
ーン３の厚み、ｈは銅箔パターン３と導電ペースト層５
との間隔、絶縁樹脂層４の比誘電率をＥとすると一般に
知られている計算式により、特性インピーダンスが計算
できる。
第１図、第２図、第３図では導電ペースト層５と銅箔パ
ターン３とでマイクロストリップラインを構成している
。今、特性インピーダンスＺｏ＝５０Ωの伝送線路は一
般に知られている次式で計算できる。
ターン３とでマイクロストリップラインを構成している
。今、特性インピーダンスＺｏ＝５０Ωの伝送線路は一
般に知られている次式で計算できる。
ここで銅箔パターン（マイクロストリップライン）の幅
ｗ＝０．３３ （ａ＋ｍ） ＋絶縁樹脂層（誘電体）の
厚みｈ＝０．１８２ （ａｍ）、銅箔パターン（マイク
ロストリップライン導体）の厚みｔ ＝０．０１８（−
ｍ） 、Ｍ緑樹脂層の誘電率ｔ＝４．１とすれば本実施
例はマイクロストリップラインによる一例を示している
が本発明にかかわる伝送線路の構成方法はストリップラ
イン等でも適用できるのは明らかである。又２両面基板
に限らず、多層基板でも本発明の方法を適用できる。
ｗ＝０．３３ （ａ＋ｍ） ＋絶縁樹脂層（誘電体）の
厚みｈ＝０．１８２ （ａｍ）、銅箔パターン（マイク
ロストリップライン導体）の厚みｔ ＝０．０１８（−
ｍ） 、Ｍ緑樹脂層の誘電率ｔ＝４．１とすれば本実施
例はマイクロストリップラインによる一例を示している
が本発明にかかわる伝送線路の構成方法はストリップラ
イン等でも適用できるのは明らかである。又２両面基板
に限らず、多層基板でも本発明の方法を適用できる。
上記実施例で、伝送線路を有するプリント板面に部品を
搭載してあれば、従来と同様十分ＥＭＩ対策がとられる
ことになる。
搭載してあれば、従来と同様十分ＥＭＩ対策がとられる
ことになる。
本発明によれば、伝送特性が良好なプリント基板による
伝送線路が実現できる。
伝送線路が実現できる。
第１図は本発明を実施したプリント基板の斜視図で一般
電子部品搭載部分は省略している。（以下間し） 第２
図は第１図のプリント基板のＡ−Ａ′部分の断面図。第
３図は第２図の点線部分の拡大図で銅箔パターンの幅を
Ｗ、銅箔パターン３と導電ペースト層との間隔をり、銅
箔パターンの厚みをｔとしている。 第４図は従来のプリント基板の斜視図。第５図は第４図
のプリント基板のＢ−Ｂ’部分の断面図。 第６図は第４図のプリント基板に導電ペーストを塗布し
た場合の図。第７図は第６図のプリント基板のｃ−ｃ’
部分の断面図。第８図は第４図の伝送線路の等価回路、
第９図は第６図の伝送線路の等価回路。 １：絶縁基板、２，２：銅箔グランド、３：銅箔パター
ン（伝送線路）、４：＄ｐ縁樹脂層、５：導電ペースト
層、６オ一バーコート層、７：グランド接続部。 φｌ！舎 ＼こ− １、ＩＩ￥１
電子部品搭載部分は省略している。（以下間し） 第２
図は第１図のプリント基板のＡ−Ａ′部分の断面図。第
３図は第２図の点線部分の拡大図で銅箔パターンの幅を
Ｗ、銅箔パターン３と導電ペースト層との間隔をり、銅
箔パターンの厚みをｔとしている。 第４図は従来のプリント基板の斜視図。第５図は第４図
のプリント基板のＢ−Ｂ’部分の断面図。 第６図は第４図のプリント基板に導電ペーストを塗布し
た場合の図。第７図は第６図のプリント基板のｃ−ｃ’
部分の断面図。第８図は第４図の伝送線路の等価回路、
第９図は第６図の伝送線路の等価回路。 １：絶縁基板、２，２：銅箔グランド、３：銅箔パター
ン（伝送線路）、４：＄ｐ縁樹脂層、５：導電ペースト
層、６オ一バーコート層、７：グランド接続部。 φｌ！舎 ＼こ− １、ＩＩ￥１
Claims (1)
- １．プリント基板素材の一方の面にパターンを形成し，
少なくとも該パターンを覆う絶縁層を形成，更に上記絶
縁層上に導電層を設け，上記パターン，絶縁層及び導電
層で伝送路を形成し，かつプリント基板素材の他方の面
の銅箔の内，伝送路設計に影響を与える部分の銅箔を取
り除いたことを特徴とするプリント基板による伝線路形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297590A JPH043489A (ja) | 1990-04-20 | 1990-04-20 | プリント基板における伝送線路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297590A JPH043489A (ja) | 1990-04-20 | 1990-04-20 | プリント基板における伝送線路の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH043489A true JPH043489A (ja) | 1992-01-08 |
Family
ID=14341748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10297590A Pending JPH043489A (ja) | 1990-04-20 | 1990-04-20 | プリント基板における伝送線路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043489A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075211A (en) * | 1995-09-14 | 2000-06-13 | Nec Corporation | Multi-layered printed wiring board |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
-
1990
- 1990-04-20 JP JP10297590A patent/JPH043489A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075211A (en) * | 1995-09-14 | 2000-06-13 | Nec Corporation | Multi-layered printed wiring board |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949991B1 (en) | Embedded shielded stripline (ESS) structure using air channels within the ESS structure | |
| EP0631460B1 (en) | Printed circuit board | |
| JP3299266B2 (ja) | 可撓性の細片線導体を備えた装置及び同装置の製造方法 | |
| JPH0479507A (ja) | フィルタ及びフィルタ付電気コネクタ | |
| US10726971B2 (en) | Shielded flat cable | |
| US5236736A (en) | Method for manufacturing an electromagnetic wave shield printed wiring board | |
| US5262596A (en) | Printed wiring board shielded from electromagnetic wave | |
| JPH05191056A (ja) | プリント配線基板 | |
| JPH08242078A (ja) | プリント基板 | |
| JPH043489A (ja) | プリント基板における伝送線路の形成方法 | |
| JP3116870B2 (ja) | シールド線付き伝送線路 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPH1168313A (ja) | プリント配線基板 | |
| USRE40068E1 (en) | Multi-layer circuit board having signal, ground and power layers | |
| JPH073660Y2 (ja) | Ｅｍｉ対策用回路基板 | |
| JP2000124561A (ja) | プリント配線板 | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| CN103491707A (zh) | 软性标准排线与电路板的整合排线结构 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP2000223800A (ja) | 配線基板及びその製造方法 | |
| JP2904135B2 (ja) | プリント配線板 | |
| JP2581460B2 (ja) | 調整ねじ付ストリップライン及びこのストリップラインの組立方法 | |
| JP2002185218A (ja) | マイクロストリップライン | |
| JP3102415B2 (ja) | 伝送線路 | |
| JPH02249291A (ja) | プリント配線基板 |