JPH04342229A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH04342229A JPH04342229A JP3114365A JP11436591A JPH04342229A JP H04342229 A JPH04342229 A JP H04342229A JP 3114365 A JP3114365 A JP 3114365A JP 11436591 A JP11436591 A JP 11436591A JP H04342229 A JPH04342229 A JP H04342229A
- Authority
- JP
- Japan
- Prior art keywords
- black matrix
- film
- liquid crystal
- conductive film
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、液晶表示装置に係り、
特に、有機系材料から成るブラックマトリクスを有する
液晶表示装置に関する。[Industrial Application Field] The present invention relates to a liquid crystal display device.
In particular, the present invention relates to a liquid crystal display device having a black matrix made of an organic material.
【0002】0002
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子(スイッチング素子)を設
けたものである。各画素における液晶は理論的には常時
駆動(デューティ比 1.0)されているので、時分割
駆動方式を採用している、いわゆる単純マトリクス方式
と比べてアクティブ方式はコントラストが良く、特にカ
ラー液晶表示装置では欠かせない技術となりつつある。
スイッチング素子として代表的なものとしては薄膜トラ
ンジスタ(TFT)がある。2. Description of the Related Art An active matrix liquid crystal display device includes a nonlinear element (switching element) corresponding to each of a plurality of pixel electrodes arranged in a matrix. Theoretically, the liquid crystal in each pixel is constantly driven (duty ratio 1.0), so the active method has better contrast than the so-called simple matrix method, which uses a time-division drive method, especially for color liquid crystals. It is becoming an indispensable technology for display devices. A typical switching element is a thin film transistor (TFT).
【0003】液晶表示部(液晶表示パネル)は、液晶層
を基準として下部透明ガラス基板上に薄膜トランジスタ
、透明画素電極、薄膜トランジスタの保護膜、液晶分子
の向きを設定するための下部配向膜が順次設けられた下
部基板と、上部透明ガラス基板上にブラックマトリクス
、カラーフィルタ、カラーフィルタの保護膜、共通透明
画素電極、上部配向膜が順次設けられた上部基板とを互
いの配向膜が向き合うように重ね合わせ、基板の縁周囲
に配置したシール材によって両基板を接着すると共に両
基板の間に液晶を封止する。なお、下部基板側にはバッ
クライトが配置される。[0003] In a liquid crystal display section (liquid crystal display panel), a thin film transistor, a transparent pixel electrode, a protective film for the thin film transistor, and a lower alignment film for setting the orientation of liquid crystal molecules are sequentially provided on a lower transparent glass substrate with a liquid crystal layer as a reference. The lower substrate and the upper substrate, in which a black matrix, a color filter, a protective film for the color filter, a common transparent pixel electrode, and an upper alignment film are sequentially provided on an upper transparent glass substrate, are stacked so that the alignment films face each other. The two substrates are then bonded together using a sealing material placed around the edges of the substrates, and the liquid crystal is sealed between the two substrates. Note that a backlight is arranged on the lower substrate side.
【0004】薄膜トランジスタのチャネル形成領域とな
る半導体層に外部光(自然光または室内の螢光灯等の一
般的な照明)やバックライト光が当たると、光照射によ
る導電現象すなわち薄膜トランジスタのオフ特性の劣化
が起こる。この半導体層に光が侵入するのを防止するた
めに遮光膜を設ける。従来は、下部透明ガラス基板側か
らの光を遮光するために、下部透明ガラス基板上にCr
等からなるゲート電極を大きめに設けて遮光膜としての
機能も兼ねさせ、かつ上部透明ガラス基板側からの光を
遮光するために、上部透明ガラス基板上のカラーフィル
タとカラーフィルタとの間にCr等からなるブラックマ
トリクスを設けていた。これらの膜により外部光やバッ
クライト光が半導体層に当たるのを防止できる。また、
ブラックマトリクスにより画素の輪郭が明確になるので
、液晶表示のコントラストを向上させることができる。
なお、ブラックマトリクスは、シール材を設けたシール
部にも設けられ、シール部において下部透明ガラス基板
側から照射されるバックライトの光が表示画面側に漏れ
るのを防止し、表示品質の低下を抑制している。When external light (natural light or general lighting such as an indoor fluorescent light) or backlight shines on the semiconductor layer that forms the channel formation region of a thin film transistor, a conductive phenomenon due to the light irradiation, that is, deterioration of the off-characteristics of the thin film transistor, occurs. happens. A light shielding film is provided to prevent light from entering this semiconductor layer. Conventionally, in order to block light from the lower transparent glass substrate side, Cr was deposited on the lower transparent glass substrate.
Cr is provided between the color filters on the upper transparent glass substrate in order to provide a larger gate electrode and also function as a light shielding film, and to shield light from the upper transparent glass substrate side. A black matrix consisting of the following was set up. These films can prevent external light and backlight light from hitting the semiconductor layer. Also,
Since the black matrix makes the outline of pixels clear, the contrast of the liquid crystal display can be improved. Furthermore, the black matrix is also provided in the sealing part where the sealing material is provided, and prevents the backlight light emitted from the lower transparent glass substrate side from leaking to the display screen side at the sealing part, thereby reducing the deterioration of display quality. It's suppressed.
【0005】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば「冗長
構成を採用した12.5型アクティブ・マトリクス方式
カラー液晶ディスプレイ」、日経エレクトロニクス、頁
193〜210、1986年12月15日、日経マグロ
ウヒル社発行、で知られている。[0005] Active matrix type liquid crystal display devices using thin film transistors are described, for example, in ``12.5-inch active matrix type color liquid crystal display employing redundant configuration'', Nikkei Electronics, pp. 193-210, December 1986. It is known for being published by Nikkei McGraw-Hill on the 15th of May.
【0006】[0006]
【発明が解決しようとする課題】しかし、上記のような
従来の液晶表示装置においては、表示画面側(観察側)
となる上部透明ガラス基板の内面には、Cr等の反射性
の金属材料からなり、表示画面の広い面積を占めるブラ
ックマトリクスが形成されているので、表示画面側の外
部光が表示画面で外側に反射し、画面が見にくく(鏡の
ようになる)、コントラストが低下し、表示品質が低下
する問題がある。[Problems to be Solved by the Invention] However, in the conventional liquid crystal display device as described above, the display screen side (viewing side)
On the inner surface of the upper transparent glass substrate, a black matrix is formed that is made of a reflective metal material such as Cr and occupies a large area of the display screen, so that external light on the display screen side is not reflected to the outside of the display screen. There are problems with reflections, making the screen difficult to see (mirror-like), reducing contrast, and reducing display quality.
【0007】また、下部透明ガラス基板側から照射され
るバックライトの光が上部透明ガラス基板の内面に形成
されたブラックマトリクスで内側に反射し、薄膜トラン
ジスタのチャネル形成領域となる半導体層に光が当り、
光照射による導電現象が生じ、薄膜トランジスタのオフ
特性が劣化する問題がある。[0007] Furthermore, backlight light emitted from the lower transparent glass substrate side is reflected inward by the black matrix formed on the inner surface of the upper transparent glass substrate, and the light impinges on the semiconductor layer that will become the channel formation region of the thin film transistor. ,
There is a problem that a conductive phenomenon occurs due to light irradiation, and the off-characteristics of the thin film transistor deteriorate.
【0008】このような問題を解決するために、ブラッ
クマトリクスを金属ではなく、黒色の染料や顔料を添加
したアクリル樹脂やエポキシ樹脂等の有機系材料で作製
することが提案されている。しかし、上述のようにバッ
クライトの光漏れ防止を目的としてシール部にも有機系
材料から成るブラックマトリクスを設ける場合、ブラッ
クマトリクス自体がもろく、また他の材料との密着力が
弱いので、このブラックマトリクスの箇所で透明ガラス
基板が剥がれてしまう問題がある。In order to solve these problems, it has been proposed to make the black matrix not from metal but from an organic material such as acrylic resin or epoxy resin to which black dye or pigment is added. However, as mentioned above, when a black matrix made of an organic material is also provided in the seal part for the purpose of preventing light leakage from the backlight, the black matrix itself is fragile and has weak adhesion to other materials. There is a problem that the transparent glass substrate peels off at the matrix location.
【0009】本発明は上記の課題を解決するためになさ
れたもので、その目的は、表示品質の低下や光照射によ
る導電現象を抑制することができる液晶表示装置を提供
することにある。The present invention has been made to solve the above problems, and its object is to provide a liquid crystal display device that can suppress deterioration in display quality and conductive phenomena caused by light irradiation.
【0010】本発明の他の目的は、基板の剥がれを抑制
することができる液晶表示装置を提供することにある。Another object of the present invention is to provide a liquid crystal display device that can suppress peeling of substrates.
【0011】[0011]
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、2枚の透明基板をそれぞれ透明画素電極
を設けた面が対向するように所定の間隙を隔てて重ね合
せ、前記両基板の縁周囲に設けたシール部により前記両
基板を接着すると共に前記両基板の間に前記液晶を封止
した液晶表示装置において、前記いずれか一方の透明基
板に有機系材料から成るブラックマトリクスを設け、か
つ前記シール部において前記ブラックマトリクスを部分
的に設けたことを特徴とする。[Means for Solving the Problems] In order to achieve the above object, the present invention has two transparent substrates stacked on top of each other with a predetermined gap in between so that the surfaces provided with transparent pixel electrodes face each other, and In a liquid crystal display device in which the two substrates are bonded together by a sealing portion provided around the edges of both substrates and the liquid crystal is sealed between the two substrates, a black matrix made of an organic material is provided on one of the transparent substrates. and the black matrix is partially provided in the seal portion.
【0012】0012
【作用】本発明の液晶表示装置では、ブラックマトリク
スを有機系材料で形成したので、ブラックマトリクスに
起因して外部光が表示画面で外側に反射して表示品質が
低下するという問題を解決することができる。また、ブ
ラックマトリクスを有機系材料で形成したので、一方の
透明基板側から照射されるバックライトの光が他方の透
明基板の内側に形成されたブラックマトリクスで内側に
反射し、薄膜トランジスタのチャネル形成領域となる半
導体層に光が当り、光照射による導電現象が生じ、薄膜
トランジスタのオフ特性が劣化するという問題を抑制す
ることができる。さらに、基板の剥がれの原因となる有
機系材料から成るブラックマトリクスをシール部におい
て部分的に設けたので、基板の剥がれを抑制することが
できる。[Function] In the liquid crystal display device of the present invention, since the black matrix is formed of an organic material, it is possible to solve the problem that external light is reflected outward on the display screen due to the black matrix and the display quality deteriorates. Can be done. In addition, since the black matrix is made of an organic material, the backlight light emitted from one transparent substrate side is reflected inward by the black matrix formed inside the other transparent substrate, and the channel forming area of the thin film transistor is It is possible to suppress the problem that the semiconductor layer becomes exposed to light, a conductive phenomenon occurs due to the light irradiation, and the off-characteristics of the thin film transistor deteriorate. Further, since a black matrix made of an organic material, which causes peeling of the substrate, is partially provided in the sealing portion, peeling of the substrate can be suppressed.
【0013】[0013]
【実施例】以下、本発明を適用すべきアクティブ・マト
リクス方式のカラー液晶表示装置を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An active matrix color liquid crystal display device to which the present invention is applied will be described below.
【0014】なお、液晶表示装置を説明するための全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。In all the drawings for explaining the liquid crystal display device, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
【0015】以下、本発明の構成について、アクティブ
・マトリクス方式のカラー液晶表示装置に本発明を適用
した実施例とともに説明する。The structure of the present invention will be described below along with an embodiment in which the present invention is applied to an active matrix color liquid crystal display device.
【0016】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。In all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
【0017】図1は、本発明の一実施例のアクティブ・
マトリクス方式のカラー液晶表示装置の液晶表示部の断
面図(後述の図2の1−1切断線における断面とシール
部付近の断面を示す図)である。FIG. 1 shows an active circuit diagram of one embodiment of the present invention.
FIG. 3 is a cross-sectional view of a liquid crystal display portion of a matrix color liquid crystal display device (a view showing a cross section taken along the section line 1-1 in FIG. 2, which will be described later, and a cross section near a seal portion).
【0018】図2は、液晶表示装置の一画素の周辺を示
す平面図であり、図3は、図2の3−3切断線における
断面図である。また、図4(要部平面図)には、図2に
示す画素を複数配置したときの平面図を示す。FIG. 2 is a plan view showing the periphery of one pixel of the liquid crystal display device, and FIG. 3 is a sectional view taken along the line 3--3 in FIG. Moreover, FIG. 4 (main part plan view) shows a plan view when a plurality of pixels shown in FIG. 2 are arranged.
【0019】(表示部断面全体構造)図1に示すように
、液晶LCを基準に下部透明ガラス基板SUB1側には
薄膜トランジスタTFTおよび透明画素電極ITO1が
形成され、上部透明ガラス基板SUB2側にはカラーフ
ィルタFIL、遮光用ブラックマトリクスパターンを形
成する遮光膜BMが形成されている。下部透明ガラス基
板SUB1は例えば 1.1[mm]程度の厚さで構成
されている。また、透明ガラス基板SUB1、SUB2
の両面にはディップ処理等によって形成された酸化シリ
コン膜SIOが設けられている。このため、透明ガラス
基板SUB1、SUB2の表面に鋭い傷があったとして
も、鋭い傷を酸化シリコン膜SIOで覆うことができる
ので、走査信号線GL、カラーフィルタFILが損傷す
るのを有効に防止することができる。(Overall cross-sectional structure of display section) As shown in FIG. 1, a thin film transistor TFT and a transparent pixel electrode ITO1 are formed on the lower transparent glass substrate SUB1 side with respect to the liquid crystal LC, and a color electrode is formed on the upper transparent glass substrate SUB2 side. A filter FIL and a light shielding film BM forming a light shielding black matrix pattern are formed. The lower transparent glass substrate SUB1 has a thickness of, for example, about 1.1 [mm]. In addition, transparent glass substrates SUB1 and SUB2
A silicon oxide film SIO formed by dip treatment or the like is provided on both sides of the substrate. Therefore, even if there is a sharp scratch on the surface of the transparent glass substrates SUB1 and SUB2, the sharp scratch can be covered with the silicon oxide film SIO, effectively preventing damage to the scanning signal line GL and color filter FIL. can do.
【0020】図1の中央部は一画素部分の断面を示して
いるが、左側は透明ガラス基板SUB1、SUB2の左
側縁部分で外部引出配線の存在する部分の断面を示して
おり、右側は透明ガラス基板SUB1、SUB2の右側
縁部分で外部引出配線の存在しない部分の断面を示して
いる。The center part of FIG. 1 shows a cross section of one pixel, the left side shows a cross section of the left edge of the transparent glass substrates SUB1 and SUB2 where external lead wiring is present, and the right side shows a cross section of the transparent glass substrate SUB1, SUB2. A cross section of the right edge portion of the glass substrates SUB1 and SUB2 where no external lead wiring is present is shown.
【0021】図1の左側、右側のそれぞれに示すシール
材SLは透明ガラス基板SUB1とSUB2とを接着す
ると共に液晶LCを封止するように構成されており、液
晶封入口(図示していない)を除く透明ガラス基板SU
B1、SUB2の縁周囲全体に沿って形成されている。
シール材SLは例えばエポキシ樹脂で形成されている。The sealing material SL shown on the left and right sides of FIG. 1 is configured to bond the transparent glass substrates SUB1 and SUB2 and seal the liquid crystal LC, and is designed to seal the liquid crystal LC (not shown). Transparent glass substrate except SU
It is formed along the entire periphery of B1 and SUB2. The sealing material SL is made of, for example, epoxy resin.
【0022】上部透明ガラス基板SUB2側の共通透明
画素電極ITO2は、少なくとも一個所において、銀ペ
ースト材SILによって下部透明ガラス基板SUB1側
に形成された外部引出配線に接続されている。この外部
引出配線はゲート電極GT、ソース電極SD1、ドレイ
ン電極SD2のそれぞれと同一製造工程で形成される。The common transparent pixel electrode ITO2 on the side of the upper transparent glass substrate SUB2 is connected at least in one place to an external lead wiring formed on the side of the lower transparent glass substrate SUB1 with a silver paste material SIL. This external lead wiring is formed in the same manufacturing process as each of the gate electrode GT, source electrode SD1, and drain electrode SD2.
【0023】配向膜ORI1、ORI2、透明画素電極
ITO1、共通透明画素電極ITO2、保護膜PSV1
、PSV2、絶縁膜GIのそれぞれの層は、シール材S
Lの内側に形成される。偏光板POL1、POL2はそ
れぞれ下部透明ガラス基板SUB1、上部透明ガラス基
板SUB2の外側の表面に形成されている。Orientation films ORI1, ORI2, transparent pixel electrode ITO1, common transparent pixel electrode ITO2, protective film PSV1
, PSV2, and the insulating film GI are each made of a sealing material S.
Formed inside L. The polarizing plates POL1 and POL2 are formed on the outer surfaces of the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2, respectively.
【0024】液晶LCは液晶分子の向きを設定する下部
配向膜ORI1と上部配向膜ORI2との間に封入され
、シール部SLによってシールされている。The liquid crystal LC is sealed between a lower alignment film ORI1 and an upper alignment film ORI2 that set the orientation of liquid crystal molecules, and is sealed by a seal portion SL.
【0025】下部配向膜ORI1は下部透明ガラス基板
SUB1側の保護膜PSV1の上部に形成される。The lower alignment film ORI1 is formed on the protective film PSV1 on the lower transparent glass substrate SUB1 side.
【0026】上部透明ガラス基板SUB2の内側(液晶
LC側)の表面には、遮光膜BM、カラーフィルタFI
L、保護膜PSV2、共通透明画素電極ITO2(CO
M)および上部配向膜ORI2が順次積層して設けられ
ている。A light shielding film BM and a color filter FI are provided on the inner surface (liquid crystal LC side) of the upper transparent glass substrate SUB2.
L, protective film PSV2, common transparent pixel electrode ITO2 (CO
M) and an upper alignment film ORI2 are sequentially stacked.
【0027】この液晶表示装置は下部透明ガラス基板S
UB1側、上部透明ガラス基板SUB2側のそれぞれの
層を別々に形成し、その後上下透明ガラス基板SUB1
、SUB2を重ね合わせ、両者間に液晶LCを封入する
ことによって組み立てられる。This liquid crystal display device has a lower transparent glass substrate S.
The layers on the UB1 side and the upper transparent glass substrate SUB2 side are formed separately, and then the upper and lower transparent glass substrates SUB1 are formed.
, SUB2 are stacked on top of each other and a liquid crystal LC is sealed between them.
【0028】(遮光膜BM)上部透明ガラス基板SUB
2側には、外部光(図1では上方からの光)がチャネル
形成領域として使用されるi型半導体層ASに入射され
ないように、遮光膜BMが設けられ、遮光膜BMは図7
のハッチングに示すようなパターンとされている。なお
、図7は図2におけるITO膜から成る第3導電膜d3
、カラーフィルタFILおよび遮光膜BMのみを描いた
平面図である。遮光膜BMは、例えば黒色の染料、顔料
あるいはカーボンを添加したアクリル樹脂やエポキシ樹
脂等の有機系材料で形成されている。遮光膜BMは、図
2、図7および図1から明らかなように、反射性不透明
材から成るゲート電極GTとオーバーラップし、かつ面
積も大である。(Light shielding film BM) Upper transparent glass substrate SUB
A light shielding film BM is provided on the 2 side to prevent external light (light from above in FIG. 1) from entering the i-type semiconductor layer AS used as a channel formation region.
The pattern is shown in the hatching. Note that FIG. 7 shows the third conductive film d3 made of ITO film in FIG.
, is a plan view depicting only the color filter FIL and the light shielding film BM. The light shielding film BM is made of an organic material such as acrylic resin or epoxy resin to which black dye, pigment, or carbon is added, for example. As is clear from FIGS. 2, 7, and 1, the light shielding film BM overlaps the gate electrode GT made of a reflective opaque material and has a large area.
【0029】従って、薄膜トランジスタTFT1、TF
T2のi型半導体層ASは上下にある遮光膜BMおよび
大き目のゲート電極GTによってサンドイッチにされ、
その部分は外部の外部光やバックライト光が当たらなく
なる。遮光膜BMは図7のハッチング部分で示すように
、画素の周囲に形成され、つまり遮光膜BMは格子状に
形成され(ブラックマトリクス)、この格子で1画素の
有効表示領域が仕切られている。従って、各画素の輪郭
が遮光膜BMによってはっきりとし、コントラストが向
上する。つまり、遮光膜BMはi型半導体層ASに対す
る遮光とブラックマトリクスとの2つの機能をもつ。Therefore, thin film transistors TFT1, TF
The i-type semiconductor layer AS of T2 is sandwiched between the upper and lower light shielding films BM and the large gate electrode GT,
That part will not be exposed to external light or backlight. The light-shielding film BM is formed around the pixel, as shown by the hatched area in FIG. 7. In other words, the light-shielding film BM is formed in a lattice shape (black matrix), and the effective display area of one pixel is partitioned by this lattice. . Therefore, the outline of each pixel becomes clear due to the light shielding film BM, and the contrast is improved. In other words, the light shielding film BM has two functions: shielding the i-type semiconductor layer AS and serving as a black matrix.
【0030】また、透明画素電極ITO1のラビング方
向の根本側のエッジ部に対向する部分(図2右下部分)
が遮光膜BMによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないので
、表示特性が劣化することはない。[0030] Also, a portion opposite to the edge portion on the root side in the rubbing direction of the transparent pixel electrode ITO1 (lower right portion in FIG. 2)
is shielded from light by the light-shielding film BM, so even if a domain occurs in the above-mentioned portion, the domain will not be visible and the display characteristics will not deteriorate.
【0031】図1に示すように、上部透明ガラス基板S
UB2上に有機系材料からなるブラックマトリクスBM
が選択的に形成され、このブラックマトリクスBMの間
にカラーフィルタFIL(R)、(G)、(B)((B
)は図示省略)が形成され、保護膜PSV2、共通透明
画素電極ITO2、上部配向膜ORI2がそれぞれ表面
の凹凸に沿って形成されている。ブラックマトリクスB
Mの厚さはカラーフィルタFILよりも厚く形成されて
いる。As shown in FIG. 1, the upper transparent glass substrate S
Black matrix BM made of organic material on UB2
is selectively formed, and color filters FIL(R), (G), (B) ((B
) are not shown), and a protective film PSV2, a common transparent pixel electrode ITO2, and an upper alignment film ORI2 are formed along the surface irregularities, respectively. black matrix B
The thickness of M is formed to be thicker than the color filter FIL.
【0032】このようにブラックマトリクスBMを有機
系材料で形成したので、ブラックマトリクスに起因して
外部光が表示画面で外側に反射して、画面が見にくい(
鏡のようになる)という問題を解決することができる。
また、下部透明ガラス基板SUB1側から照射されるバ
ックライトBLの光がブラックマトリクスで内側に反射
し、薄膜トランジスタTFTのチャネル形成領域となる
半導体層ASに光が当り、光照射による導電現象が生じ
、薄膜トランジスタのオフ特性が劣化するという問題を
抑制することができる。また、有機系材料は従来用いた
金属等より光透過率が高いが、カラーフィルタFILよ
りも例えば1μm程厚く(例えばFILを1.5μm、
BMを2.5μm程度に)形成するので遮光効果は十分
であり、ブラックマトリクスとしての機能を十分果たす
。さらに、カラーフィルタFILよりも厚いブラックマ
トリクスBMにより、光の選択性が向上し、明瞭な表示
が得られ、隣接画素の駆動による影響を低減することが
できる。[0032] Since the black matrix BM is formed of an organic material in this way, external light is reflected outward on the display screen due to the black matrix, making it difficult to see the screen (
This can solve the problem of "becoming like a mirror". In addition, the light of the backlight BL irradiated from the lower transparent glass substrate SUB1 side is reflected inward by the black matrix, and the light hits the semiconductor layer AS, which becomes the channel formation region of the thin film transistor TFT, and a conductive phenomenon occurs due to the light irradiation. The problem of deterioration of the off-characteristics of the thin film transistor can be suppressed. Organic materials have higher light transmittance than conventionally used metals, but they are also thicker, for example, by about 1 μm than the color filter FIL (for example, FIL is 1.5 μm thick,
Since the BM is formed to a thickness of approximately 2.5 μm, the light shielding effect is sufficient and the function as a black matrix is sufficiently performed. Furthermore, the black matrix BM, which is thicker than the color filter FIL, improves the selectivity of light, provides clear display, and reduces the influence of driving adjacent pixels.
【0033】また、カラーフィルタFILのみが形成さ
れた画素部よりも、ブラックマトリクスBM部の方が高
さが高く、下部透明ガラス基板SUB1と組み合わせた
ときの両部のセルギャップが異なる。従って、画素部に
おいて正規のセルギャップを設定することにより、カラ
ーフィルタFILより厚さが1μmも厚いブラックマト
リクスBM部では設計どおりの液晶動作が行なわれない
。従って、このようにすれば、セル内で散乱光が生じた
としても、ブラックマトリクスBM部の未動作の液晶L
Cがこの散乱光に対する壁として働き、光照射による導
電現象を抑制することができる。Furthermore, the height of the black matrix BM section is higher than that of the pixel section in which only the color filter FIL is formed, and the cell gap between the two sections when combined with the lower transparent glass substrate SUB1 is different. Therefore, by setting a regular cell gap in the pixel portion, the liquid crystal does not operate as designed in the black matrix BM portion, which is 1 μm thicker than the color filter FIL. Therefore, by doing this, even if scattered light occurs within the cell, the unoperated liquid crystal L in the black matrix BM section
C acts as a wall against this scattered light and can suppress conductive phenomena caused by light irradiation.
【0034】なお、シール部SLにおいて下部透明ガラ
ス基板SUB1側から照射されるバックライトBLの光
が漏れると、表示品質が低下するので、このシール部S
LにもバックライトBLの光を遮光するためにブラック
マトリクスBMを設けている。しかし、ブラックマトリ
クスBMを染料、顔料、カーボンなどが添加された有機
系材料を用いて作製すると、このブラックマトリクスB
M自体がもろく、また他の材料との密着力が弱いので、
この部分で基板SUB1またはSUB2が剥離すること
があった。しかし、本実施例では、有機系材料から成る
ブラックマトリクスBMをシール部SLにおいて部分的
に設けた(ブラックマトリクスBMの有る部分と無い部
分を設けた)ので、有る部分でバックライトBLの遮光
効果があり、無い部分で接着強度を維持できる。従って
、透明ガラス基板SUB1とSUB2とが剥がれる問題
を抑制することができる。なお、ブラックマトリクスB
Mの無い部分の光漏れを対策するために、ブラックマト
リクスBMの無い部分に対応する上部透明ガラス基板S
UB2の上部偏光板POL2の上等に遮光膜を設ける。
しかし、必ずしも設けなくてもよい。Note that if the light of the backlight BL irradiated from the lower transparent glass substrate SUB1 side leaks at the seal portion SL, the display quality will deteriorate.
A black matrix BM is also provided in L to block light from the backlight BL. However, when the black matrix BM is made using an organic material to which dyes, pigments, carbon, etc. are added, the black matrix B
Since M itself is brittle and has weak adhesion to other materials,
The substrate SUB1 or SUB2 sometimes peeled off at this portion. However, in this embodiment, since the black matrix BM made of an organic material is partially provided in the sealing part SL (a part with the black matrix BM and a part without it), the light shielding effect of the backlight BL is achieved in the part where the black matrix BM is present. This allows the adhesive strength to be maintained in areas where there is no adhesive. Therefore, the problem of peeling off of the transparent glass substrates SUB1 and SUB2 can be suppressed. In addition, black matrix B
In order to prevent light leakage in the part where there is no black matrix BM, an upper transparent glass substrate S corresponding to the part where there is no black matrix BM is used.
A light shielding film is provided on top of the upper polarizing plate POL2 of UB2. However, it does not necessarily have to be provided.
【0035】本実施例の製造工程について説明する。ま
ず、酸化シリコン膜SIOが形成された上部透明ガラス
基板SUB2上にブラックマトリクスBMを選択的に形
成する。すなわち、まず、上部透明ガラス基板SUB2
の表面に例えばアクリル樹脂等の有機系材料からなる染
色基材を形成し、フォトリソグラフィ技術を用いて所定
のパターンに形成した後、染色する。ブラックマトリク
スBMの色は遮光の点から黒が望ましい。なお、顔料、
カーボン等を予め添加した基材を基板上に形成してもよ
い。本発明では、ブラックマトリクスBMの材料として
従来の金属等より光透過率の高い有機系材料を用いるの
で、遮光効果を十分にする(可視光領域でAbs2.5
〜3.0以上)ために、カラーフィルタの膜厚より約1
μm厚く形成する。The manufacturing process of this example will be explained. First, a black matrix BM is selectively formed on the upper transparent glass substrate SUB2 on which the silicon oxide film SIO is formed. That is, first, the upper transparent glass substrate SUB2
A dyed base material made of an organic material such as acrylic resin is formed on the surface of the dyed substrate, and a predetermined pattern is formed using photolithography technology, and then dyed. The color of the black matrix BM is preferably black in terms of light shielding. In addition, pigment,
A base material to which carbon or the like is added in advance may be formed on the substrate. In the present invention, since an organic material with higher light transmittance than conventional metals is used as the material of the black matrix BM, the light shielding effect is sufficient (Abs2.5 in the visible light region).
~3.0 or more), the film thickness of the color filter is approximately 1
Form to a thickness of μm.
【0036】次に、ブラックマトリクスBMの間にカラ
ーフィルタFIL(R)、(G)、(B)を形成する。
すなわち、まず、上部透明ガラス基板SUB2の表面に
アクリル樹脂等の染色基材を形成し、フォトリソグラフ
ィ技術を用いて赤色フィルタ形成領域以外の染色基材を
除去する。この後、染色基材を赤色染料で染め、固着処
理を施し、赤色フィルタ(R)を形成する。次に、同様
な工程を施すことによって、緑色フィルタ(G)、青色
フィルタ(G)を順次形成する。もちろん、カラーフィ
ルタも予め基材に顔料を添加して形成してもよい。Next, color filters FIL(R), (G), and (B) are formed between the black matrix BM. That is, first, a dyed base material such as acrylic resin is formed on the surface of the upper transparent glass substrate SUB2, and the dyed base material other than the red filter formation area is removed using photolithography technology. Thereafter, the dyed base material is dyed with a red dye and subjected to a fixing treatment to form a red filter (R). Next, a green filter (G) and a blue filter (G) are sequentially formed by performing similar steps. Of course, the color filter may also be formed by adding pigment to the base material in advance.
【0037】次に、ブラックマトリクスBMとカラーフ
ィルタFILの表面の凹凸に合わせて保護膜PSV2を
スピンコート法やロールコート法により形成し、その上
に共通透明画素電極ITO2、上部配向膜ORI2を順
次形成する。保護膜PSV2は、例えば、アクリル樹脂
、エポキシ樹脂等の透明樹脂材料で形成する。保護膜P
SV2を表面の凹凸に合わせて形成する技術としては、
材料による方法と、プロセス条件による方法とがある。Next, a protective film PSV2 is formed by a spin coating method or a roll coating method in accordance with the unevenness of the surfaces of the black matrix BM and color filter FIL, and a common transparent pixel electrode ITO2 and an upper alignment film ORI2 are sequentially formed thereon. Form. The protective film PSV2 is made of, for example, a transparent resin material such as acrylic resin or epoxy resin. Protective film P
The technology to form SV2 according to the unevenness of the surface is as follows.
There are methods based on materials and methods based on process conditions.
【0038】なお、上記の製造方法では、上部透明ガラ
ス基板SUB2上に選択的に形成したブラックマトリク
スBMの間にカラーフィルタFILを形成し、その上に
保護膜PSV2、共通透明画素電極ITO2、上部配向
膜ORI2をそれぞれ表面の凹凸に沿って形成したが、
カラーフィルタFILをそれぞれ形成した後、この上に
ブラックマトリクスBMを選択的に形成してもよい。こ
の場合、ブラックマトリクスBMの凹部にカラーフィル
タを形成する場合よりも容易に製造できる利点がある。In the above manufacturing method, the color filter FIL is formed between the black matrices BM selectively formed on the upper transparent glass substrate SUB2, and the protective film PSV2, the common transparent pixel electrode ITO2, and the upper The alignment film ORI2 was formed along the surface irregularities, but
After each color filter FIL is formed, a black matrix BM may be selectively formed thereon. In this case, there is an advantage that the color filter can be manufactured more easily than the case where the color filter is formed in the recessed portion of the black matrix BM.
【0039】また、上記の製造方法では、保護膜PSV
2を表面の凹凸に合わせて形成したが、表面の凹凸を埋
め込むように保護膜PSV2を平坦に形成してもよい。
従って、共通透明画素電極ITO2、上部配向膜ORI
2等も保護膜PSV2上に平坦に形成される。この場合
、保護膜PSV2でブラックマトリクスBMの凹部を埋
め込んだので、大画面の場合でも、セルギャップの制御
がし易い利点がある。Further, in the above manufacturing method, the protective film PSV
Although the protective film PSV2 is formed to match the unevenness of the surface, the protective film PSV2 may be formed flat so as to fill in the unevenness of the surface. Therefore, the common transparent pixel electrode ITO2, the upper alignment film ORI
The second layer is also formed flat on the protective film PSV2. In this case, since the concave portions of the black matrix BM are filled with the protective film PSV2, there is an advantage that the cell gap can be easily controlled even in the case of a large screen.
【0040】なお、図1に示したように、シール材SL
とブラックマトリクスBMとの間に保護膜PSV2を設
けたが、シール部SLにおいて、シール材SLとブラッ
クマトリクスBMとの間に保護膜PSV2を設けなくて
もよい。Furthermore, as shown in FIG. 1, the sealing material SL
Although the protective film PSV2 is provided between the seal material SL and the black matrix BM, the protective film PSV2 may not be provided between the seal material SL and the black matrix BM in the seal portion SL.
【0041】(カラーフィルタFIL)カラーフィルタ
FILはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタF
ILは画素に対向する位置にストライプ状に形成され(
図8)、染め分けられている(図8は図4の第3導電膜
層d3、遮光膜BMおよびカラーフィルタFILのみを
描いたもので、B、R、Gの各カラーフィルターFIL
はそれぞれ、45°、 135°、クロスのハッチを施
してある)。カラーフィルタFILは図7に示すように
透明画素電極ITO1の全てを覆うように大き目に形成
され、遮光膜BMはカラーフィルタFILおよび透明画
素電極ITO1のエッジ部分と重なるよう透明画素電極
ITO1の周縁部より内側に形成されている。(Color Filter FIL) The color filter FIL is constructed by coloring a dyed base material made of a resin material such as acrylic resin with a dye. Color filter F
The IL is formed in a stripe shape at a position facing the pixel (
(Fig. 8) is dyed separately (Fig. 8 depicts only the third conductive film layer d3, the light shielding film BM, and the color filter FIL in Fig. 4, and each of the B, R, and G color filters FIL is shown in Fig. 8).
are hatched at 45°, 135°, and cross-hatched, respectively). As shown in FIG. 7, the color filter FIL is formed in a large size so as to cover the entire transparent pixel electrode ITO1, and the light shielding film BM is formed on the periphery of the transparent pixel electrode ITO1 so as to overlap with the edge portions of the color filter FIL and the transparent pixel electrode ITO1. It is formed more inward.
【0042】カラーフィルタFILは次のように形成す
ることができる。まず、上部透明ガラス基板SUB2の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この後
、染色基材を赤色染料で染め、固着処理を施し、赤色フ
ィルタRを形成する。つぎに、同様な工程を施すことに
よって、緑色フィルタG、青色フィルタBを順次形成す
る。Color filter FIL can be formed as follows. First, a dyed base material is formed on the surface of the upper transparent glass substrate SUB2, and the dyed base material other than the red filter forming area is removed using photolithography technology. Thereafter, the dyed base material is dyed with a red dye and subjected to a fixing treatment to form a red filter R. Next, a green filter G and a blue filter B are sequentially formed by performing similar steps.
【0043】(保護膜PSV2)保護膜PSV2はカラ
ーフィルタFILを異なる色に染め分けた染料が液晶L
Cに漏れることを防止するために設けられている。保護
膜PSV2は例えばアクリル樹脂、エポキシ樹脂等の透
明樹脂材料で形成されている。(Protective film PSV2) The protective film PSV2 is made of dyes that dye the color filter FIL in different colors.
This is provided to prevent leakage to C. The protective film PSV2 is made of a transparent resin material such as acrylic resin or epoxy resin.
【0044】(画素配置)図2に示すように、各画素は
隣接する2本の走査信号線(ゲート信号線または水平信
号線)GLと、隣接する2本の映像信号線(ドレイン信
号線または垂直信号線)DLとの交差領域内(4本の信
号線で囲まれた領域内)に配置されている。各画素は薄
膜トランジスタTFT、透明画素電極ITO1および保
持容量素子Cadd を含む。走査信号線GLは列方向
に延在し、行方向に複数本配置されている。映像信号線
DLは行方向に延在し、列方向に複数本配置されている
。(Pixel Arrangement) As shown in FIG. 2, each pixel is connected to two adjacent scanning signal lines (gate signal lines or horizontal signal lines) GL and two adjacent video signal lines (drain signal lines or horizontal signal lines). (vertical signal line) DL (in the area surrounded by four signal lines). Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1, and a storage capacitor element Cadd. The scanning signal lines GL extend in the column direction, and a plurality of scanning signal lines GL are arranged in the row direction. The video signal lines DL extend in the row direction, and a plurality of video signal lines DL are arranged in the column direction.
【0045】(薄膜トランジスタTFT)薄膜トランジ
スタTFTは、ゲート電極GTに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくなり
、バイアスを零にすると、チャネル抵抗は大きくなるよ
うに動作する。(Thin Film Transistor TFT) The thin film transistor TFT operates such that when a positive bias is applied to the gate electrode GT, the channel resistance between the source and drain becomes small, and when the bias is reduced to zero, the channel resistance becomes large.
【0046】各画素の薄膜トランジスタTFTは、画素
内において2つ(複数)に分割され、薄膜トランジスタ
(分割薄膜トランジスタ)TFT1およびTFT2で構
成されている。薄膜トランジスタTFT1、TFT2の
それぞれは実質的に同一サイズ(チャネル長、チャネル
幅が同じ)で構成されている。この分割された薄膜トラ
ンジスタTFT1、TFT2のそれぞれは、主にゲート
電極GT、ゲート絶縁膜GI、i型非晶質シリコン(S
i)からなるi型半導体層AS、一対のソース電極SD
1、ドレイン電極SD2で構成されている。なお、ソー
ス・ドレインは本来その間のバイアス極性によって決ま
り、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース・ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明でも、便宜上一方をソー
ス、他方をドレインと固定して表現する。The thin film transistor TFT of each pixel is divided into two (plurality) within the pixel, and is composed of thin film transistors (divided thin film transistors) TFT1 and TFT2. Each of the thin film transistors TFT1 and TFT2 has substantially the same size (channel length and channel width are the same). Each of the divided thin film transistors TFT1 and TFT2 mainly consists of a gate electrode GT, a gate insulating film GI, and an i-type amorphous silicon (S
i) an i-type semiconductor layer AS consisting of a pair of source electrodes SD;
1. Consists of a drain electrode SD2. Note that the source and drain are originally determined by the bias polarity between them, and in the circuit of this liquid crystal display device, the polarity is reversed during operation, so it should be understood that the source and drain are interchanged during operation. However, in the following description, for convenience, one side is fixed as a source and the other side is fixed as a drain.
【0047】(ゲート電極GT)ゲート電極GTは図5
(図2の第1導電膜g1、第2導電膜g2およびi型半
導体層ASのみを描いた平面図)に詳細に示すように、
走査信号線GLから垂直方向(図2および図5において
上方向)に突出する形状で構成されている(T字形状に
分岐されている)。ゲート電極GTは薄膜トランジスタ
TFT1、TFT2のそれぞれの形成領域まで突出する
ように構成されている。薄膜トランジスタTFT1、T
FT2のそれぞれのゲート電極GTは、一体に(共通ゲ
ート電極として)構成されており、走査信号線GLに連
続して形成されている。ゲート電極GTは、薄膜トラン
ジスタTFTの形成領域において大きい段差を作らない
ように、単層の第1導電膜g1で構成する。第1導電膜
g1は例えばスパッタで形成されたクロム(Cr)膜を
用い、1000[Å]程度の膜厚で形成する。(Gate electrode GT) The gate electrode GT is shown in FIG.
As shown in detail in (a plan view depicting only the first conductive film g1, second conductive film g2, and i-type semiconductor layer AS in FIG. 2),
It has a shape that projects vertically (upward in FIGS. 2 and 5) from the scanning signal line GL (branched into a T-shape). The gate electrode GT is configured to protrude to the respective formation regions of the thin film transistors TFT1 and TFT2. Thin film transistor TFT1, T
Each gate electrode GT of FT2 is configured integrally (as a common gate electrode) and is formed continuously to the scanning signal line GL. The gate electrode GT is formed of a single-layer first conductive film g1 so as not to form a large step in the formation region of the thin film transistor TFT. The first conductive film g1 is formed using, for example, a chromium (Cr) film formed by sputtering, and has a thickness of about 1000 [Å].
【0048】このゲート電極GTは図2、図1および図
5に示されているように、i型半導体層ASを完全に覆
うよう(下方からみて)それより大き目に形成される。
したがって、下部透明ガラス基板SUB1の下方に蛍光
灯等のバックライトBLを取り付けた場合、この不透明
なクロムからなるゲート電極GTが影となって、i型半
導体層ASにはバックライト光が当たらず、光照射によ
る導電現象すなわち薄膜トランジスタTFTのオフ特性
劣化は起きにくくなる。なお、ゲート電極GTの本来の
大きさは、ソース電極SD1とドレイン電極SD2との
間をまたがるに最低限必要な(ゲート電極GTとソース
電極SD1、ドレイン電極SD2との位置合わせ余裕分
も含めて)幅を持ち、チャネル幅Wを決めるその奥行き
長さはソース電極SD1とドレイン電極SD2との間の
距離(チャネル長)Lとの比、すなわち相互コンダクタ
ンスgmを決定するファクタW/Lをいくつにするかに
よって決められる。As shown in FIGS. 2, 1 and 5, this gate electrode GT is formed to be larger than the i-type semiconductor layer AS so as to completely cover it (as viewed from below). Therefore, when a backlight BL such as a fluorescent lamp is attached below the lower transparent glass substrate SUB1, the gate electrode GT made of opaque chrome forms a shadow, and the backlight light does not shine on the i-type semiconductor layer AS. , a conductive phenomenon caused by light irradiation, that is, deterioration of the off-characteristics of the thin film transistor TFT becomes less likely to occur. Note that the original size of the gate electrode GT is the minimum required size to span between the source electrode SD1 and the drain electrode SD2 (including the alignment margin between the gate electrode GT, the source electrode SD1, and the drain electrode SD2). ), and its depth length that determines the channel width W is determined by the ratio of the distance (channel length) L between the source electrode SD1 and drain electrode SD2, that is, the factor W/L that determines the mutual conductance gm. It depends on what you do.
【0049】この液晶表示装置におけるゲート電極GT
の大きさはもちろん、上述した本来の大きさよりも大き
くされる。Gate electrode GT in this liquid crystal display device
Of course, the size is made larger than the original size mentioned above.
【0050】なお、ゲート電極GTのゲートおよび遮光
の機能面からだけで考えれば、ゲート電極GTおよび走
査信号線GLは単一の層で一体に形成してもよく、この
場合不透明導電材料としてシリコンを含有させたアルミ
ニウム(Al)、純アルミニウム、パラジウム(Pd)
を含有させたアルミニウム等を選ぶことができる。Note that considering only the gate and light shielding functions of the gate electrode GT, the gate electrode GT and the scanning signal line GL may be integrally formed in a single layer, and in this case, silicon is used as the opaque conductive material. Aluminum (Al), pure aluminum, palladium (Pd) containing
Aluminum, etc. containing can be selected.
【0051】(走査信号線GL)走査信号線GLは第1
導電膜g1およびその上部に設けられた第2導電膜g2
からなる複合膜で構成されている。この走査信号線GL
の第1導電膜g1はゲート電極GTの第1導電膜g1と
同一製造工程で形成され、かつ一体に構成されている。
第2導電膜g2は例えばスパッタで形成されたアルミニ
ウム膜を用い、1000〜5500[Å]程度の膜厚で
形成する。第2導電膜g2は走査信号線GLの抵抗値を
低減し、信号伝達速度の高速化(画素の情報の書込特性
向上)を図ることができるように構成されている。(Scanning signal line GL) The scanning signal line GL is the first
Conductive film g1 and second conductive film g2 provided above it
It is composed of a composite membrane consisting of. This scanning signal line GL
The first conductive film g1 is formed in the same manufacturing process as the first conductive film g1 of the gate electrode GT, and is integrally configured. The second conductive film g2 is formed using, for example, an aluminum film formed by sputtering, and has a thickness of about 1000 to 5500 [Å]. The second conductive film g2 is configured to reduce the resistance value of the scanning signal line GL and increase the signal transmission speed (improve the writing characteristics of pixel information).
【0052】また、走査信号線GLは第1導電膜g1の
幅寸法に比べて第2導電膜g2の幅寸法を小さく構成し
ている。すなわち、走査信号線GLはその側壁の段差形
状がゆるやかになっている。Furthermore, the width of the second conductive film g2 of the scanning signal line GL is made smaller than the width of the first conductive film g1. That is, the side wall of the scanning signal line GL has a gradual step shape.
【0053】(絶縁膜GI)絶縁膜GIは薄膜トランジ
スタTFT1、TFT2のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜GIはゲート電極GTおよび走査
信号線GLの上層に形成されている。絶縁膜GIは例え
ばプラズマCVDで形成された窒化シリコン膜を用い、
3000[Å]程度の膜厚で形成する。(Insulating Film GI) The insulating film GI is used as a gate insulating film for each of the thin film transistors TFT1 and TFT2. The insulating film GI is formed on the gate electrode GT and the scanning signal line GL. For example, a silicon nitride film formed by plasma CVD is used as the insulating film GI,
It is formed with a film thickness of about 3000 [Å].
【0054】(i型半導体層AS)i型半導体層ASは
、図5に示すように、複数に分割された薄膜トランジス
タTFT1、TFT2のそれぞれのチャネル形成領域と
して使用される。i型半導体層ASは非晶質シリコン膜
または多結晶シリコン膜で形成し、約1800[Å]程
度の膜厚で形成する。(I-Type Semiconductor Layer AS) As shown in FIG. 5, the i-type semiconductor layer AS is used as a channel forming region for each of the thin film transistors TFT1 and TFT2 which are divided into a plurality of parts. The i-type semiconductor layer AS is formed of an amorphous silicon film or a polycrystalline silicon film, and is formed to have a thickness of about 1800 [Å].
【0055】このi型半導体層ASは、供給ガスの成分
を変えてSi3N4からなるゲート絶縁膜として使用さ
れる絶縁膜GIの形成に連続して、同じプラズマCVD
装置で、しかもそのプラズマCVD装置から外部に露出
することなく形成される。また、オーミックコンタクト
用のPをドープしたN(+)型半導体層d0(図1)も
同様に連続して約 400[Å]の厚さに形成される。
しかる後、下部透明ガラス基板SUB1はCVD装置か
ら外に取り出され、写真処理技術によりN(+)型半導
体層d0およびi型半導体層ASは図2、図1および図
5に示すように独立した島状にパターニングされる。This i-type semiconductor layer AS was formed by the same plasma CVD process following the formation of the insulating film GI to be used as a gate insulating film made of Si3N4 by changing the composition of the supplied gas.
The plasma CVD device is formed without being exposed to the outside from the plasma CVD device. Further, a P-doped N(+) type semiconductor layer d0 (FIG. 1) for ohmic contact is similarly formed continuously to a thickness of about 400 [Å]. Thereafter, the lower transparent glass substrate SUB1 was taken out from the CVD apparatus, and the N(+) type semiconductor layer d0 and the i-type semiconductor layer AS were separated by photo processing technology as shown in FIGS. 2, 1, and 5. Patterned into islands.
【0056】i型半導体層ASは、図2および図5に詳
細に示すように、走査信号線GLと映像信号線DLとの
交差部(クロスオーバ部)の両者間にも設けられている
。この交差部のi型半導体層ASは交差部における走査
信号線GLと映像信号線DLとの短絡を低減するように
構成されている。As shown in detail in FIGS. 2 and 5, the i-type semiconductor layer AS is also provided between the scanning signal line GL and the video signal line DL at an intersection (crossover section). The i-type semiconductor layer AS at this intersection is configured to reduce short circuits between the scanning signal line GL and the video signal line DL at the intersection.
【0057】(ソース電極SD1、ドレイン電極SD2
)複数に分割された薄膜トランジスタTFT1、TFT
2のそれぞれのソース電極SD1とドレイン電極SD2
とは、図2、図1および図6(図2の第1〜第3導電膜
d1〜d3のみを描いた平面図)で詳細に示すように、
i型半導体層AS上にそれぞれ離隔して設けられている
。(Source electrode SD1, drain electrode SD2
) Thin film transistors TFT1 and TFT divided into multiple parts
2, each of the source electrode SD1 and drain electrode SD2
As shown in detail in FIGS. 2, 1 and 6 (a plan view depicting only the first to third conductive films d1 to d3 in FIG. 2),
They are provided separately on the i-type semiconductor layer AS.
【0058】ソース電極SD1、ドレイン電極SD2の
それぞれは、N(+)型半導体層d0に接触する下層側
から、第1導電膜d1、第2導電膜d2、第3導電膜d
3を順次重ね合わせて構成されている。ソース電極SD
1の第1導電膜d1、第2導電膜d2および第3導電膜
d3は、ドレイン電極SD2の第1導電膜d1、第2導
電膜d2および第3導電膜d3と同一製造工程で形成さ
れる。[0058] The source electrode SD1 and the drain electrode SD2 each include a first conductive film d1, a second conductive film d2, and a third conductive film d from the lower layer side in contact with the N(+) type semiconductor layer d0.
3 are stacked one on top of the other in sequence. Source electrode SD
The first conductive film d1, the second conductive film d2, and the third conductive film d3 of No. 1 are formed in the same manufacturing process as the first conductive film d1, the second conductive film d2, and the third conductive film d3 of the drain electrode SD2. .
【0059】第1導電膜d1はスパッタで形成したクロ
ム膜を用い、 500〜1000[Å]の膜厚(この液
晶表示装置では、 600[Å]程度の膜厚)で形成す
る。クロム膜は膜厚を厚く形成するとストレスが大きく
なるので、2000[Å]程度の膜厚を越えない範囲で
形成する。クロム膜はN(+)型半導体層d0との接触
が良好である。クロム膜は後述する第2導電膜d2のア
ルミニウムがN(+)型半導体層d0に拡散することを
防止するいわゆるバリア層を構成する。第1導電膜d1
としては、クロム膜の他に高融点金属(Mo、Ti、T
a、W)膜、高融点金属シリサイド(MoSi2、Ti
Si2、TaSi2、WSi2)膜で形成してもよい。The first conductive film d1 is a chromium film formed by sputtering, and is formed with a thickness of 500 to 1000 Å (in this liquid crystal display device, the thickness is about 600 Å). If the chromium film is formed thickly, the stress increases, so the chromium film is formed to a thickness not exceeding about 2000 [Å]. The chromium film has good contact with the N(+) type semiconductor layer d0. The chromium film constitutes a so-called barrier layer that prevents aluminum of the second conductive film d2, which will be described later, from diffusing into the N(+) type semiconductor layer d0. First conductive film d1
In addition to chromium film, high melting point metals (Mo, Ti, T
a, W) film, high melting point metal silicide (MoSi2, Ti
It may also be formed using a Si2, TaSi2, WSi2) film.
【0060】第1導電膜d1を写真処理でパターニング
した後、同じ写真処理用マスクを用いて、あるいは第1
導電膜d1をマスクとして、N(+)型半導体層d0が
除去される。つまり、i型半導体層AS上に残っていた
N(+)型半導体層d0は第1導電膜d1以外の部分が
セルフアラインで除去される。このとき、N(+)型半
導体層d0はその厚さ分は全て除去されるようエッチさ
れるので、i型半導体層ASも若干その表面部分でエッ
チされるが、その程度はエッチ時間で制御すればよい。After patterning the first conductive film d1 by photo processing, using the same photo processing mask or patterning the first conductive film d1,
Using the conductive film d1 as a mask, the N(+) type semiconductor layer d0 is removed. That is, the portions of the N(+) type semiconductor layer d0 remaining on the i-type semiconductor layer AS other than the first conductive film d1 are removed by self-alignment. At this time, since the N(+) type semiconductor layer d0 is etched so that its entire thickness is removed, the i-type semiconductor layer AS is also slightly etched on its surface, but the extent is controlled by the etching time. do it.
【0061】しかる後、第2導電膜d2がアルミニウム
のスパッタリングで3000〜5500[Å]の膜厚(
この液晶表示装置では、3500[Å]程度の膜厚)に
形成される。
アルミニウム膜はクロム膜に比べてストレスが小さく、
厚い膜厚に形成することが可能で、ソース電極SD1、
ドレイン電極SD2および映像信号線DLの抵抗値を低
減するように構成されている。第2導電膜d2としては
アルミニウム膜の他にシリコンや銅(Cu)を添加物と
して含有させたアルミニウム膜で形成してもよい。Thereafter, the second conductive film d2 is formed by aluminum sputtering to a thickness of 3000 to 5500 [Å] (
In this liquid crystal display device, the film thickness is approximately 3500 [Å]. Aluminum film has less stress than chrome film,
It is possible to form a thick film, and the source electrode SD1,
It is configured to reduce the resistance values of the drain electrode SD2 and the video signal line DL. The second conductive film d2 may be formed of an aluminum film containing silicon or copper (Cu) as an additive in addition to the aluminum film.
【0062】第2導電膜d2の写真処理技術によるパタ
ーニング後、第3導電膜d3が形成される。この第3導
電膜d3はスパッタリングで形成された透明導電膜(I
ndium−Tin−Oxide ITO:ネサ膜)
からなり、1000〜2000[Å]の膜厚(この液晶
表示装置では、1200[Å]程度の膜厚)で形成され
る。この第3導電膜d3はソース電極SD1、ドレイン
電極SD2および映像信号線DLを構成するとともに、
透明画素電極ITO1を構成するようになっている。After patterning the second conductive film d2 using a photoprocessing technique, a third conductive film d3 is formed. This third conductive film d3 is a transparent conductive film (I) formed by sputtering.
ndium-Tin-Oxide ITO: Nesa film)
It is formed with a film thickness of 1000 to 2000 [Å] (in this liquid crystal display device, the film thickness is about 1200 [Å]). This third conductive film d3 constitutes the source electrode SD1, the drain electrode SD2, and the video signal line DL, and
A transparent pixel electrode ITO1 is configured.
【0063】ソース電極SD1の第1導電膜d1、ドレ
イン電極SD2の第1導電膜d1のそれぞれは、上層の
第2導電膜d2および第3導電膜d3に比べて内側に(
チャネル領域内に)大きく入り込んでいる。つまり、こ
れらの部分における第1導電膜d1は第2導電膜d2、
第3導電膜d3とは無関係に薄膜トランジスタTFTの
チャネル長Lを規定できるように構成されている。Each of the first conductive film d1 of the source electrode SD1 and the first conductive film d1 of the drain electrode SD2 is located inward (
(into the channel region). That is, the first conductive film d1 in these parts is the second conductive film d2,
The structure is such that the channel length L of the thin film transistor TFT can be defined independently of the third conductive film d3.
【0064】ソース電極SD1は透明画素電極ITO1
に接続されている。ソース電極SD1は、i型半導体層
ASの段差形状(第1導電膜g1の膜厚、N(+)型半
導体層d0の膜厚およびi型半導体層ASの膜厚を加算
した膜厚に相当する段差)に沿って構成されている。具
体的には、ソース電極SD1は、i型半導体層ASの段
差形状に沿って形成された第1導電膜d1と、この第1
導電膜d1の上部にそれに比べて透明画素電極ITO1
と接続される側を小さいサイズで形成した第2導電膜d
2と、この第2導電膜d2から露出する第1導電膜d1
に接続された第3導電膜d3とで構成されている。ソー
ス電極SD1の第2導電膜d2は第1導電膜d1のクロ
ム膜がストレスの増大から厚く形成できず、i型半導体
層ASの段差形状を乗り越えられないので、このi型半
導体層ASを乗り越えるために構成されている。つまり
、第2導電膜d2は厚く形成することでステップカバレ
ッジを向上している。第2導電膜d2は厚く形成できる
ので、ソース電極SD1の抵抗値(ドレイン電極SD2
や映像信号線DLについても同様)の低減に大きく寄与
している。第3導電膜d3は第2導電膜d2のi型半導
体層ASに起因する段差形状を乗り越えることができな
いので、第2導電膜d2のサイズを小さくすることで、
露出する第1導電膜d1に接続するように構成されてい
る。第1導電膜d1と第3導電膜d3とは接着性が良好
であるばかりか、両者間の接続部の段差形状が小さいの
で、ソース電極SD1と透明画素電極ITO1とを確実
に接続することができる。Source electrode SD1 is transparent pixel electrode ITO1
It is connected to the. The source electrode SD1 has a stepped shape of the i-type semiconductor layer AS (corresponds to the sum of the thickness of the first conductive film g1, the thickness of the N(+)-type semiconductor layer d0, and the thickness of the i-type semiconductor layer AS). It is constructed along the steps (steps). Specifically, the source electrode SD1 includes a first conductive film d1 formed along the step shape of the i-type semiconductor layer AS, and a first conductive film d1 formed along the step shape of the i-type semiconductor layer AS.
In contrast, a transparent pixel electrode ITO1 is formed on the upper part of the conductive film d1.
a second conductive film d formed with a smaller size on the side connected to
2, and the first conductive film d1 exposed from the second conductive film d2.
and a third conductive film d3 connected to the third conductive film d3. The second conductive film d2 of the source electrode SD1 cannot overcome the step shape of the i-type semiconductor layer AS because the chromium film of the first conductive film d1 cannot be formed thickly due to increased stress, so the second conductive film d2 of the source electrode SD1 can overcome this i-type semiconductor layer AS. It is configured for. In other words, step coverage is improved by forming the second conductive film d2 thickly. Since the second conductive film d2 can be formed thickly, the resistance value of the source electrode SD1 (drain electrode SD2
(The same applies to the video signal line DL). Since the third conductive film d3 cannot overcome the step shape caused by the i-type semiconductor layer AS of the second conductive film d2, by reducing the size of the second conductive film d2,
It is configured to be connected to the exposed first conductive film d1. The first conductive film d1 and the third conductive film d3 not only have good adhesion, but also have a small step shape at the connection between them, so it is possible to reliably connect the source electrode SD1 and the transparent pixel electrode ITO1. can.
【0065】(透明画素電極ITO1)透明画素電極I
TO1は液晶表示部の画素電極の一方を構成する。(Transparent pixel electrode ITO1) Transparent pixel electrode I
TO1 constitutes one of the pixel electrodes of the liquid crystal display section.
【0066】透明画素電極ITO1は薄膜トランジスタ
TFT1のソース電極SD1および薄膜トランジスタT
FT2のソース電極SD1に接続されている。このため
、薄膜トランジスタTFT1、TFT2のうちの1つ例
えば薄膜トランジスタTFT1に欠陥が発生したときに
は、製造工程においてレーザ光等によって、薄膜トラン
ジスタTFT1と映像信号線DLとを切り離すとともに
、薄膜トランジスタTFT1と透明画素電極ITO1と
を切り離せば、点欠陥、線欠陥にはならず、しかも2つ
の薄膜トランジスタTFT1、TFT2に同時に欠陥が
発生することはほとんどないから、点欠陥が発生する確
率を極めて小さくすることができる。The transparent pixel electrode ITO1 is connected to the source electrode SD1 of the thin film transistor TFT1 and the thin film transistor T
It is connected to the source electrode SD1 of FT2. Therefore, when a defect occurs in one of the thin film transistors TFT1 and TFT2, for example, the thin film transistor TFT1, the thin film transistor TFT1 and the video signal line DL are separated by laser light or the like during the manufacturing process, and the thin film transistor TFT1 and the transparent pixel electrode ITO1 are separated. If these are separated, point defects and line defects will not occur, and since defects will rarely occur in the two thin film transistors TFT1 and TFT2 at the same time, the probability of point defects occurring can be extremely reduced.
【0067】(保護膜PSV1)薄膜トランジスタTF
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜PSV1は例えばプラズマCVD装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、800
0[Å]程度の膜厚で形成する。(Protective film PSV1) Thin film transistor TF
A protective film PSV1 is provided on the T and transparent pixel electrode ITO1. The protective film PSV1 is formed mainly to protect the thin film transistor TFT from moisture etc.
Use a material that is highly transparent and has good moisture resistance. The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed using a plasma CVD apparatus, and has a film thickness of 800 nm.
It is formed with a film thickness of about 0 [Å].
【0068】(共通透明画素電極ITO2)共通透明画
素電極ITO2は、下部透明ガラス基板SUB1側に画
素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明
画素電極ITO2との間の電位差(電界)に応答して変
化する。この共通透明画素電極ITO2にはコモン電圧
Vcom が印加されるように構成されている。コモン
電圧Vcom は映像信号線DLに印加されるロウレベ
ルの駆動電圧Vdminとハイレベルの駆動電圧Vdm
ax との中間電位である。(Common Transparent Pixel Electrode ITO2) The common transparent pixel electrode ITO2 faces the transparent pixel electrode ITO1 provided for each pixel on the lower transparent glass substrate SUB1 side, and the optical state of the liquid crystal LC is determined by each pixel electrode ITO1. It changes in response to the potential difference (electric field) between the ITO2 and the common transparent pixel electrode ITO2. The configuration is such that a common voltage Vcom is applied to this common transparent pixel electrode ITO2. The common voltage Vcom is a low level drive voltage Vdmin and a high level drive voltage Vdm applied to the video signal line DL.
It is the intermediate potential between ax and ax.
【0069】(表示装置全体等価回路)表示マトリクス
部の等価回路とその周辺回路の結線図を図9に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ARは複数の画素を二次元状に配列した
マトリクス・アレイである。(Equivalent circuit of entire display device) FIG. 9 shows a wiring diagram of the equivalent circuit of the display matrix section and its peripheral circuits. Although this figure is a circuit diagram, it is drawn to correspond to the actual geometrical arrangement. AR is a matrix array in which a plurality of pixels are arranged two-dimensionally.
【0070】図中、Xは映像信号線DLを意味し、添字
G、BおよびRがそれぞれ緑、青および赤画素に対応し
て付加されている。Yは走査信号線GLを意味し、添字
1,2,3,…,end は走査タイミングの順序に従
って付加されている。In the figure, X means a video signal line DL, and subscripts G, B, and R are added corresponding to green, blue, and red pixels, respectively. Y means the scanning signal line GL, and the subscripts 1, 2, 3, . . . , end are added according to the order of scanning timing.
【0071】映像信号線X(添字省略)は交互に上側(
または奇数)映像信号駆動回路He、下側(または偶数
)映像信号駆動回路Hoに接続されている。Video signal lines X (subscript omitted) are arranged alternately on the upper side (
(or odd number) video signal drive circuit He, and is connected to the lower (or even number) video signal drive circuit Ho.
【0072】SUPは1つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト(上
位演算処理装置)からのCRT(陰極線管)用の情報を
TFT液晶表示装置用の情報に交換する回路を含む回路
である。[0072] The SUP uses a power supply circuit to obtain multiple divided and stabilized voltage sources from one voltage source and information for a CRT (cathode ray tube) from a host (upper processing unit) to a TFT liquid crystal display device. This is a circuit that includes a circuit that exchanges information for use.
【0073】(保持容量素子Cadd の構造)透明画
素電極ITO1は、薄膜トランジスタTFTと接続され
る端部と反対側の端部において、隣りの走査信号線GL
と重なるように形成されている。この重ね合わせは、図
3からも明らかなように、透明画素電極ITO1を一方
の電極PL2とし、隣りの走査信号線GLを他方の電極
PL1とする保持容量素子(静電容量素子)Cadd
を構成する。この保持容量素子Cadd の誘電体膜は
、薄膜トランジスタTFTのゲート絶縁膜として使用さ
れる絶縁膜GIと同一層で構成されている。(Structure of storage capacitor element Cadd) The transparent pixel electrode ITO1 is connected to the adjacent scanning signal line GL at the end opposite to the end connected to the thin film transistor TFT.
It is formed so that it overlaps with the As is clear from FIG. 3, this superposition is achieved by using a storage capacitance element (electrostatic capacitance element) Cadd in which the transparent pixel electrode ITO1 is used as one electrode PL2 and the adjacent scanning signal line GL is used as the other electrode PL1.
Configure. The dielectric film of this storage capacitor element Cadd is made of the same layer as the insulating film GI used as the gate insulating film of the thin film transistor TFT.
【0074】保持容量素子Cadd は、図5からも明
らかなように、走査信号線GLの第1導電膜g1の幅を
広げた部分に形成されている。なお、映像信号線DLと
交差する部分の第1導電膜g1は映像信号線DLとの短
絡の確率を小さくするため細くされている。As is clear from FIG. 5, the storage capacitance element Cadd is formed in the widened portion of the first conductive film g1 of the scanning signal line GL. Note that the first conductive film g1 at the portion intersecting with the video signal line DL is made thin in order to reduce the probability of short circuit with the video signal line DL.
【0075】保持容量素子Cadd を構成するために
重ね合わされる透明画素電極ITO1と電極PL1との
間の一部には、ソース電極SD1と同様に、段差形状を
乗り越える際に透明画素電極ITO1が断線しないよう
に、第1導電膜d1および第2導電膜d2で構成された
島領域が設けられている。この島領域は、透明画素電極
ITO1の面積(開口率)を低下しないように、できる
限り小さく構成する。(保持容量素子Cadd の等価
回路とその動作)図2に示される画素の等価回路を図1
0に示す。図10において、Cgsは薄膜トランジスタ
TFTのゲート電極GTとソース電極SD1との間に形
成される寄生容量である。寄生容量Cgsの誘電体膜は
絶縁膜GIである。Cpix は透明画素電極ITO1
(PIX)と共通透明画素電極ITO2(COM)との
間に形成される液晶容量である。液晶容量Cpix の
誘電体膜は液晶LC、保護膜PSV1および配向膜OR
I1、ORI2である。Vlcは中点電位である。Similar to the source electrode SD1, the transparent pixel electrode ITO1 is disconnected when going over the step shape in a part between the transparent pixel electrode ITO1 and the electrode PL1 which are overlapped to form the storage capacitor element Cadd. An island region made up of the first conductive film d1 and the second conductive film d2 is provided to prevent this. This island region is configured to be as small as possible so as not to reduce the area (aperture ratio) of the transparent pixel electrode ITO1. (Equivalent circuit of storage capacitor element Cadd and its operation) Figure 1 shows the equivalent circuit of the pixel shown in Figure 2.
0. In FIG. 10, Cgs is a parasitic capacitance formed between the gate electrode GT and source electrode SD1 of the thin film transistor TFT. The dielectric film of the parasitic capacitance Cgs is an insulating film GI. Cpix is transparent pixel electrode ITO1
(PIX) and the common transparent pixel electrode ITO2 (COM). The dielectric film of the liquid crystal capacitor Cpix includes the liquid crystal LC, the protective film PSV1, and the alignment film OR.
I1 and ORI2. Vlc is a midpoint potential.
【0076】保持容量素子Cadd は、薄膜トランジ
スタTFTがスイッチングするとき、中点電位(画素電
極電位)Vlcに対するゲート電位変化ΔVg の影響
を低減するように働く。この様子を式で表すと、次式の
ようになる。The storage capacitor element Cadd functions to reduce the influence of the gate potential change ΔVg on the midpoint potential (pixel electrode potential) Vlc when the thin film transistor TFT switches. This situation can be expressed as the following formula.
【0077】ΔVlc={Cgs/(Cgs+Cadd
+Cpix)}×ΔVgここで、ΔVlcはΔVg に
よる中点電位の変化分を表わす。この変化分ΔVlcは
液晶LCに加わる直流成分の原因となるが、保持容量C
add を大きくすればする程、その値を小さくするこ
とができる。また、保持容量素子Cadd は放電時間
を長くする作用もあり、薄膜トランジスタTFTがオフ
した後の映像情報を長く蓄積する。液晶LCに印加され
る直流成分の低減は、液晶LCの寿命を向上し、液晶表
示画面の切り替え時に前の画像が残るいわゆる焼き付き
を低減することができる。ΔVlc={Cgs/(Cgs+Cadd
+Cpix)}×ΔVg Here, ΔVlc represents the change in the midpoint potential due to ΔVg. This change ΔVlc causes a DC component applied to the liquid crystal LC, but the holding capacitance C
The larger add is, the smaller its value can be. Furthermore, the storage capacitor element Cadd also has the effect of lengthening the discharge time, so that image information is stored for a long time after the thin film transistor TFT is turned off. Reducing the DC component applied to the liquid crystal LC can improve the life of the liquid crystal LC and reduce so-called burn-in, in which the previous image remains when switching between liquid crystal display screens.
【0078】前述したように、ゲート電極GTはi型半
導体層ASを完全に覆うよう大きくされている分、ソー
ス電極SD1、ドレイン電極SD2とのオーバラップ面
積が増え、したがって寄生容量Cgsが大きくなり、中
点電位Vlcはゲート(走査)信号Vg の影響を受け
易くなるという逆効果が生じる。しかし、保持容量素子
Cadd を設けることによりこのデメリットも解消す
ることができる。As described above, since the gate electrode GT is made large enough to completely cover the i-type semiconductor layer AS, the overlapping area with the source electrode SD1 and drain electrode SD2 increases, and therefore the parasitic capacitance Cgs increases. , the opposite effect occurs in that the midpoint potential Vlc becomes more susceptible to the influence of the gate (scanning) signal Vg. However, by providing the storage capacitor element Cadd, this disadvantage can also be eliminated.
【0079】保持容量素子Cadd の保持容量は、画
素の書込特性から、液晶容量Cpix に対して4〜8
倍(4・Cpix<Cadd<8・Cpix)、寄生容
量Cgsに対して8〜32倍(8・Cgs<Cadd<
32・Cgs)程度の値に設定する。From the pixel write characteristics, the storage capacitance of the storage capacitor element Cadd is 4 to 8 with respect to the liquid crystal capacitance Cpix.
(4・Cpix<Cadd<8・Cpix), 8 to 32 times the parasitic capacitance Cgs (8・Cgs<Cadd<
Set to a value of about 32 Cgs).
【0080】(保持容量素子Cadd 電極線の結線方
法)保持容量電極線としてのみ使用される初段の走査信
号線GL(Y0)は、図9に示すように、共通透明画素
電極ITO2(Vcom )に接続する。共通透明画素
電極ITO2は、図1に示すように、液晶表示装置の周
縁部において銀ペースト材SLによって外部引出配線に
接続されている。しかも、この外部引出配線の一部の導
電膜(g1およびg2)は走査信号線GLと同一製造工
程で構成されている。この結果、最終段の保持容量電極
線GLは、共通透明画素電極ITO2に簡単に接続する
ことができる。(How to connect storage capacitor element Cadd electrode wire) The first-stage scanning signal line GL (Y0), which is used only as a storage capacitor electrode line, is connected to the common transparent pixel electrode ITO2 (Vcom) as shown in FIG. Connecting. As shown in FIG. 1, the common transparent pixel electrode ITO2 is connected to an external wiring at the peripheral edge of the liquid crystal display device by means of a silver paste material SL. Furthermore, a part of the conductive film (g1 and g2) of this external wiring is formed in the same manufacturing process as the scanning signal line GL. As a result, the storage capacitor electrode line GL at the final stage can be easily connected to the common transparent pixel electrode ITO2.
【0081】初段の保持容量電極線Y0 は最終段の走
査信号線Yend に接続、Vcom 以外の直流電位
点(交流接地点)に接続するかまたは垂直走路回路Vか
ら1つ余分に走査パルスY0 を受けるように接続して
もよい。The holding capacitor electrode line Y0 at the first stage is connected to the scanning signal line Yend at the final stage, or connected to a DC potential point (AC grounding point) other than Vcom, or one additional scanning pulse Y0 is applied from the vertical scanning path circuit V. You may also connect it so that it is received.
【0082】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。[0082] As described above, the invention made by the present inventor is as follows.
Although the present invention has been specifically described based on the above-mentioned embodiments, it goes without saying that the present invention is not limited to the above-mentioned embodiments, and can be modified in various ways without departing from the gist thereof.
【0083】例えば、カラーフィルタFILとブラック
マトリクスBMは同じ有機系材料を用いることができる
ので、ブラックマトリクスBMを各カラーフィルタFI
L(R)、(G)、(B)の3層の重ね合せにより形成
してもよい。この場合、ブラックマトリクスBMの染色
は、各カラーフィルタFILの赤、緑、青の全染料で染
めてもよい。For example, since the color filter FIL and the black matrix BM can use the same organic material, the black matrix BM can be used for each color filter FI
It may be formed by overlapping three layers of L(R), (G), and (B). In this case, the black matrix BM may be dyed with all the red, green, and blue dyes of each color filter FIL.
【0084】また、シール部SLにおいて部分的に設け
たブラックマトリクスBMのパターンは、図1に示した
ようなパターンに限らず、シール部SLにおいてブラッ
クマトリクスBMが有る部分と無い部分が存在すればよ
く、例えば縞状パターン等を用いてもよい。Further, the pattern of the black matrix BM partially provided in the seal part SL is not limited to the pattern shown in FIG. For example, a striped pattern may be used.
【0085】また、上述実施例においては、ゲート電極
形成→ゲート絶縁膜形成→半導体層形成→ソース・ドレ
イン電極形成の逆スタガ構造を示したが、上下関係また
は作る順番がそれと逆のスタガ構造でも本発明は有効で
ある。In the above embodiment, an inverted staggered structure in which gate electrode formation → gate insulating film formation → semiconductor layer formation → source/drain electrode formation was shown, but a staggered structure in which the vertical relationship or the order of formation is reversed is also possible. The present invention is effective.
【0086】[0086]
【発明の効果】以上説明したように、本発明の液晶表示
装置では、ブラックマトリクスに起因する外部光の表示
画面での外側への反射を防止できるので、表示品質を向
上することができる。また、セル内の乱反射を防止でき
るので、光照射による導電現象すなわち薄膜トランジス
タのオフ特性の劣化の問題を抑制することができる。さ
らに、シール部において有機系材料から成るブラックマ
トリクスを部分的に設けたので、基板の剥がれを抑制す
ることができる。As described above, in the liquid crystal display device of the present invention, it is possible to prevent external light caused by the black matrix from being reflected outward on the display screen, thereby improving display quality. Further, since diffuse reflection within the cell can be prevented, it is possible to suppress the problem of conductive phenomena caused by light irradiation, that is, deterioration of the off-characteristics of thin film transistors. Furthermore, since a black matrix made of an organic material is partially provided in the sealing portion, peeling of the substrate can be suppressed.
【図1】本発明の一実施例のアクティブ・マトリクス方
式のカラー液晶表示装置の液晶表示部の断面図(後述の
図2の1−1切断線における断面とシール部付近の断面
を示す図)である。FIG. 1 is a cross-sectional view of a liquid crystal display portion of an active matrix color liquid crystal display device according to an embodiment of the present invention (a cross-sectional view showing a cross section taken along section line 1-1 in FIG. 2 and a cross section near a seal portion, which will be described later). It is.
【図2】液晶表示部の一画素を示す要部平面図である。FIG. 2 is a plan view of a main part showing one pixel of a liquid crystal display section.
【図3】図2の3−3切断線における断面図である。FIG. 3 is a sectional view taken along section line 3-3 in FIG. 2;
【図4】図2に示す画素を複数配置した液晶表示部の要
部平面図である。4 is a plan view of a main part of a liquid crystal display section in which a plurality of pixels shown in FIG. 2 are arranged; FIG.
【図5】図2に示す画素の所定の層のみを描いた平面図
である。FIG. 5 is a plan view depicting only a predetermined layer of the pixel shown in FIG. 2;
【図6】図2に示す画素の所定の層のみを描いた平面図
である。FIG. 6 is a plan view depicting only a predetermined layer of the pixel shown in FIG. 2;
【図7】図2に示す画素の所定の層のみを描いた平面図
である。FIG. 7 is a plan view depicting only a predetermined layer of the pixel shown in FIG. 2;
【図8】図4に示す画素電極層、遮光膜およびカラーフ
ィルタ層のみを描いた要部平面図である。8 is a plan view of main parts depicting only a pixel electrode layer, a light shielding film, and a color filter layer shown in FIG. 4; FIG.
【図9】液晶表示部の等価回路図である。FIG. 9 is an equivalent circuit diagram of a liquid crystal display section.
【図10】図2に示す画素の等価回路図である。10 is an equivalent circuit diagram of the pixel shown in FIG. 2. FIG.
SUB1…下部透明ガラス基板、TFT…薄膜トランジ
スタ、AS…i型半導体層、ITO1…透明画素電極、
PSV1…TFTの保護膜、ORI1…下部配向膜、L
C…液晶、SUB2…上部透明ガラス基板、BM…ブラ
ックマトリクス、FIL…カラーフィルタ、PSV2…
カラーフィルタの保護膜、ITO2…共通透明画素電極
、ORI2…上部配向膜、SL…シール部、BL…バッ
クライト。SUB1...lower transparent glass substrate, TFT...thin film transistor, AS...i-type semiconductor layer, ITO1...transparent pixel electrode,
PSV1...TFT protective film, ORI1...lower alignment film, L
C...Liquid crystal, SUB2...Upper transparent glass substrate, BM...Black matrix, FIL...Color filter, PSV2...
Color filter protective film, ITO2...common transparent pixel electrode, ORI2...upper alignment film, SL...seal part, BL...backlight.
Claims (1)
設けた面が対向するように所定の間隙を隔てて重ね合せ
、前記両基板の縁周囲に設けたシール部により前記両基
板を接着すると共に前記両基板の間に前記液晶を封止し
た液晶表示装置において、前記いずれか一方の透明基板
に有機系材料から成るブラックマトリクスを設け、かつ
前記シール部において前記ブラックマトリクスを部分的
に設けたことを特徴とする液晶表示装置。1. Two transparent substrates are placed one on top of the other with a predetermined gap in between so that the surfaces provided with transparent pixel electrodes face each other, and the two substrates are bonded together by a seal portion provided around the edges of the two substrates. In addition, in the liquid crystal display device in which the liquid crystal is sealed between the two substrates, a black matrix made of an organic material is provided on one of the transparent substrates, and the black matrix is partially provided in the sealing portion. A liquid crystal display device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11436591A JP3095254B2 (en) | 1991-05-20 | 1991-05-20 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11436591A JP3095254B2 (en) | 1991-05-20 | 1991-05-20 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04342229A true JPH04342229A (en) | 1992-11-27 |
JP3095254B2 JP3095254B2 (en) | 2000-10-03 |
Family
ID=14635894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11436591A Expired - Lifetime JP3095254B2 (en) | 1991-05-20 | 1991-05-20 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3095254B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07271020A (en) * | 1994-03-18 | 1995-10-20 | Internatl Business Mach Corp <Ibm> | Photosensitive composition for forming black matrix, color filter substrate and liquid crystal display device using substrate thereof |
FR2751096A1 (en) * | 1996-07-09 | 1998-01-16 | Lg Electronics Inc | HIGH DENSITY LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURING PROCESS |
US6429917B1 (en) | 1999-03-03 | 2002-08-06 | Nec Corporation | Color liquid-crystal panel having a frame-shaped black matrix and manufacturing process therefor |
US7746428B2 (en) | 2006-05-10 | 2010-06-29 | Hitachi Displays, Ltd. | Liquid crystal display element |
-
1991
- 1991-05-20 JP JP11436591A patent/JP3095254B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07271020A (en) * | 1994-03-18 | 1995-10-20 | Internatl Business Mach Corp <Ibm> | Photosensitive composition for forming black matrix, color filter substrate and liquid crystal display device using substrate thereof |
FR2751096A1 (en) * | 1996-07-09 | 1998-01-16 | Lg Electronics Inc | HIGH DENSITY LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURING PROCESS |
US6429917B1 (en) | 1999-03-03 | 2002-08-06 | Nec Corporation | Color liquid-crystal panel having a frame-shaped black matrix and manufacturing process therefor |
KR100367952B1 (en) * | 1999-03-03 | 2003-01-14 | 닛뽄덴끼 가부시끼가이샤 | Color liquid-crystal panel and manufacturing process therefor |
US7746428B2 (en) | 2006-05-10 | 2010-06-29 | Hitachi Displays, Ltd. | Liquid crystal display element |
Also Published As
Publication number | Publication date |
---|---|
JP3095254B2 (en) | 2000-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2620240B2 (en) | Liquid crystal display | |
JPH09113931A (en) | Liquid crystal display device | |
JPH09311347A (en) | Liquid crystal panel | |
JPH01234830A (en) | Manufacturing method of liquid crystal display device | |
JPH0572540A (en) | Liquid crystal display device | |
JP2846351B2 (en) | Liquid crystal display | |
US7321406B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP2784027B2 (en) | Liquid crystal display | |
JPH0481816A (en) | Liquid crystal display device | |
JP2741886B2 (en) | Liquid crystal display | |
JP2851310B2 (en) | Liquid crystal display | |
JPH04342229A (en) | Liquid crystal display device | |
JP2871818B2 (en) | Liquid crystal display | |
JPH04195022A (en) | Liquid crystal display device | |
JP2791084B2 (en) | Liquid crystal display | |
JP2852073B2 (en) | Liquid crystal display | |
JP2803677B2 (en) | Liquid crystal display | |
JPH0356942A (en) | Liquid crystal display device | |
JPH04254823A (en) | Liquid crystal display | |
JP2938521B2 (en) | Liquid crystal display | |
JPH03290623A (en) | Manufacturing method of liquid crystal display device | |
JP2660532B2 (en) | Liquid crystal display | |
JP2786871B2 (en) | Method for forming terminals of liquid crystal display device | |
JPH04195024A (en) | liquid crystal display device | |
JPH0580320A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |