JPH04329676A - 半導体加速度センサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体加速度センサの
製造方法に係わり、特に、半導体基板を一方の表面側か
らエッチングして形成される半導体加速度センサの製造
方法に関する。

【０００２】

【従来の技術】図２９および図３０に基づいて、従来の
加速度センサについて説明する。図２９は加速度センサ
の平面図であり、図３０は図２９のＸＰ−ＸＰ断面図で
ある。図２９および図３０において、１はシリコンウェ
ハであり、ガラス板２およびガラス板３によって挟まれ
ている。シリコンウェハ１には、エッチングによって溝
８が形成されている。そして、エッチングされなかった
部分により錘７、片持ち梁４および支持部材９が一体的
に形成される。また、片持ち梁１０４の表面にはピエゾ
抵抗素子５が形成されている。

【０００３】錘７および支持部材９はシリコンウェハ１
の厚みをそのまま利用している。そのため、錘７が動け
るように、ガラス板２およびガラス板３の錘７および片
持ち梁４に対向する面には凹部１０２，１０３が形成さ
れている。６は抵抗であり、ピエゾ抵抗素子５とともに
ブリッジ回路（図示省略）を構成する。

【０００４】次に作用を説明する。上記の装置に対して
矢印Ａ方向の加速度が加わった場合、錘７は加速度によ
って下側に変位する。その結果、片持ち梁４が歪み、ピ
エゾ抵抗素子５も歪む。ピエゾ抵抗素子５は歪んだとき
に抵抗値が変化するため、上記のブリッジ回路に電位差
が発生する。この電位差により抵抗値の変化を求め、そ
の結果より加速度を検出することができる。

【０００５】

【発明が解決しようとする課題】上記の装置においては
、シリコンウェハ１を裏面からエッチングした後、表面
にピエゾ抵抗素子５を形成している。そのため、両面で
マスクを使用しなければならず、マスク合わせを正確に
行うことが困難であった。また、ガラス板２，３に凹部
１０２，１０３を形成する際にも位置合わせを行なわな
ければならなかった。したがって、精度よく装置を形成
することが困難であるという問題点があった。

【０００６】また、シリコンウェハ１をエッチングした
後ストッパを装着するまでに、装置の移動によって過大
な加速度がかかった場合、梁１０４が破損してしまう恐
れがあった。さらに、シリコンウェハ１の厚さを錘７の
厚さ（約３００［μｍ］）として、そのまま利用してお
り、また、錘４のストッパとしてガラス板２およびガラ
ス板３をシリコンウェハ１の両面に設置したため、装置
が大きくなり重量も増加してしまうという問題点があっ
た。

【０００７】さらに、ガラス板２，３とシリコンウェハ
１とを接着している接着剤等の厚みのため、ガラス板２
，３と錘４とのギャップを狭く制御することが困難であ
り、エアダンピングが作用しにくく、検出値が安定しな
いという問題点があった。

【０００８】本発明は上記の問題点を解決するためにな
されたものであり、一方の表面からのプロセスにより、
小型で軽量の半導体加速度センサを製造する方法を提供
することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、半導体基板内
部に酸化シリコンからなる第１の犠牲層を形成する第１
の工程と、前記第１の犠牲層の側部のうち所定領域を除
いた領域に到達するように、前記半導体基板表面より溝
を形成し、該溝に酸化シリコンを充填して第２の犠牲層
を形成するとともに、前記第１の犠牲層の側部のうちの
前記所定領域に到達するように、前記半導体基板表面よ
り第３の犠牲層を形成する第２の工程と、前記半導体基
板上に第１の半導体層を形成する第３の工程と、前記第
１の半導体層表面から前記第２の犠牲層に到達するよう
に溝を形成する第４の工程と、前記第１の半導体層に形
成された溝に酸化シリコンを充填して第４の犠牲層を形
成する第５の工程と、前記第１の犠牲層上であり、前記
第１の半導体層表面上の領域に酸化シリコンにより第５
の犠牲層を形成する第６の工程と、前記第５の犠牲層上
に第２の半導体層を形成する第７の工程と、前記第２の
半導体層の所定位置に開口部を形成する第８の工程と、
前記開口部より、前記第５の犠牲層、前記第４の犠牲層
、前記第３の犠牲層、前記第２の犠牲層、および前記第
１の犠牲層をエッチング除去することにより空洞を形成
する第９の工程と、からなり、前記第１、第２、第３、
第４、および第５の犠牲層をエッチング除去して形成さ
れた空洞により、錘、梁、および該錘の変位を規制する
ストッパを形成することを特徴とする。

【００１０】

【作用】本発明によると、第１・第２・第３・第４・第
５の犠牲層をエッチング除去することにより、空洞が形
成される。そして、エッチングされずに残った半導体基
板、第１の半導体層のうち空洞に囲まれた領域が錘およ
び梁となり、空洞周囲の半導体基板、第１の半導体層、
および第２の半導体層が錘の変位を規制するストッパと
なる。したがって、ガラス板等の設置によってストッパ
を構成した場合に比べ、装置を軽量化することができる
。

【００１１】また、第１の半導体層、第１・第２・第３
・第４・第５の犠牲層、および第２の半導体層は、全て
半導体基板の一方の表面側から形成される。したがって
、マスクは半導体基板の表面側にのみ設置され、半導体
基板の両面でマスク合わせを行なう必要がない。

【００１２】なお、第１の犠牲層および第５の犠牲層を
酸化シリコンで形成したため、各犠牲層の厚さを精度よ
く制御できる。また、第２の犠牲層および第４の犠牲層
を、半導体基板および第１の半導体層に溝を形成した後
、酸化シリコンを充填して形成した。溝の幅は精度よく
制御できるので、各犠牲層の幅を薄く形成することがで
きる。

【００１３】

【実施例】図１から図７に基づいて、本発明の第１の実
施例について説明する。図１は本実施例のセンサ部分を
示す平面図であり、図２は図１のＩＩ−ＩＩ断面図であ
る。 図１および図２において、１０は錘であり、１４は片持
ち梁である。片持ち梁１４の表面にはＰ形拡散層からな
るピエゾ抵抗素子１３が形成されている。ピエゾ抵抗素
子１３に形成されたＰ＋形拡散層１５はパッド部であり
、図示省略のブリッジ回路に接続されている。また、ピ
エゾ抵抗素子１３の錘１０上の領域は、他の領域よりも
不純物濃度が高く形成されている。

【００１４】１６はＰ形基板であり、Ｐ形基板１６の表
面にはＮ形エピタキシャル成長層（以下、単にＮ形エピ
層と呼ぶ。）１８が形成され、Ｎ形エピ層１８の表面に
はさらにＮ形エピ層２３が形成される。なお、Ｐ形基板
１６およびＮ形エピ層１８により半導体基板が構成され
、Ｎ形エピ層２３により第１の半導体層が構成される。 そして、Ｎ形エピ層２３の表面には、酸化膜２６を介し
て窒化膜２７が選択的に形成され、窒化膜２７上には第
２の半導体層としての窒化膜２９が形成されている。

【００１５】１１は空洞である。空洞１１は、後述する
ように、Ｐ形基板１６、Ｎ形エピ層１８、およびＮ形エ
ピ層２３の内部およびＮ形エピ層２３の表面に形成され
た犠牲層をエッチング除去することにより形成される。 そして、エッチングされずに残った部分が錘１０および
片持ち梁１４となる。また、窒化膜２９およびＰ形基板
１６によって錘１０の上下のストッパが構成される。

【００１６】次に、作用を説明する。上記の装置に図２
の上下方向の加速度がかかった場合、錘１０が加速度に
応じて変位する。この変位により梁１４が歪み、ピエゾ
抵抗素子１３の抵抗値が変化する。したがって、ピエゾ
抵抗素子１３の抵抗値を前述のブリッジ回路によって検
出することにより、加速度が検出される。

【００１７】また、ピエゾ抵抗素子１３の錘１０の表面
に形成されている領域は、錘１０の変位によって歪むこ
とがない。そのため、この領域には高濃度のＰ＋形拡散
層が形成され、ピエゾ抵抗素子１３の抵抗値が出力に与
える影響を少なくしている。上記の装置に図２の上下方
向の過大な加速度がかかった場合、錘１０は窒化膜２９
または半導体基板１６に接触する。また、図１の上下方
向の過大な加速度がかかった場合、錘１０は両側のＮ形
エピ層１８，２３またはＰ形基板１６に接触し、それ以
上変位しなくなる。そのため、大きな加速度がかかった
場合でも、片持ち梁１４の歪が大きくなって破損してし
まうことが防止される。

【００１８】また、錘１０の周囲の空洞１１は、後述す
るようにＳｉＯ２層をエッチング除去して形成されるた
め、幅を狭くすることができる。したがって、空洞１１
の容積が小さくなり、錘１０が変位によって圧縮される
空気が少なくなるため、空気は錘１０の運動を妨げるダ
ンパになる。このように、エアダンピングによって錘１
０の変位は安定するため、加速度を精度よく検出できる
。

【００１９】次に、図３から図７に基づいて、本実施例
の製造方法について説明する。まず、図３に示すように
、Ｐ形半導体基板１６に、ＳＩＭＯＸ（Ｓｅｐａｒａｔ
ｉｏｎ　ｂｙ　ＩＭｐｌａｎｔ　ＯＸｙｇｅｎ）により
、第１の犠牲層としてのＳｉＯ２からなる埋め込み層１
７が形成される。

【００２０】次に、図４に示すように、Ｐ形基板１６の
表面に単結晶のＮ形エピ層１８が形成される。その後、
埋め込み層１７周部の所定領域に、Ｎ形エピ層１８の表
面から第３の犠牲層としてのＮ＋形拡散層１９が形成さ
れる。そして、埋め込み層１７の周部であり、Ｎ＋形拡
散層１９が形成されていない領域に、異方性のドライエ
ッチングにより垂直な溝（以下、トレンチと呼ぶ。）２
０が形成され、トレンチ２０に第２の犠牲層としてのＳ
ｉＯ２層２１がＣＶＤにより充填される。

【００２１】次に、図５に示すように、Ｎ形エピ層１８
の表面に単結晶のＮ形エピ層２３を形成する。そして、
ＳｉＯ２層２１上に選択的に異方性エッチングによりト
レンチ２４が形成され、トレンチ２４に第４の犠牲層と
してのＳｉＯ２層２５が埋め込まれる。

【００２２】図６に示すように、ピエゾ抵抗素子１３を
形成するために、Ｎ＋形拡散層１９上の領域であって、
ＳｉＯ２層２５が形成されていないＮ形エピ層２３の表
面にボロン（Ｂ）をドープし、熱拡散によりＰ形拡散層
を形成する。そして、このＰ形拡散層の表面にＰ＋形拡
散層１５を形成し、パッド部を形成する。その後、Ｎ形
エピ層２３、ＳｉＯ２層２４、ピエゾ抵抗素子１３、お
よびＰ＋形拡散層１５の表面に薄い酸化膜２６を形成す
る。そして、酸化膜２６の表面であり、ＳｉＯ２層１７
が形成されていない領域上に窒化膜２７を選択的に堆積
させる。続いて、酸化膜２６の表面に、窒化膜２７をマ
スクとして、第５の犠牲層としてのＰＳＧ膜２８を堆積
させる。その後、表面を平坦化し、窒化膜２７およびＰ
ＳＧ膜２８の表面に第２の半導体層としての窒化膜２９
を異方性のドライエッチングにより形成する。

【００２３】次に、図７に示すように、窒化膜２９の所
定箇所に開口部６１を設ける。そして、開口部６１を通
じて、フッ化水素（ＨＦ）緩衝溶液によりエッチングを
行なう。このエッチングにより、ＰＳＧ膜２８、膣化膜
２７に覆われていない領域の酸化膜２６、およびＳｉＯ
２層２５，２１，１７が除去される。次に、フッ化水素
、硝酸（ＨＮＯ３）、および酢酸（ＣＨ３ＣＯＯＨ）を
１：３：８の割合で混合した溶液により、開口部６１を
通じてエッチングを行う。このエッチングは不純物濃度
に依存するエッチングであり、Ｎ形エピ層１８，２３や
Ｐ形基板１６よりも不純物濃度の高いＮ＋形拡散層１９
が除去される。以上のエッチングにより空洞１１が形成
され、空洞１１に囲まれたＰ形基板１６、Ｎ形エピ層１
８，２３が錘１０および片持ち梁１４となる。

【００２４】以上説明したように、本実施例によれば、
Ｐ形基板１６の内部にＳＩＭＯＸによってＳｉＯ２層１
７を形成し、Ｐ形半導体基板１６上にＮ形エピ層１８お
よび２３を形成し、Ｎ形エピ層１８の所定領域にＮ＋形
拡散層１９を形成し、Ｎ形エピ層１８，２３の所定領域
にトレンチ２０，２４を形成してトレンチ２０，２４内
にＳｉＯ２層２１，２５を形成し、Ｎ形エピ層２０表面
にピエゾ抵抗素子１３を形成し、Ｎ形エピ層２３上に窒
化膜２７およびＰＳＧ膜２８を形成し、窒化膜２７およ
びＰＳＧ膜２８の表面に窒化膜２９を形成し、窒化膜１
６に設けた開口部６１を通じてＰＳＧ膜２８、ＳｉＯ２
層２５，２１，１７、およびＮ＋形拡散層１９をエッチ
ング除去するようにした。

【００２５】そのため、一方の表面からのプロセスで錘
１０および片持ち梁１４を構成することができ、両面か
らマスク合わせを行なう必要がなくなるので、装置を精
度よく製造することができる。また、上記のプロセスに
よりストッパも構成することができるため、製造過程で
装置を移動させたときに過大加速によって装置が破損す
ることを防止することができるので、歩留まりが向上す
るという効果が得られる。また、上記実施例の装置によ
れば、新たにストッパを取り付ける必要がないため、装
置を小型軽量化することができるという効果が得られる
。さらに、犠牲層として、ＳＩＭＯＸによりＳｉＯ２層
１７を形成し、トレンチ２０，２４を形成してＳｉＯ２
層２１，２５を充填したため、空洞１１の幅を狭く形成
することができる。したがって、錘１０が変位したとき
にエアダンピングが効果的に行なわれ、検出精度が向上
するとともに、錘１０の変位が大きくなり過ぎて片持ち
梁１４が破損してしまうことを防止できるという効果が
得られる。

【００２６】次に、図８から図１２に基づいて、第２の
実施例について説明する。第１の実施例ではピエゾ抵抗
素子１３を用いて錘１０の変位量を検出したが、本実施
例は、静電容量の変化により錘の変位量を検出するもの
である。

【００２７】図８は本実施例のセンサ部分を示す平面図
であり、図９は図８のＩＸ−ＩＸ断面図である。図８お
よび図９において、３０は錘であり、３５は片持ち梁で
ある。１６はＰ形基板であり、Ｐ形基板１６内部にはＳ
ＩＭＯＸによりＳｉＯ２層が形成される。Ｐ形基板１６
の表面にはＮ形エピ層１８が形成され、Ｎ形エピ層１８
の表面にはさらにＮ形エピ層２３が形成されている。な
お、Ｐ形基板１６、Ｎ形エピ層１８により半導体基板が
構成され、Ｎ形エピ層２３により第１の半導体層が形成
される。

【００２８】Ｎ形エピ層２３の表面にはＰ形拡散層３６
が形成される。Ｎ形エピ層２３およびＰ形拡散層３６の
表面には、酸化膜２６を介して窒化膜２７が選択的に形
成され、窒化膜２７上には窒化膜３２が形成されている
。窒化膜３２上にはＰ＋形ポリシリコン層３３が形成さ
れ、Ｐ＋形ポリシリコン層３３上には窒化膜３４が形成
されている。なお、Ｐ＋形ポリシリコン層３３が一方の
電極、Ｐ形拡散層３６が他方の電極となり、コンデンサ
を構成する。なお、窒化膜３２，３４およびＰ＋形ポリ
シリコン層３３によって第２の半導体層としての上部ス
トッパ３１が構成される。

【００２９】次に、作用を説明する。上記の装置に図９
の上下方向の加速度がかかった場合、錘３０が加速度に
応じて変位する。この変位によりＰ＋形ポリシリコン層
３３とＰ形拡散層３６との間の静電容量が変化する。し
たがって、この静電容量を検出することにより、加速度
が検出される。

【００３０】また、上記の装置に過大な加速度がかかっ
た場合、錘３０は上部ストッパ３１、Ｐ形基板１６、ま
たは錘３０の周囲のＮ形エピ層１８，２３のいずれかに
接触する。そのため、大きな加速度がかかった場合でも
、片持ち梁３５の歪みが大きくなって破損してしまうこ
とが防止される。

【００３１】次に、図１０から図１２に基づいて、本実
施例の製造方法について説明する。まず、図１０に示す
ように、Ｐ形基板１６にＳＩＭＯＸにより第１の犠牲層
としてのＳｉＯ２層１７が形成される。そして、Ｐ形基
板１６の表面に単結晶のＮ形エピ層１８が形成され、Ｎ
形エピ層１８に第３の犠牲層としてのＮ＋形拡散層１９
および第２の犠牲層としてのＳｉＯ２層２１が形成され
る。さらに、Ｎ形エピ層１８、Ｎ＋形拡散層１９および
ＳｉＯ２層２１の表面に単結晶のＮ形エピ層２３が形成
され、Ｎ形エピ層２３にはＳｉＯ２層２５が形成される
。以上の工程は第１の実施例の図３から図５の工程と同
様である。

【００３２】次に、図１１に示すように、Ｎ形エピ層２
３の表面に選択的にＰ形拡散層３６が形成される。そし
て、ＳｉＯ２層２５、Ｎ形エピ層２３、およびＰ形拡散
層３６の表面に薄い酸化膜２６を形成する。その後、酸
化膜２６の表面でありＳｉＯ２層１７上を除く領域に、
窒化膜２７を選択的に堆積させる。続いて、酸化膜２６
上に窒化膜２７をマスクとして、第５の犠牲層としての
ＰＳＧ膜２８を堆積させる。その後、窒化膜２７および
ＰＳＧ膜２８の表面に窒化膜３２、Ｐ形ポリシリコン層
３３、および窒化膜３４を順次堆積させる。

【００３３】次に、図１２に示すように、窒化膜３２、
Ｐ形ポリシリコン層３３、および窒化膜３４からなる上
部ストッパ３１の所定箇所に異方性のドライエッチング
により開口部６２を設ける。そして、開口部６２を通じ
て、フッ化水素緩衝溶液により、ＰＳＧ膜２８、ＳｉＯ
２層２５，２１，１７をエッチング除去する。次に、水
酸化カリウム（ＫＯＨ）によりＮ＋形拡散層１９をエッ
チング除去する。上記の製造過程により、本実施例の装
置が得られる。

【００３４】以上説明したように、本実施例によれば、
Ｐ形基板１６の内部にＳＩＭＯＸによってＳｉＯ２層１
７を埋め込み形成し、Ｐ形半導体基板１６上にＮ形エピ
層１８および２３を形成し、Ｎ形エピ層１８の所定領域
にＮ＋形拡散層１９を形成し、Ｎ形エピ層１８，２３の
所定領域にトレンチ２０，２４を形成してトレンチ２０
，２４内にＳｉＯ２層２１，２５を形成し、Ｎ形エピ層
２０表面にＰ形拡散層３６を形成し、Ｎ形エピ層２３上
に窒化膜２７およびＰＳＧ膜２８を形成し、窒化膜２７
およびＰＳＧ膜２８の表面に窒化膜３２、Ｐ＋形ポリシ
リコン層３３、膣化膜３４からなる上部ストッパ３１を
形成し、上部ストッパ３１に設けた開口部６２を通じて
ＰＳＧ膜２８、ＳｉＯ２層２５，２１，１７、およびＮ
＋形拡散層１９をエッチング除去するようにした。

【００３５】そのため、第１の実施例と同様の効果が得
られるとともに、静電容量を用いた半導体加速度センサ
を得ることができる。

【００３６】次に、図１３から図１９に基づいて、第３
の実施例について説明する。本実施例の構成は、第１の
犠牲層をＳＩＭＯＸではなくＰ形基板を表面を酸化する
ことにより形成したものである。

【００３７】図１３は本実施例のセンサ部分を示す平面
図であり、図１４は図１３のＸＩＶ−ＸＩＶ断面図であ
る。図１３および図１４において、４０は錘であり、４
４は片持ち梁である。片持ち梁４４の表面にはＰ形拡散
層からなるピエゾ抵抗素子４３が形成されている。４５
はピエゾ抵抗素子４３のパッド部としてのＰ＋形拡散層
である。

【００３８】４６はＰ形基板であり、Ｐ形基板４６の表
面にはＮ形エピ層４８が形成され、Ｎ形エピ層４８の表
面にはさらにＮ形エピ層５３が形成される。なお、Ｐ形
基板４６およびＮ形エピ層４８により半導体基板が形成
され、Ｎ形エピ層５３により第１の半導体層が形成され
る。そして、Ｎ形エピ層４３の表面には、酸化膜５６を
介して窒化膜５７が選択的に形成され、窒化膜５７上に
は第２の半導体層としての窒化膜５９が形成されている
。

【００３９】４１は空洞である。空洞４１は、後述する
ように、犠牲層をエッチング除去することにより形成さ
れる。また、窒化膜５９およびＰ形基板４６によって錘
４０の上下のストッパが構成され、過大な加速度により
方持ち梁４４が破損することを防止する。

【００４０】次に、作用を説明する。上記の装置に図１
４上下方向の加速度がかかった場合、錘４０が加速度に
応じて変位する。この変位により梁４４が歪み、ピエゾ
抵抗素子４３の抵抗値が変化する。したがって、ピエゾ
抵抗素子４３の抵抗値を検出することにより、加速度が
検出される。

【００４１】次に、図１５から図１９に基づいて、本実
施例の製造方法について説明する。まず、図１５に示す
ように、Ｐ形基板４６表面に膣化膜６４を選択的に形成
する。そして、Ｐ形基板４６を酸化して第１の犠牲層と
しての酸化膜４７を形成し、その後、膣化膜６４を除去
する。

【００４２】次に、図１６に示すように、Ｐ形基板４６
および酸化膜４７の表面にＮ形エピ層４８を形成する。 このとき、酸化膜４７上に形成されたＮ形エピ層４８は
、多結晶となり、Ｐ形基板４６上に形成されたＮ形エピ
層４８は単結晶となる。その後、酸化膜４７周部の所定
領域に、Ｎ形エピ層１８の表面から第３の犠牲層として
のＮ＋形拡散層４９が形成される。そして、酸化膜４７
の周部であり、Ｎ＋形拡散層４９が形成されていない領
域に、異方性エッチングにより垂直なトレンチ５０が形
成され、トレンチ５０に第２の犠牲層としてのＳｉＯ２
層５１がＣＶＤにより埋め込まれる。なお、Ｐ形基板４
６およびＮ形エピ層４８によって半導体基板が構成され
る。

【００４３】次に、図１７に示すように、Ｎ形エピ層４
８、Ｎ＋形拡散層４９、およびＳｉＯ２層５１の表面上
に、第１の半導体層としてのＮ形エピ層５３を形成する
。そして、ＳｉＯ２層５１上に選択的に異方性エッチン
グによりトレンチ５４が形成され、トレンチ５４に第４
の犠牲層としてのＳｉＯ２層５５がＣＶＤにより埋め込
まれる。このとき、ＳｉＯ２層４７上のＮ形エピ層５３
は多結晶シリコン層上に形成されるため多結晶となり、
その他の領域のＮ形エピ層５３は単結晶シリコン層上に
形成されるため単結晶となる。

【００４４】また、Ｎ＋形拡散層４９によって第３の犠
牲層が構成され、ＳｉＯ２層５１，５４によって第２の
犠牲層が構成される。

【００４５】図１８に示すように、Ｎ＋形拡散層４９上
の領域であって、ＳｉＯ２層５５が形成されていないＮ
形エピ層５３の表面にＰ形拡散層４３およびＰ＋形拡散
層４５を形成して、ピエゾ素子４３を形成する。その後
、Ｎ形エピ層５３、ＳｉＯ２層５４、Ｐ形拡散層４３、
およびＰ＋形拡散層４５の表面に薄い酸化膜５６を形成
する。その後、酸化膜５６の表面であり、酸化膜４７が
形成されていない領域上に窒化膜５７を選択的に堆積さ
せる。続いて、酸化膜５６の表面に、窒化膜５７をマス
クとして、第３の犠牲層としてのＰＳＧ膜５８を堆積さ
せる。その後、窒化膜５７およびＰＳＧ膜５８の表面に
窒化膜５９を形成する。

【００４６】次に、図１９に示すように、窒化膜５９の
所定箇所に開口部６３を設ける。そして、開口部６３を
通じて、ＰＳＧ膜５８、膣化膜５７に覆われていない領
域の酸化膜５６、ＳｉＯ２層５５，５１および酸化膜４
７をエッチング除去する。次に、不純物濃度の高いＮ＋
形拡散層４９を除去する。以上のエッチングにより空洞
４１が形成され、空洞４１に囲まれたＮ形エピ層４８，
５３が錘４０および片持ち梁４４となる。

【００４７】以上説明したように、本実施例によれば、
Ｐ形基板４６の表面に酸化膜４７を形成し、Ｐ形基板４
６および酸化膜４７上にＮ形エピ層４８および５３を形
成し、Ｎ形エピ層４８の所定領域にＮ＋形拡散層４９を
形成し、Ｎ形エピ層４８，５３の所定領域にトレンチ５
０，５４を形成してトレンチ５０，５４内にＳｉＯ２層
５１，５５を形成し、Ｎ形エピ層５３表面にピエゾ抵抗
素子４３を形成し、Ｎ形エピ層５３上に窒化膜５７およ
びＰＳＧ膜５８を形成し、窒化膜５７およびＰＳＧ膜５
８の表面に窒化膜５９を形成し、窒化膜５９に設けた開
口部６３を通じてＰＳＧ膜５８、ＳｉＯ２層５５，５１
、酸化膜４７、およびＮ＋形拡散層４９をエッチング除
去するようにした。

【００４８】そのため、第１の実施例と同様の効果が得
られるとともに、ＳＩＭＯＸ工程が省略できＳＩＭＯＸ
用の装置を用いる必要がないので、第１の実施例よりも
コストを低減することができるという効果が得られる。

【００４９】次に、図２０から図２７に基づいて、本発
明の第４の実施例について説明する。本実施例は犠牲層
をすべてＳｉＯ２により形成したものである。図２０は
本実施例のセンサ部分を示す平面図であり、図２１は図
２０のＸＸＩ−ＸＸＩ断面図である。図２０および図２
１において、７０は錘であり、７４は片持ち梁である。 片持ち梁７４の表面にはピエゾ抵抗素子７３が形成され
ている。

【００５０】７６はＰ形基板であり、Ｐ形基板７６の表
面にはＮ形エピ層７８が形成され、Ｎ形エピ層７８の表
面にはさらにＮ形エピ層８３が形成される。なお、Ｐ形
基板７６およびＮ形エピ層７８により半導体基板が構成
され、Ｎ形エピ層８３により第１の半導体層が構成され
る。そして、Ｎ形エピ層８３の表面には酸化膜８６、ポ
リシリコン層７３からなるピエゾ抵抗素子、および酸化
膜６７が順次選択的に形成されている。

【００５１】酸化膜６７表面およびＮ形エピ層８３上に
は、膣化膜８７が選択的に形成され、膣化膜８７上には
第２の半導体層としての窒化膜８９が形成されている。

【００５２】７１は空洞である。空洞７１は、後述する
ように、犠牲層をエッチング除去することにより形成さ
れる。また、窒化膜８９およびＰ形基板７６によって錘
７０の上下のストッパが構成される。

【００５３】次に、作用を説明する。上記の装置に図２
１の上下方向の加速度がかかった場合、錘７０が加速度
に応じて変位する。この変位により梁７４が歪み、ピエ
ゾ抵抗素子７３の抵抗値が変化する。したがって、ピエ
ゾ抵抗素子４３の抵抗値を検出することにより、加速度
が検出される。

【００５４】次に、図２２から図２７に基づいて、本実
施例の製造方法について説明する。まず、図２２に示す
ように、Ｐ形基板７６表面に膣化膜６５を選択的に形成
する。そして、Ｐ形基板７６を酸化して第１の犠牲層と
しての酸化膜７７を形成し、その後、膣化膜６５を除去
する。

【００５５】次に、図２３に示すように、Ｐ形基板７６
および酸化膜７７の表面にＮ形エピ層７８を形成する。 このとき、酸化膜７７上に形成されたＮ形エピ層７８は
、多結晶となり、Ｐ形基板７６上に形成されたＮ形エピ
層７８は単結晶となる。その後、異方性エッチングによ
り酸化膜７７周部の所定領域に、垂直にトレンチ６０が
形成され、酸化膜４７の周部であり、トレンチ６０が形
成されていない領域にトレンチ８０が形成される。そし
て、ＣＶＤによりトレンチ６０に第３の犠牲層としての
ＳｉＯ２層７９が埋め込まれ、トレンチ８０に第２の犠
牲層としてのＳｉＯ２層８１が埋め込まれる。

【００５６】次に、図２４に示すように、Ｎ形エピ層７
８およびＳｉＯ２層７９，８１の表面にＮ形エピ層８３
を形成する。このとき、ＳｉＯ２層７７上のＮ形エピ層
８３は多結晶シリコン層上に形成されるため多結晶とな
り、その他の領域のＮ形エピ層８３は単結晶シリコン層
上に形成されるため単結晶となる。そして、異方性エッ
チングによりＳｉＯ２層８１上に選択的にトレンチ８４
が形成され、トレンチ８４に第４の犠牲層としてのＳｉ
Ｏ２層８５がＣＶＤにより埋め込まれる。なお、Ｐ形基
板７６およびＮ形エピ層７８により半導体基板が構成さ
れ、Ｎ形エピ層８３によって第１の半導体層が構成され
る。

【００５７】図２５に示すように、Ｎ形エピ層８３の表
面に酸化膜８６、ポリシリコン層７３、および酸化膜６
７を順次堆積し、選択的にエッチングしてピエゾ素子を
形成する。

【００５８】その後、図２６に示すように、Ｎ形エピ層
８３、ＳｉＯ２層８５、酸化膜６７の表面であり、酸化
膜７７が形成されていない領域上に窒化膜８７を選択的
に堆積させる。続いて、酸化膜６７およびＮ形エピ層８
３の表面に、窒化膜８７をマスクとして、第５の犠牲層
としてのＰＳＧ膜８８を堆積させる。その後、窒化膜８
７およびＰＳＧ膜８８の表面に窒化膜８９を形成する。

【００５９】次に、図２７に示すように、窒化膜８９の
所定箇所に開口部６６を設ける。そして、開口部６６を
通じて、ＰＳＧ膜８８、膣化膜８７に覆われていない領
域の酸化膜６７、ＳｉＯ２層８５，８１，７９および酸
化膜７７をエッチング除去する。このエッチングで除去
されずに残った部分が錘７０および片持ち梁７４となる
。

【００６０】以上説明したように、本実施例によれば、
Ｐ形基板７６の表面に酸化膜７７を形成し、Ｐ形基板７
６および酸化膜７７上にＮ形エピ層７８および８３を形
成し、Ｎ形エピ層７８，８３の所定領域にトレンチ８０
，８４，６０を形成してトレンチ８０，８４，６０内に
それぞれＳｉＯ２層８１，８５，７９を形成し、Ｎ形エ
ピ層８３表面にピエゾ抵抗素子７３を形成し、Ｎ形エピ
層８３上に窒化膜８７およびＰＳＧ膜８８を形成し、窒
化膜８７およびＰＳＧ膜８８の表面に窒化膜８９を形成
し、窒化膜５９に設けた開口部６６を通じてＰＳＧ膜８
８、ＳｉＯ２層８５，８１，７９、および酸化膜７７を
エッチング除去するようにした。

【００６１】そのため、第１の実施例と同様の効果が得
られるとともに、犠牲層のエッチングを一度に行なうこ
とができ、工程を簡略化することができるという効果が
得られる。

【００６２】また、図２８に示すように、ピエゾ抵抗素
子を用いる変わりに、Ｎ形エピ層８３の表面にＰ形拡散
層９６を形成し、第２の半導体層を膣化膜９２、Ｐ形ポ
リシリコン層９３、膣化膜９４を堆積することにより形
成し、Ｐ形拡散層９６とＰ形ポリシリコン層９３との静
電容量の変化より加速度を検出するようにしてもよい。 このような構造により、第４の実施例で形成された酸化
膜６７およびポリシリコン層７３が不要となる。

【００６３】

【発明の効果】以上説明したように本発明によれば、半
導体基板内に酸化シリコンにより第１の犠牲層および第
２の犠牲層を形成し、半導体基板内に第３の犠牲層を形
成し、半導体基板表面に第１の半導体層を形成し、第１
の半導体層表面から第２の犠牲層に到達するように酸化
シリコンからなる第４の犠牲層を形成し、第１の半導体
層上に第５の犠牲層を形成し、第５の犠牲層表面に第２
の半導体層を形成し、第２の半導体層に設けられた開口
部を通して、第５、第４、第３、第２、第１の犠牲層を
エッチング除去することにより、錘、梁、およびストッ
パを形成するようにした。

【００６４】そのため、一方の表面側からの半導体プロ
セスによって装置を形成することができ、装置を小型化
・軽量化することができるという効果が得られる。また
、上記のプロセスによりストッパも構成することができ
るため、製造過程における過大加速によって装置が破損
することを防止することができ、歩留まりが向上すると
いう効果が得られる。さらに、犠牲層を狭く形成するこ
とができるため、錘とストッパとのギャップをきわめて
狭くすることができ、エアダンピングの作用により、検
出値を安定させることができるという効果が得られる。

【図面の簡単な説明】

【図１】第１の実施例のセンサを示す平面図。

【図２】第１の実施例の断面図。

【図３】第１の実施例の製造工程を示す断面図。

【図４】第１の実施例の製造工程を示す断面図。

【図５】第１の実施例の製造工程を示す断面図。

【図６】第１の実施例の製造工程を示す断面図。

【図７】第１の実施例の製造工程を示す断面図。

【図８】第２の実施例のセンサを示す平面図。

【図９】第２の実施例の断面図。

【図１０】第２の実施例の製造工程を示す断面図。

【図１１】第２の実施例の製造工程を示す断面図。

【図１２】第２の実施例の製造工程を示す断面図。

【図１３】第３の実施例のセンサを示す平面図。

【図１４】第３の実施例の断面図。

【図１５】第３の実施例の製造工程を示す断面図。

【図１６】第３の実施例の製造工程を示す断面図。

【図１７】第３の実施例の製造工程を示す断面図。

【図１８】第３の実施例の製造工程を示す断面図。

【図１９】第３の実施例の製造工程を示す断面図。

【図２０】第４の実施例のセンサを示す平面図。

【図２１】第４の実施例を示す断面図。

【図２２】第４の実施例の製造工程を示す断面図。

【図２３】第４の実施例の製造工程を示す断面図。

【図２４】第４の実施例の製造工程を示す断面図。

【図２５】第４の実施例の製造工程を示す断面図。

【図２６】第４の実施例の製造工程を示す断面図。

【図２７】第４の実施例の製造工程を示す断面図。

【図２８】第５の実施例を示す断面図。

【図２９】従来例のセンサを示す平面図。

【図３０】従来例の断面図。

【符号の説明】

１０　　　　錘 １４　　　　片持ち梁 １６　　　　Ｐ形基板 ２９　　　　膣化膜 １８　　　　Ｎ形エピ層 ２３　　　　Ｎ形エピ層 １９　　　　Ｎ＋形拡散層 １７　　　　ＳｉＯ２層 ２１　　　　ＳｉＯ２層 ２５　　　　ＳｉＯ２層 ２３　　　　ＰＳＧ膜 ６１　　　　開口部

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板内部に酸化シリコンからなる第
   １の犠牲層を形成する第１の工程と、前記第１の犠牲層
   の側部のうち所定領域を除いた領域に到達するように、
   前記半導体基板表面より溝を形成し、該溝に酸化シリコ
   ンを充填して第２の犠牲層を形成するとともに、前記第
   １の犠牲層の側部のうちの前記所定領域に到達するよう
   に、前記半導体基板表面より第３の犠牲層を形成する第
   ２の工程と、前記半導体基板上に第１の半導体層を形成
   する第３の工程と、前記第１の半導体層表面から前記第
   ２の犠牲層に到達するように溝を形成する第４の工程と
   、前記第１の半導体層に形成された溝に酸化シリコンを
   充填して第４の犠牲層を形成する第５の工程と、前記第
   １の犠牲層上であり、前記第１の半導体層表面上の領域
   に酸化シリコンにより第５の犠牲層を形成する第６の工
   程と、前記第５の犠牲層上に第２の半導体層を形成する
   第７の工程と、前記第２の半導体層の所定位置に開口部
   を形成する第８の工程と、前記開口部より、前記第５の
   犠牲層、前記第４の犠牲層、前記第３の犠牲層、前記第
   ２の犠牲層、および前記第１の犠牲層をエッチング除去
   することにより空洞を形成する第９の工程と、からなり
   、前記第１、第２、第３、第４、および第５の犠牲層を
   エッチング除去して形成された空洞により、錘、梁、お
   よび該錘の変位を規制するストッパを形成することを特
   徴とする半導体加速度センサの製造方法。