JPH04328394A - ファイル記憶用メモリ - Google Patents
ファイル記憶用メモリInfo
- Publication number
- JPH04328394A JPH04328394A JP3125168A JP12516891A JPH04328394A JP H04328394 A JPH04328394 A JP H04328394A JP 3125168 A JP3125168 A JP 3125168A JP 12516891 A JP12516891 A JP 12516891A JP H04328394 A JPH04328394 A JP H04328394A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- file storage
- memory cell
- flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000010586 diagram Methods 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ワードプロセッサ、パ
ーソナルコンピュータ、オフィスプロセッサなどに用い
られるファイル記憶用メモリに関する。
ーソナルコンピュータ、オフィスプロセッサなどに用い
られるファイル記憶用メモリに関する。
【０００２】通常、前記ファイル記憶用メモリとしては
、ダイナミックＲＡＭ、スタテイックＲＡＭと呼ばれる
揮発性のメモリが用いられる。そのため、ファイルを記
憶しておくためには電池によるバックアップなどを行な
う必要がある。しかし、近年、電気的に書換え可能なＲ
ＡＭであるフラッシュＥ２ ＰＲＯＭ（Ｆｌａｓｈ
Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐ
ｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）と呼ばれる安価な
不揮発性のメモリが開発されて、現在、このフラッシュ
Ｅ２ ＰＲＯＭを用いたファイル記憶用メモリが注目を
集めている。
、ダイナミックＲＡＭ、スタテイックＲＡＭと呼ばれる
揮発性のメモリが用いられる。そのため、ファイルを記
憶しておくためには電池によるバックアップなどを行な
う必要がある。しかし、近年、電気的に書換え可能なＲ
ＡＭであるフラッシュＥ２ ＰＲＯＭ（Ｆｌａｓｈ
Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐ
ｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）と呼ばれる安価な
不揮発性のメモリが開発されて、現在、このフラッシュ
Ｅ２ ＰＲＯＭを用いたファイル記憶用メモリが注目を
集めている。
【０００３】
【従来の技術】フラッシュＥ２ ＰＲＯＭの内容を書換
えるには、電気的な消去処理に先立ってプリライト（Ｐ
ｒｅ−Ｗｒｉｔｅ）処理を行なわなければならない。プ
リライト処理は、消去処理に係るフラッシュＥ２ ＰＲ
ＯＭの全てのメモリセルの状態を、物理的に書込み状態
にする処理である。もしも、物理的に末書込み状態のメ
モリセルに対して消去処理を行なうと、該メモリセルは
過消去（Ｏｖｅｒ−Ｅｒａｓｅ）という状態となり以降
使用できなくなる。
えるには、電気的な消去処理に先立ってプリライト（Ｐ
ｒｅ−Ｗｒｉｔｅ）処理を行なわなければならない。プ
リライト処理は、消去処理に係るフラッシュＥ２ ＰＲ
ＯＭの全てのメモリセルの状態を、物理的に書込み状態
にする処理である。もしも、物理的に末書込み状態のメ
モリセルに対して消去処理を行なうと、該メモリセルは
過消去（Ｏｖｅｒ−Ｅｒａｓｅ）という状態となり以降
使用できなくなる。
【０００４】このようなフラッシュＥ２ ＰＲＯＭの使
用方法を示すフローチャートを図５に示す。以下、図中
の処理番号をカッコ内に示す。フラッシュＥ２ ＰＲＯ
Ｍをファイル記憶用メモリとして用いたシステムにおい
て、あるファイルを削除する場合には、ファイル管理領
域にあるヘッダあるいはディスクリプタの削除フラグを
オンにしておき（Ｓ５１）、実際の消去処理（Ｓ５６）
は、プリライト処理に係る処理（Ｓ５２〜Ｓ５５）の後
に行なう。そして、消去処理（Ｓ５６）が終わると、フ
ァイルの物理的格納領域を移動して、散在するファイル
の整理を行なう（Ｓ５７）。
用方法を示すフローチャートを図５に示す。以下、図中
の処理番号をカッコ内に示す。フラッシュＥ２ ＰＲＯ
Ｍをファイル記憶用メモリとして用いたシステムにおい
て、あるファイルを削除する場合には、ファイル管理領
域にあるヘッダあるいはディスクリプタの削除フラグを
オンにしておき（Ｓ５１）、実際の消去処理（Ｓ５６）
は、プリライト処理に係る処理（Ｓ５２〜Ｓ５５）の後
に行なう。そして、消去処理（Ｓ５６）が終わると、フ
ァイルの物理的格納領域を移動して、散在するファイル
の整理を行なう（Ｓ５７）。
【０００５】図５のプリライト処理に係る処理（Ｓ５２
〜Ｓ５５）には相当の時間がかかるため、これを解消す
る手段として本出願人より「一括消去型Ｅ２ ＰＲＯＭ
の予備書込み方法」（平成２年１０月１９日出願）が提
案されている。この予備書込み方法では、パトロール方
式を採用している。図６は、パトロール方式を採用した
ファイル記憶用メモリシステムの構成例を示す図である
。 図６において、プログラムはプログラム格納部４１に格
納し、ファイルはフラッシュＥ２ ＰＲＯＭで構成する
フラッシュＥ２ ＰＲＯＭカード４０に保存する。ＣＰ
Ｕ３９には、一定時間毎にパトロールタイマ４２から割
込み要求（Ｉｎｔｅｒｒｕｐｔ Ｒｅｑｕｅｓｔ）が
発行され、この要求が受付けられるとパトロール処理部
４３が起動する。パトロール処理部４３は消去すべきフ
ァイルを見つけ、これを予備書込み処理部４４に伝える
。予備書込み処理部４４は、消去すべきファイルが格納
されているフラッシュＥ２ ＰＲＯＭカード４０のメモ
リ領域に対して、プリライト処理を行なう。
〜Ｓ５５）には相当の時間がかかるため、これを解消す
る手段として本出願人より「一括消去型Ｅ２ ＰＲＯＭ
の予備書込み方法」（平成２年１０月１９日出願）が提
案されている。この予備書込み方法では、パトロール方
式を採用している。図６は、パトロール方式を採用した
ファイル記憶用メモリシステムの構成例を示す図である
。 図６において、プログラムはプログラム格納部４１に格
納し、ファイルはフラッシュＥ２ ＰＲＯＭで構成する
フラッシュＥ２ ＰＲＯＭカード４０に保存する。ＣＰ
Ｕ３９には、一定時間毎にパトロールタイマ４２から割
込み要求（Ｉｎｔｅｒｒｕｐｔ Ｒｅｑｕｅｓｔ）が
発行され、この要求が受付けられるとパトロール処理部
４３が起動する。パトロール処理部４３は消去すべきフ
ァイルを見つけ、これを予備書込み処理部４４に伝える
。予備書込み処理部４４は、消去すべきファイルが格納
されているフラッシュＥ２ ＰＲＯＭカード４０のメモ
リ領域に対して、プリライト処理を行なう。
【０００６】図７は、パトロール方式を採用した場合の
フラッシュＥ２ ＰＲＯＭの使用方法を示すフローチャ
ートである。パトロール方式を採用した場合には、図５
に示したようなプリライト処理に係る処理（Ｓ５２〜Ｓ
５５）がＣＰＵの空き時間を利用して行なわれている。 そのため、ファイルの整理を行なう場合には（Ｓ７６）
、すぐに消去処理（Ｓ７７）を行なうことができる。こ
のようなパトロール方式を採用することにより、プリラ
イト処理に係る処理に起因する待ち時間がなくなった。
フラッシュＥ２ ＰＲＯＭの使用方法を示すフローチャ
ートである。パトロール方式を採用した場合には、図５
に示したようなプリライト処理に係る処理（Ｓ５２〜Ｓ
５５）がＣＰＵの空き時間を利用して行なわれている。 そのため、ファイルの整理を行なう場合には（Ｓ７６）
、すぐに消去処理（Ｓ７７）を行なうことができる。こ
のようなパトロール方式を採用することにより、プリラ
イト処理に係る処理に起因する待ち時間がなくなった。
【０００７】
【発明が解決しようとする課題】以上説明したようなパ
トロール方式は、処理分散を図ることを目的としており
、プリライト処理自体に要する時間を短縮するものでは
なかった。そのため、プリライト処理自体に要する時間
は、パトロール方式を採用する以前と変わっていなかっ
た。
トロール方式は、処理分散を図ることを目的としており
、プリライト処理自体に要する時間を短縮するものでは
なかった。そのため、プリライト処理自体に要する時間
は、パトロール方式を採用する以前と変わっていなかっ
た。
【０００８】事務処理で使用するデータの内容を見ると
、頻繁にかつ繰り返し用いられるコードがある。例えば
、文書を取り扱う際のスペースコードである。スペース
コードは、アスキー系のコードで“２０Ｈ”と表わされ
るが、これは最下位桁から６桁目が“１”で、その他の
桁は全て“０”のコードである。このスペースコードを
１つメモリに格納すると、該格納に係るメモリセルにつ
いて理論的に“１”を表わす１つのメモリセルのみが物
理的に書込み状態となり、その他は、全て論理的に“０
”を表わす物理的に末書込み状態のメモリセルになる。
、頻繁にかつ繰り返し用いられるコードがある。例えば
、文書を取り扱う際のスペースコードである。スペース
コードは、アスキー系のコードで“２０Ｈ”と表わされ
るが、これは最下位桁から６桁目が“１”で、その他の
桁は全て“０”のコードである。このスペースコードを
１つメモリに格納すると、該格納に係るメモリセルにつ
いて理論的に“１”を表わす１つのメモリセルのみが物
理的に書込み状態となり、その他は、全て論理的に“０
”を表わす物理的に末書込み状態のメモリセルになる。
【０００９】また、画像を取り扱う際には、画像の白を
“０”に、黒を“１”に対応させたものが数多くあるが
、このような画像データのほとんどのコードは“００Ｈ
”あるいは“ＦＦＨ”である。“００Ｈ”のコードを１
つメモリに格納すると、該格納に係るメモリセルについ
て、全てのメモリセルが論理的に“０”を表わす物理的
に末書込み状態となる。
“０”に、黒を“１”に対応させたものが数多くあるが
、このような画像データのほとんどのコードは“００Ｈ
”あるいは“ＦＦＨ”である。“００Ｈ”のコードを１
つメモリに格納すると、該格納に係るメモリセルについ
て、全てのメモリセルが論理的に“０”を表わす物理的
に末書込み状態となる。
【００１０】このように、事務処理で使用するデータコ
ードをみると、プリライト処理自体に要する時間という
点で、非常に不利なデータコードが数多く存在するとい
う問題点がある。
ードをみると、プリライト処理自体に要する時間という
点で、非常に不利なデータコードが数多く存在するとい
う問題点がある。
【００１１】本発明は、このような従来の問題点に鑑み
、フラッシュＥ２ＰＲＯＭを用いたファイル記憶用メモ
リにおいて、論理的には同一情報を保った上で、物理的
に末書込み状態のメモリセルを、物理的に書込み状態の
メモリセルへ変換することにより、物理的に書込み状態
のメモリセルが占める割合を増大させ、プリライト処理
自体に要する時間を短縮することを目的とする。
、フラッシュＥ２ＰＲＯＭを用いたファイル記憶用メモ
リにおいて、論理的には同一情報を保った上で、物理的
に末書込み状態のメモリセルを、物理的に書込み状態の
メモリセルへ変換することにより、物理的に書込み状態
のメモリセルが占める割合を増大させ、プリライト処理
自体に要する時間を短縮することを目的とする。
【００１２】
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段により達成
される。すなわち、請求項１の発明は、電源の供給が停
止しても記憶内容を保持できる不揮発性のメモリで、電
気的にデータの書込みと一括消去が可能なフラッシュＥ
２ ＰＲＯＭを用いたファイル記憶用メモリであって、
該フラッシュＥ２ ＰＲＯＭで構成され、データの格納
を行なうためのメモリセルと、反転制御ビットで構成さ
れる反転制御レジスタと、メモリ外部と前記メモリセル
とを結ぶ入出力線上に設けられ、前記反転制御レジスタ
を構成する反転制御ビットの内容に従って、入出力デー
タのビット値を反転するか否かを決める反転制御回路と
を具備するファイル記憶用メモリである。
目的は、前記特許請求の範囲に記載した手段により達成
される。すなわち、請求項１の発明は、電源の供給が停
止しても記憶内容を保持できる不揮発性のメモリで、電
気的にデータの書込みと一括消去が可能なフラッシュＥ
２ ＰＲＯＭを用いたファイル記憶用メモリであって、
該フラッシュＥ２ ＰＲＯＭで構成され、データの格納
を行なうためのメモリセルと、反転制御ビットで構成さ
れる反転制御レジスタと、メモリ外部と前記メモリセル
とを結ぶ入出力線上に設けられ、前記反転制御レジスタ
を構成する反転制御ビットの内容に従って、入出力デー
タのビット値を反転するか否かを決める反転制御回路と
を具備するファイル記憶用メモリである。
【００１３】請求項２の発明は、電源の供給が停止して
も記憶内容を保持できる不揮発性のメモリで、電気的に
データの書込みと一括消去が可能なフラッシュＥ２ Ｐ
ＲＯＭを用いたファイル記憶用メモリであって、該フラ
ッシュＥ２ ＰＲＯＭで構成され、データの格納を行な
うためのメモリセルと、メモリからメモリ外部へのデー
タ出力に関し、１回のデータ出力動作で取り扱われるデ
ータを単位とした場合において、該単位データ毎に設け
られる論理制御ビットにより構成される論理制御メモリ
と、データ出力動作があった場合に、前記メモリセルに
格納されていて、出力に係る単位データを入力し、該単
位データの全ビット値を該単位データに対応する前記論
理制御ビットの内容に従って、反転したあるいは反転し
ないデータを出力する論理回路とを具備するファイル記
憶用メモリである。
も記憶内容を保持できる不揮発性のメモリで、電気的に
データの書込みと一括消去が可能なフラッシュＥ２ Ｐ
ＲＯＭを用いたファイル記憶用メモリであって、該フラ
ッシュＥ２ ＰＲＯＭで構成され、データの格納を行な
うためのメモリセルと、メモリからメモリ外部へのデー
タ出力に関し、１回のデータ出力動作で取り扱われるデ
ータを単位とした場合において、該単位データ毎に設け
られる論理制御ビットにより構成される論理制御メモリ
と、データ出力動作があった場合に、前記メモリセルに
格納されていて、出力に係る単位データを入力し、該単
位データの全ビット値を該単位データに対応する前記論
理制御ビットの内容に従って、反転したあるいは反転し
ないデータを出力する論理回路とを具備するファイル記
憶用メモリである。
【００１４】請求項３の発明は、請求項２記載のファイ
ル記憶用メモリに対し、メモリアクセスのない時間帯に
一定時間をおいてパトロールを行ない、該パトロールに
より、予め定められた単位データと等しいビットパター
ンの単位データがメモリセルにないかを調べ、等しい単
位データが存在した場合には、該単位データの全ビット
値を反転すると共に、該単位データに対応する論理制御
ビットの値も反転するファイル記憶用メモリの制御方法
である。
ル記憶用メモリに対し、メモリアクセスのない時間帯に
一定時間をおいてパトロールを行ない、該パトロールに
より、予め定められた単位データと等しいビットパター
ンの単位データがメモリセルにないかを調べ、等しい単
位データが存在した場合には、該単位データの全ビット
値を反転すると共に、該単位データに対応する論理制御
ビットの値も反転するファイル記憶用メモリの制御方法
である。
【００１５】請求項４の発明は、請求項２記載のファイ
ル記憶用メモリについて、“０”あるいは“１”のいず
れか一方しか表現できないメモリセルが存在し、該メモ
リセルへの書込みがあった場合において、該メモリセル
への書込みが正常にできないことを確認すると共に、書
込みデータの全ビット値と、該書込みデータに対応する
論理制御ビットの値とを反転するファイル記憶用メモリ
の誤り訂正方法である。
ル記憶用メモリについて、“０”あるいは“１”のいず
れか一方しか表現できないメモリセルが存在し、該メモ
リセルへの書込みがあった場合において、該メモリセル
への書込みが正常にできないことを確認すると共に、書
込みデータの全ビット値と、該書込みデータに対応する
論理制御ビットの値とを反転するファイル記憶用メモリ
の誤り訂正方法である。
【００１６】
【作用】請求項１の発明は、フラッシュＥ２ ＰＲＯＭ
を用いたファイル記憶用メモリにおいて、入出力に係る
データの任意のビット値を反転あるいは非反転すること
により、論理的には同一情報を保った上で、物理的に書
込み状態のメモリセル数を増加させるものであり、スペ
ースコードが多い文書ファイル記憶用のメモリとして有
益である。具体的に、一文字のコードが８ビットで表わ
され、一文字を表わす８ビットのデータコードが入出力
する毎に、予め用意した“ＤＦＨ”との排他的論理和を
とるようにする。すると、スペースコードが“２０Ｈ”
をメモリセルに書込む場合に、“２０Ｈ”と“ＤＦＨ”
との排他的論理和は“ＦＦＨ”なので、該書込みに係る
８つのメモリセルは、全て物理的に書込み状態となる。 また、メモリセルに書込まれている“ＦＦＨ”のデータ
を読出す場合には、“ＦＦＨ”と“ＤＦＨ”との排他的
論理和は“２０Ｈ”なので、スペースコード“２０Ｈ”
が読出されることになる。
を用いたファイル記憶用メモリにおいて、入出力に係る
データの任意のビット値を反転あるいは非反転すること
により、論理的には同一情報を保った上で、物理的に書
込み状態のメモリセル数を増加させるものであり、スペ
ースコードが多い文書ファイル記憶用のメモリとして有
益である。具体的に、一文字のコードが８ビットで表わ
され、一文字を表わす８ビットのデータコードが入出力
する毎に、予め用意した“ＤＦＨ”との排他的論理和を
とるようにする。すると、スペースコードが“２０Ｈ”
をメモリセルに書込む場合に、“２０Ｈ”と“ＤＦＨ”
との排他的論理和は“ＦＦＨ”なので、該書込みに係る
８つのメモリセルは、全て物理的に書込み状態となる。 また、メモリセルに書込まれている“ＦＦＨ”のデータ
を読出す場合には、“ＦＦＨ”と“ＤＦＨ”との排他的
論理和は“２０Ｈ”なので、スペースコード“２０Ｈ”
が読出されることになる。
【００１７】また、請求項２の発明は、フラッシュＥ２
ＰＲＯＭを用いたファイル記憶用メモリにおいて、メ
モリセルに書込まれているデータを読出す場合において
、該読出しに係るデータの全ビットを反転するか、ある
いは反転しないかを任意に指定することにより、論理的
には同一情報を保った上で、物理的に書込み状態のメモ
リセル数を増加させるものであり、画像データのファイ
ル記憶用メモリとして有益である。具体的に、“００Ｈ
”のデータに対しては、読出しの際に“全ビットを反転
する”を指定して、メモリセル上では“ＦＦＨ”のデー
タとして格納しておく。該“ＦＦＨ”を格納してある８
つのメモリセルは、全て物理的に書込み状態となる。こ
の“ＦＦＨ”を読出すときは、“全ビットを反転する”
の指定によって“００Ｈ”が読出されることになる。
ＰＲＯＭを用いたファイル記憶用メモリにおいて、メ
モリセルに書込まれているデータを読出す場合において
、該読出しに係るデータの全ビットを反転するか、ある
いは反転しないかを任意に指定することにより、論理的
には同一情報を保った上で、物理的に書込み状態のメモ
リセル数を増加させるものであり、画像データのファイ
ル記憶用メモリとして有益である。具体的に、“００Ｈ
”のデータに対しては、読出しの際に“全ビットを反転
する”を指定して、メモリセル上では“ＦＦＨ”のデー
タとして格納しておく。該“ＦＦＨ”を格納してある８
つのメモリセルは、全て物理的に書込み状態となる。こ
の“ＦＦＨ”を読出すときは、“全ビットを反転する”
の指定によって“００Ｈ”が読出されることになる。
【００１８】また、請求項３の発明は、請求項２の発明
における“全ビットを反転する”という属性を有するデ
ータの指定方法の一例であり、請求項４の発明は、請求
項２の発明において、例えば、論理的に“００Ｈ”でも
“ＦＦＨ”でもないデータコードに対しては、冗長とな
る恐れのある論理制御ビットについて、その活用方法に
関するものである。
における“全ビットを反転する”という属性を有するデ
ータの指定方法の一例であり、請求項４の発明は、請求
項２の発明において、例えば、論理的に“００Ｈ”でも
“ＦＦＨ”でもないデータコードに対しては、冗長とな
る恐れのある論理制御ビットについて、その活用方法に
関するものである。
【００１９】以下、実施例に基づいて、本発明の作用に
ついて詳細に述べる。
ついて詳細に述べる。
【００２０】
【実施例】図１は、請求項１の発明の構成例を示す図で
ある。この図において、フラッシュＥ２ ＰＲＯＭで構
成するメモリセル１とメモリ外部とのデータ入出力は、
反転制御回路２〜９を介して行なう。反転制御回路２〜
９は、反転制御レジスタ１０の反転制御ビット１０ａ〜
１０ｈのうち対応するビットが“０”のときにアクティ
ブとなるドライバ・レシーバ回路１１と、“１”のとき
にアクティブとなるドライバ・レシーバ回路１２とによ
り構成している。ドライバ・レシーバ回路１１，１２は
、入出力データの最下位桁に対応する反転制御回路２に
のみ図示したが、他の反転制御回路３〜９についても同
様とする。
ある。この図において、フラッシュＥ２ ＰＲＯＭで構
成するメモリセル１とメモリ外部とのデータ入出力は、
反転制御回路２〜９を介して行なう。反転制御回路２〜
９は、反転制御レジスタ１０の反転制御ビット１０ａ〜
１０ｈのうち対応するビットが“０”のときにアクティ
ブとなるドライバ・レシーバ回路１１と、“１”のとき
にアクティブとなるドライバ・レシーバ回路１２とによ
り構成している。ドライバ・レシーバ回路１１，１２は
、入出力データの最下位桁に対応する反転制御回路２に
のみ図示したが、他の反転制御回路３〜９についても同
様とする。
【００２１】ここで、図１の英字符Ａで示すデータが読
出されるとする。該読出しに係るデータの最下位桁のビ
ットを格納しているメモリセルは、物理的に書込み状態
の“１”を表わしているが、この“１”は、反転制御ビ
ット１０ｈの“１”によりアクティブとなるドライバ・
レシーバ回路１２を通過するので、前記反転制御回路２
に入力された“１”は、実際の論理的な値である“０”
となって、英字符Ｂで示すデータ入出力線上に出力され
る。
出されるとする。該読出しに係るデータの最下位桁のビ
ットを格納しているメモリセルは、物理的に書込み状態
の“１”を表わしているが、この“１”は、反転制御ビ
ット１０ｈの“１”によりアクティブとなるドライバ・
レシーバ回路１２を通過するので、前記反転制御回路２
に入力された“１”は、実際の論理的な値である“０”
となって、英字符Ｂで示すデータ入出力線上に出力され
る。
【００２２】反転制御レジスタ１０は、メモリセル１と
同等にフラッシュＥ２ ＰＲＯＭで構成してもよいが、
書換えのできないＲＯＭを用いて予め定めた固定値にし
ても、紫外線照射により書換え可能なＲＯＭを用いて、
反転制御ビット１０ａ〜１０ｈの値を任意に変更できる
ようにしてもよい。図１の反転制御レジスタ１０は、“
ＤＦＨ”となっており、反転制御ビット１０ａ〜１０ｈ
はスペースコードを考慮した値に設定してある。
同等にフラッシュＥ２ ＰＲＯＭで構成してもよいが、
書換えのできないＲＯＭを用いて予め定めた固定値にし
ても、紫外線照射により書換え可能なＲＯＭを用いて、
反転制御ビット１０ａ〜１０ｈの値を任意に変更できる
ようにしてもよい。図１の反転制御レジスタ１０は、“
ＤＦＨ”となっており、反転制御ビット１０ａ〜１０ｈ
はスペースコードを考慮した値に設定してある。
【００２３】図２は、請求項２の発明の構成例を示す図
である。図２において、フラッシュＥ２ ＰＲＯＭで構
成するメモリセル１３のデータを読出す場合には、該読
出しに係るデータに対応する論理制御ビットに従って、
該論理制御ビットが“１”のときには読出しデータの全
ビット値を反転し、“０”のときには読出しデータのビ
ット反転は行なわない。図２では、ビット反転、非反転
をＡＮＤ回路１５〜３０及びＯＲ回路３１〜３８を使っ
たマルチプレクサにより実現している。
である。図２において、フラッシュＥ２ ＰＲＯＭで構
成するメモリセル１３のデータを読出す場合には、該読
出しに係るデータに対応する論理制御ビットに従って、
該論理制御ビットが“１”のときには読出しデータの全
ビット値を反転し、“０”のときには読出しデータのビ
ット反転は行なわない。図２では、ビット反転、非反転
をＡＮＤ回路１５〜３０及びＯＲ回路３１〜３８を使っ
たマルチプレクサにより実現している。
【００２４】ここで、図２の英字符Ｃで示すデータを読
出すとする。該読出しに係るデータは、メモリセル１３
上で“４６Ｈ”であるが、対応する論理制御ビット１４
ｄが“１”なので、マルチプレクサを通過すると、“４
６Ｈ”のデータの各ビットは、該論理制御ビット１４ｄ
によってアクティブになるＡＮＤ回路１５，１７，１９
，２１，２３，２５，２７，２９のうち対応するものの
一方の入力となり、結果的に“Ｂ９Ｈ”と反転されて、
この“Ｂ９Ｈ”が読出しデータとして出力される。 なお、論理制御ビット１４ａ〜１４ｄを有する論理制御
メモリ１４は、フラッシュＥ２ ＰＲＯＭあるいはその
他のメモリで構成する。
出すとする。該読出しに係るデータは、メモリセル１３
上で“４６Ｈ”であるが、対応する論理制御ビット１４
ｄが“１”なので、マルチプレクサを通過すると、“４
６Ｈ”のデータの各ビットは、該論理制御ビット１４ｄ
によってアクティブになるＡＮＤ回路１５，１７，１９
，２１，２３，２５，２７，２９のうち対応するものの
一方の入力となり、結果的に“Ｂ９Ｈ”と反転されて、
この“Ｂ９Ｈ”が読出しデータとして出力される。 なお、論理制御ビット１４ａ〜１４ｄを有する論理制御
メモリ１４は、フラッシュＥ２ ＰＲＯＭあるいはその
他のメモリで構成する。
【００２５】図２の英字符Ｂで示すデータの論理値は、
対応する論理制御ビット１４ｄが“１”なので、“ＦＦ
Ｈ”の全ビットを反転した“００Ｈ”である。これは、
図２の英字符Ａで示すデータの論理値と同一である。英
字符Ａのデータを英字符Ｂのデータへ書換えるのには、
例えばパトロール方式によって行なうことができる。
対応する論理制御ビット１４ｄが“１”なので、“ＦＦ
Ｈ”の全ビットを反転した“００Ｈ”である。これは、
図２の英字符Ａで示すデータの論理値と同一である。英
字符Ａのデータを英字符Ｂのデータへ書換えるのには、
例えばパトロール方式によって行なうことができる。
【００２６】図３は、請求項３の発明について説明する
図である。まず、ＣＰＵに割込み要求を行ない、これが
受付けられるとパトロール処理部が起動される（Ｓ２１
）。続いて、請求項２の発明のメモリセルについて、書
込済の領域を調べる。仮に、“００Ｈ”を調査対象デー
タに定めるとすると、前記書込済の領域に“００Ｈ”の
データコードを見つけ次第、該データコードを“００Ｈ
”から“ＦＦＨ”に書換え、同時に対応する論理制御ビ
ットも“１”に書換える（Ｓ２２）。そして、もはや物
理的に“００Ｈ”のデータコードがなくなり、パトロー
ル処理が終了したときは、全体の処理を終える（Ｓ２３
）。
図である。まず、ＣＰＵに割込み要求を行ない、これが
受付けられるとパトロール処理部が起動される（Ｓ２１
）。続いて、請求項２の発明のメモリセルについて、書
込済の領域を調べる。仮に、“００Ｈ”を調査対象デー
タに定めるとすると、前記書込済の領域に“００Ｈ”の
データコードを見つけ次第、該データコードを“００Ｈ
”から“ＦＦＨ”に書換え、同時に対応する論理制御ビ
ットも“１”に書換える（Ｓ２２）。そして、もはや物
理的に“００Ｈ”のデータコードがなくなり、パトロー
ル処理が終了したときは、全体の処理を終える（Ｓ２３
）。
【００２７】図４は、請求項４の発明について説明する
図である。請求項２の発明の論理制御メモリは、誤り訂
正用に用いることができる。すなわち、何らかの原因で
メモリセルへの書込みが正常にできなかったとする（Ｓ
４３）。仮に、あるメモリセルが、常に末書込み状態と
なってしまい、ここに“１”を書込めない時、該メモリ
セルに“１”を書込もうとする。このようなときには、
書込みデータの全ビット値の反転を行ない、同時に対応
する論理制御ビットも“０”から“１”に反転する（Ｓ
４４）。このようにすれば、前記常に末書込み状態を示
す異常なメモリセルが示す論理値が“１”となるので、
正常な書込みを行なうことができる。
図である。請求項２の発明の論理制御メモリは、誤り訂
正用に用いることができる。すなわち、何らかの原因で
メモリセルへの書込みが正常にできなかったとする（Ｓ
４３）。仮に、あるメモリセルが、常に末書込み状態と
なってしまい、ここに“１”を書込めない時、該メモリ
セルに“１”を書込もうとする。このようなときには、
書込みデータの全ビット値の反転を行ない、同時に対応
する論理制御ビットも“０”から“１”に反転する（Ｓ
４４）。このようにすれば、前記常に末書込み状態を示
す異常なメモリセルが示す論理値が“１”となるので、
正常な書込みを行なうことができる。
【００２８】ベリファイチェック（Ｓ４５）の結果、正
常にデータの書込みが行なわれたときには、異常なメモ
リセルが存在する旨を通知するなどの警告処理（Ｓ４７
）をし、論理反転をしてもデータの書込みが正常にでき
ないときには、別のメモリセルを使用するなどの異常処
理（Ｓ４８）をする。
常にデータの書込みが行なわれたときには、異常なメモ
リセルが存在する旨を通知するなどの警告処理（Ｓ４７
）をし、論理反転をしてもデータの書込みが正常にでき
ないときには、別のメモリセルを使用するなどの異常処
理（Ｓ４８）をする。
【００２９】
【発明の効果】以上説明したように本発明によれば、フ
ラッシュＥ２ ＰＲＯＭを用いたファイル記憶用メモリ
において、物理的に書込み状態のメモリセル数を、飛躍
的に増大させることができるので、プリライト処理に要
する時間が著しく短縮するという利点がある。
ラッシュＥ２ ＰＲＯＭを用いたファイル記憶用メモリ
において、物理的に書込み状態のメモリセル数を、飛躍
的に増大させることができるので、プリライト処理に要
する時間が著しく短縮するという利点がある。
【図１】請求項１の発明の構成例を示す図である。
【図２】請求項２の発明の構成例を示す図である。
【図３】請求項３の発明について説明する図である。
【図４】請求項４の発明について説明する図である。
【図５】フラッシュＥ２ ＰＲＯＭの使用方法を示すフ
ローチャートの図である。
ローチャートの図である。
【図６】パトロール方式を採用したファイル記憶用メモ
リシステムの構成例を示す図である。
リシステムの構成例を示す図である。
【図７】パトロール方式を採用した場合のフラッシュＥ
２ ＰＲＯＭの使用方法を示すフローチャートの図であ
る。
２ ＰＲＯＭの使用方法を示すフローチャートの図であ
る。
１，１３ メモリセル
２−９ 反転制御回路
１０ 反転制御レジスタ
１０ａ〜１０ｈ 反転制御ビット１１，１２
ドライバ・レシーバ回路１４ 論理制御メモ
リ １４ａ〜１４ｄ 論理制御ビット１５〜３０
論理積回路 ３１〜３８ 論理和回路 ３９ ＣＰＵ ４０ フラッシュＥ２ ＰＲＯＭカード４１
プログラム格納部 ４２ パトロールタイマ ４３ パトロール処理部 ４４ 予備書込み処理部
ドライバ・レシーバ回路１４ 論理制御メモ
リ １４ａ〜１４ｄ 論理制御ビット１５〜３０
論理積回路 ３１〜３８ 論理和回路 ３９ ＣＰＵ ４０ フラッシュＥ２ ＰＲＯＭカード４１
プログラム格納部 ４２ パトロールタイマ ４３ パトロール処理部 ４４ 予備書込み処理部
Claims (4)
- 【請求項１】 電源の供給が停止しても記憶内容を保
持できる不揮発性のメモリで、電気的にデータの書込み
と一括消去が可能なフラッシュＥ２ ＰＲＯＭを用いた
ファイル記憶用メモリであって、該フラッシュＥ２ Ｐ
ＲＯＭで構成され、データの格納を行なうためのメモリ
セル（１）と、反転制御ビット（１０ａ〜１０ｈ）で構
成される反転制御レジスタ（１０）と、メモリ外部と前
記メモリセル（１）とを結ぶ入出力線上に設けられ、前
記反転制御レジスタ（１０）を構成する反転制御ビット
（１０ａ〜１０ｈ）の内容に従って、入出力データのビ
ット値を反転するか否かを決める反転制御回路（２〜９
）とを具備することを特徴とするファイル記憶用メモリ
。 - 【請求項２】 電源の供給が停止しても記憶内容を保
持できる不揮発性のメモリで、電気的にデータの書込み
と一括消去が可能なフラッシュＥ２ ＰＲＯＭを用いた
ファイル記憶用メモリであって、該フラッシュＥ２ Ｐ
ＲＯＭで構成され、データの格納を行なうためのメモリ
セル（１３）と、メモリからメモリ外部へのデータ出力
に関し、１回のデータ出力動作で取り扱われるデータを
単位とした場合において、該単位データ毎に設けられた
論理制御ビット（１４ａ〜１４ｂ）により構成される論
理制御メモリ（１４）と、データ出力動作があった場合
に、前記メモリセル（１３）に格納されていて、出力に
係る単位データを入力し、該単位データの全ビット値を
該単位データに対応する前記論理制御ビットの内容に従
って、反転したあるいは反転しないデータを出力する論
理回路とを具備することを特徴とするファイル記憶用メ
モリ。 - 【請求項３】 請求項２記載のファイル記憶用メモリ
に対し、メモリアクセスのない時間帯に一定時間をおい
てパトロールを行ない、該パトロールにより、予め定め
られた単位データと等しいビットパターンの単位データ
がメモリセルにないかを調べ、等しい単位データが存在
した場合には、該単位データの全ビット値を反転すると
共に、該単位データに対応する論理制御ビットの値も反
転するファイル記憶用メモリの制御方法。 - 【請求項４】 請求項２記載のファイル記憶用メモリ
について、“０”あるいは“１”のいずれか一方しか表
現できないメモリセルが存在し、該メモリセルへの書込
みがあった場合において、該メモリセルへの書込みが正
常にできないことを確認すると共に、書込みデータの全
ビット値と、該書込みデータに対応する論理制御ビット
の値とを反転するファイル記憶用メモリの誤り訂正方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125168A JPH04328394A (ja) | 1991-04-26 | 1991-04-26 | ファイル記憶用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125168A JPH04328394A (ja) | 1991-04-26 | 1991-04-26 | ファイル記憶用メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04328394A true JPH04328394A (ja) | 1992-11-17 |
Family
ID=14903572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3125168A Withdrawn JPH04328394A (ja) | 1991-04-26 | 1991-04-26 | ファイル記憶用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04328394A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633824A (en) * | 1995-03-30 | 1997-05-27 | Nec Corporation | File system for flash memory |
| JP2010506334A (ja) * | 2006-10-17 | 2010-02-25 | インテル コーポレイション | 不揮発性メモリの性能又は電力最適化コード／データ記憶 |
-
1991
- 1991-04-26 JP JP3125168A patent/JPH04328394A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633824A (en) * | 1995-03-30 | 1997-05-27 | Nec Corporation | File system for flash memory |
| JP2010506334A (ja) * | 2006-10-17 | 2010-02-25 | インテル コーポレイション | 不揮発性メモリの性能又は電力最適化コード／データ記憶 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| EP0686976B1 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
| CA2420986C (en) | Non-volatile memory control method | |
| JP3171901B2 (ja) | 不揮発性メモリカードの書換え方法 | |
| TW445452B (en) | Semiconductor storage device and data management method therefor | |
| US20100082878A1 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and data writing method | |
| US20090100290A1 (en) | Memory controller, nonvolatile memory device, nonvolatile memory system, and data writing method | |
| US20090259796A1 (en) | Data writing method for non-volatile memory and storage system and controller using the same | |
| CN107045423B (zh) | 存储器装置及其数据存取方法 | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2614357B2 (ja) | 一括消去型ｅ▲上２▼ｐｒｏｍの予備書込み方法 | |
| JPH04328394A (ja) | ファイル記憶用メモリ | |
| JP3471842B2 (ja) | データ管理装置、データ記憶装置およびデータ管理方法 | |
| JP4661497B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2000243093A (ja) | フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法 | |
| JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
| JP4661748B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| KR20070061543A (ko) | 메모리 관리 방법, 메모리 장치 및 컴퓨터 판독 가능 저장매체 | |
| JP2000330850A (ja) | フラッシュメモリ制御方法 | |
| TWI667571B (zh) | 資料儲存裝置、系統資訊編程方法及系統資訊重建方法 | |
| JPS603081A (ja) | Ｉｃカ−ド | |
| JPH06150673A (ja) | 不揮発メモリのアクセス制御装置 | |
| JP4146581B2 (ja) | フラッシュメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |