JPH0431193B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にMOS型電界
効果半導体装置、更に詳しくはゲート電極として
多結晶シリコンと高融点金属を用いたMOS型電
界効果半導体装置に関する。

〔従来の技術〕

近年、集積回路は、高集積化，高速化，低消費
電力化，低価格化と変化し、その応用範囲は拡大
している。しかしデバイスは一般に目的をもつて
設計され、それぞれ特有の性格を持ちその使用範
囲が限定されている。すべてに優位を持つ特徴が
あれば最高であるが一般にはそのようにならない
のが通例である。

技術的には、エツチング技術、リゾグラフイ技
術、材料技術の進歩によつて集積回路デバイスは
めまぐるしく進展し精度は著しく向上した。

従来、高速化をめざして対策を打つているの
は、MOS型半導体装置においては、電気的容量
と抵抗に関してである。そこで、シリコンゲート
MOSトランジスタは、ゲート電極とソース・ド
レインとなる拡散層とのオーバーラツプ容量を小
さく抑えるために考え出され、自己整合的にソー
ス・ドレインを形成するものであり、ドレインと
ゲート電極とのオーバーラツプ容量を小さくする
ことができ高速動作が可能になつた。

さらに、多結晶シリコンを用いた電極では、抵
抗が高いために、この抵抗の小さい材料として、
高融点金属が用いられているが、この高融点金属
では闘値電圧が不安定になつたりして品質上問題
である。そこで、多結晶シリコンと高融点金属の
シリサイドを用いることによつて、ゲート電極と
ゲート絶縁膜の界面側には、従来の多結晶シリコ
ンを用い、その上層にシリサイドを用いるという
金属シリサイド構造のゲート電極を有したデバイ
スが考え出され近年製品化されている。

このように、ゲート電極を低抵抗にして、自己
整合的にソース・ドレインを形成するデバイスは
容量が小さく、抵抗も小さいため、高速動作が可
能となる。

従来例として、第３図にシリサイド電極のデバ
イスの構造断面図を示す。

第３図に示す構造は一導電型のシリコン半導体
基板３０１に、通常のLOCOS法で形成されたフ
イールド絶縁膜３０２に囲まれて、トランジスタ
領域があり、このトランジスタ領域には、ゲート
絶縁膜３０３が形成され、その上に多結晶シリコ
ン３０４が形成されている。この多結晶シリコン
３０４は、ある不純物に依つて、導電型が決定し
ているものである。この多結晶シリコン３０４の
両側にはある種の絶縁膜３０５があり、この絶縁
膜の内側にシリサイド層３０６がある。この電極
をはさんで両側に高濃度ソース拡散層３０７、高
濃度ドレイン拡散層３０８が形成されている。こ
のような構造を形成するためには、多結晶シリコ
ンに不純物を導入した後、パターニングして、こ
の多結晶シリコン３０４を酸化したり、また
CVD法に依り絶縁膜（シリコン酸化膜のような
絶縁膜、その他シリコン窒化膜等）を成長させ
て、リアクテイブ・イオン・エツチング（RIE）
法の異方性エツチングを用いて、上面だけ多結晶
シリコンを露出させた後、高融点金属（例えばモ
リブデン，チタン，タングステン等）を成長させ
て、熱処理によつて多結晶シリコンと高融点金属
と反応させシリサイド層３０６を形成して、残つ
た未反応部分をある種の溶液で除去し、その後イ
オン注入法を用いて高濃度ソース拡散層３０７、
高濃度ドレイン拡散層３０８を形成するのであ
る。

〔発明が解決しようとする問題点〕

上述した半導体装置は多結晶シリコン３０４の
周囲に残存させる絶縁膜３０５の厚さにも依存
し、またその方法にも依るが、側面に残存させる
膜３０５が厚ければ厚いほど後でソース・ドレイ
ンを形成するため、このオーバー・ラツプがなく
なつてしまつて、オフ・セツトになつてしまう事
があり、また設計した多結晶シリコンより細くな
つて、設計の期待をうらぎる結果ともなる。それ
を避けるために、高濃度ソースおよびドレイン拡
散層３０７，３０８を形成後絶縁膜３０５を残す
ようにすると、上述した酸化法では拡散層が深く
なつてオーバー・ラツプ容量が大きくなつてしま
つたり、ソース・ドレインの不純物拡散領域の酸
化速度が速いために多くの酸化膜が成長し、ゲー
ト・多結晶シリコンに応力をかける事になつて不
都合が発生することもある。

CVD法を用いて、高濃度ソース・ドレイン拡
散層を形成してから、シリサイド化を行なう事は
可能であるが、一般に短チヤンネル化を行なつて
いくと、ソース・ドレイン間の電界強度が増大し
てホツトキヤリア注入現象が著しくなつて、特性
を不安定にさせる事が知られており、シリサイド
化に依つて高速化を図つたにもかかわらず、品質
に於ける信頼性が悪化する可能性がある。

本発明は、このような不都合を除去し、高速で
ホツトキヤリヤ注入現象を低減して、信頼性の高
半導体装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の半導体装置は、一導電型の半導体基板
に該基板と反対導電型の不純物で形成されたソー
ス及びドレイン領域を有する絶縁ゲート電界効果
MOS型の半導体装置において、多結晶シリコン
と該多結晶シリコンを覆いその界面でシリサイド
層を形成し、ドレイン拡散層上の絶縁膜上に延在
する高融点金属とよりなるゲート電極と、前記高
融点金属のドレイン領域への延在部下の基板内に
ドレイン拡散層に接し、ドレイン領域より低濃度
の反対導電型領域を有し、多結晶シリコン電極下
のゲート電極膜を介して基板内にチヤンネル領域
を形成せしむることにより構成される。

〔実施例〕

次に、本発明について図面を参照して説明す
る。第１図は本発明の一実施例の断面図である。

第１図に示す半導体装置は、一導電型の半導体
基板１０１の表面には通常のLOCOS法により形
成されたフイールド絶縁膜１０２を有し、この絶
縁膜１０２で囲まれた領域がトランジスタの活性
領域を構成し、その領域にはゲート絶縁膜１０
３、ゲート絶縁膜の所定位置には、ある種の不純
物（例えばリンやヒ素やホウ素等）が導入された
多結晶シリコン１０４があり、さらにその上層に
は多結晶シリコン１０４を覆つて高融点金属１０
５が形成されている。多結晶シリコンと高融点金
属の界面ではシリサイド化されて結合し一体とし
てゲート電極を形成している。多結晶シリコン１
０４の上層でなくゲート絶縁膜上に接している高
融点金属部分の下層側の基板内には、基板の導電
型と反対導電型の不純物で比較的薄い濃度になつ
ているソースの一部の低濃度ソース拡散層１０
６、ドレインの一部の低濃度ドレイン拡散層１０
７がそれぞれ形成され、高融点金属で覆われてい
ない領域のゲート絶縁膜１０３の下の基板には、
基板と反対導電型の高濃度不純物で形成された高
濃度ソース拡散層１０８、高濃度ドレイン拡散層
１０９が形成され、前述した低濃度ソース拡散層
１０６及び低濃度ドレイン拡散層１０７と接して
構成されている。

このような構成のMOS型トランジスタは、ゲ
ート電極が多結晶シリコンと高融点金属で形成さ
れ低抵抗化されており、しかもチヤンネル領域の
ゲート絶縁膜を介して上層にあるのは多結晶シリ
コンである。従つてMOS構造として安定な特性
を得ることができる。

高融点金属がゲート絶縁膜を介して接する下層
の基板内はソース拡散層、ドレイン拡散層の延長
領域であつて、デイプリート領域であり、高融点
金属の不安定が影響しない。

ソース・ドレイン拡散層は高濃度に形成されて
いるため、低抵抗化している。ドレイン拡散層の
延長部分１０７が低濃度であるために、ホツトキ
ヤリア注入現象が抑制されることになる。

なお、高融点金属だけで、ドレインとオーバー
ラツプしている領域のゲート容量を減ずるために
は、この膜を厚く成長させればよい。

次に本発明の一実施例の製造方法につき説明す
る。第２図ａ〜ｄは本発明の一実施例の製造方法
を説明するために工程順に示した断面図である。

先ず、第２図ａに示すように、一導電型のシリ
コン半導体基板２０１に通常のLOCOS法により
比較的厚い絶縁膜（シリコン酸化膜）２０２のフ
イールド酸化膜を形成し、素子形成領域に薄いシ
リコン酸化膜を形成しゲート絶縁膜２０３とす
る。

次に、第２図ｂに示すように、ある不純物（例
えばリンやホウ素等）を含んだ多結晶シリコンを
表面に成長させ、所定の形状に加工して、多結晶
シリコン電極２０４を形成する。次いでイオン注
入法により基板と反対導電型の不純物を、後で形
成するソース・ドレイン拡散層の濃度に比べ低濃
度に注入する。この時低濃度ソース・ドレイン拡
散層２０５，２０６は多結晶シリコン２０４に対
して自己整合的に形成される。

次に、第２図ｃに示すように、高融点金属（例
えばモリブデン，タングステン，チタン，白金
等）２０７を成長させ、そしてホト・レジスト２
０８を覆い、多結晶シリコン２０４を覆つて、ソ
ース・ドレイン２０５，２０６に延びた領域に高
融点金属２０７をパターニング（RIEでエツチン
グ）して、高融点金属の電極２０７を形成する。
このエツチングが終つて後、ホト・レジスト２０
８をそのまま残存させて、これをマスクにして、
高濃度の基板と逆導電型不純物をイオン注入法で
注入し、ソース・ドレイン拡散層２０９，２１０
を形成する。この方法を用いる事に依つて、比較
的薄い高融点金属膜でも、ソース・ドレインの濃
度を分離する事が出来る。また、ホト・レジスト
を除去してから、高濃度のイオン注入を行なう事
に依つて、高融点金属が薄い場合、多結晶シリコ
ンと重なつた所では厚いため止まり、薄い高融点
金属だけのところは、注入が通過して、基板にま
で達し濃度の低い層を形成出来、結果として第２
図ｃと同じになつて、第２図ｂの不純物注入工程
を省略する事が可能である。

次に、第２図ｄに示すように、適当な熱処理を
行ない、多結晶シリコンと高融点金属の接触界面
でシリサイド化を行なう。次いで、層間絶縁膜
（例えばシリコン酸化膜，PSG，シリコン窒化膜
等）２１１をCVD法で成長し、所定の位置にコ
ンタクトを開孔し、アルミニウムのような金属配
線で電極２１２，２１３を形成すると半導体装置
は完成する。

以上説明したように、本実施例の半導体装置
は、ゲート電極が低抵抗化されていて、チヤンネ
ル領域のゲート電極は多結晶シリコンであるから
安定な特性が得られ、高融点金属の延在する所の
基板内はドレイン拡散層が低濃度で延びているこ
とになるので、特性の不安定性を解消し、ホトキ
ヤリア注入現象を抑制しながら短チヤンネル化出
来、酸化などの製造条件による変動を受けないの
で短チヤンネル化した時の多結晶シリコンの幅
で、特性を設計できる非常に安定した半導体装置
になるのである。

なお本実施例では、高融点金属は多結晶シリコ
ンを覆いソース及びドレインの双方に延びている
例について説明したが、高融点金属は双方に延び
る必要はなく、高融点金属は少なくとも多結晶シ
リコンを覆いドレイン側に延びて、その延びた高
融点金属だけのゲート電極部の下の基板内領域に
低濃度ドレイン拡散層があれば本発明の効果を得
ることができる。

また、本発明の半導体装置は、ひとつの基板に
ウエル（反対導電型）を形成したＰチヤンネル
型、Ｎチヤンネル型の両チヤンネルを共存させた
相補型トランジスタにも応用できることは説明す
るまでもなく、この場合、低消費電力になり、高
速デバイスが得られる。

〔発明の効果〕

以上説明したように、本発明によれば、高速で
ホトキヤリア注入現象を低減でき、信頼性の優れ
た半導体装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図、第２図ａ
〜ｄは本発明の一実施例の製造方法を説明するた
めに工程順に示した断面図、第３図は従来の半導
体装置の一例の断面図である。 １０１，２０１，３０１……半導体基板、１０
２，２０２，３０２……フイールド絶縁膜、１０
３，２０３，３０３……ゲート絶縁膜、１０４，
２０４，３０４……多結晶シリコン、１０５，２
０７，３０６……高融点金属及びそのシリサイド
層、１０６，１０７，２０５，２０６……低濃度
ソース・ドレイン領域、１０８，１０９，２０
９，２１０，３０７，３０８……高濃度ソース・
ドレイン拡散層、２０８……ホトレジスト、２１
１……層間絶縁膜、２１２，２１３……アルミニ
ウム電極、３０５……絶縁膜。

Claims (1)

【特許請求の範囲】
1. １ 一導電型の半導体基板に該基板と反対導電型
   の不純物の導入で形成されたソース及びドレイン
   領域を有する絶縁ゲート電界効果MOS型の半導
   体装置において、多結晶シリコンと該多結晶シリ
   コンを覆いその界面でシリサイド層を形成し少な
   くともドレイン拡散層上の絶縁膜上に延在する高
   融点金属とよりなるゲート電極と、前記高融点金
   属のドレイン領域への延在部下の基板内にドレイ
   ン拡散層に接し、ドレイン領域より低濃度の反対
   導電型領域を有し、多結晶シリコン電極下のゲー
   ト絶縁膜を介して基板内にチヤンネル領域を形成
   せしむることを特徴とする半導体装置。