[go: up one dir, main page]

JPH0430228A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0430228A
JPH0430228A JP2136115A JP13611590A JPH0430228A JP H0430228 A JPH0430228 A JP H0430228A JP 2136115 A JP2136115 A JP 2136115A JP 13611590 A JP13611590 A JP 13611590A JP H0430228 A JPH0430228 A JP H0430228A
Authority
JP
Japan
Prior art keywords
scan
flip
address
flop
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2136115A
Other languages
English (en)
Inventor
Akihiro Tamano
玉野 明宏
Ryujiro Imai
今井 隆二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Electronics Services Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Electronics Services Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Electronics Services Co Ltd filed Critical Hitachi Ltd
Priority to JP2136115A priority Critical patent/JPH0430228A/ja
Publication of JPH0430228A publication Critical patent/JPH0430228A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は情報処理装置に関し、特に保守・調整が容易な
情報処理装置に関する。
[従来の技術] 情報処理装置内のフリップフロップは、組合せ回路によ
る論理的処理の結果を保持し、更に組み合せ回路に対す
る入力条件を規定する機能を有するので、その保持内容
は情報処理装置内における論理動作を把握するためには
重要な情報となる。
したがって、論理調整時および保守作業時においては、
フリップフロップの状態を観測することは正常動作確認
、不良動作の原因追求、故障部位の指摘等を行うのに必
要不可欠となる。
従来の装置は、特開昭55−92953号公報に記載の
ように1通常のスキャンアウト動作に用いるスキャン制
御部とは独立にメンテナンス・スキャンアドレス・レジ
スタを設置し、該メンテナンス・スキャンアドレスレジ
スタにて指定されたフリップフロップを観測している。
第2図は、このような情報処理装置のブロック図を示す
。情報処理装置に付属してスキャン制御部1が設置され
ている。スキャン制御部1は、スキャンアドレスレジス
タ2、スキャンアウト・データレジスタ3を備えている
。スキャンアウト動作は、スキャンアドレスレジスタ2
に特定のフリップフロップ群32を指定した後、起動さ
れる。
スキャン制御部1が起動されると、スキャンビジー信号
5が「1」となり、スキャンアドレスセレクタ30によ
りスキャンアドレスレジスタ2の内容がスキャンアドレ
スバス6を通じて、スキャンアドレスデコーダ7に供給
される。このデコーダ7は、スキャンアドレスで指示さ
れたLSI(又はボード)10.11に対してスキャン
イネーブル信号8,9を発生させることにより、スキャ
ンアウト・ビットセレクタ16等を有効化する。同時に
、スキャン・ビットカウンタ4の内容をスキャンアドレ
スバス31を通してスキャンアウト・ビットセレクタ1
6に供給した後、スキャン・ビットカウンタ4のカウン
トアツプを開始する。
スキャン・ビットカウンタ4のカウントアツプにより、
スキャンアウト・ビットセレクタ16からスキャンアウ
ト・パス24ヘフリップフロツプ群32の状態が順次選
択8カされ、スキャンアウト・レジスタ3の該当ビット
に順次セットされる。
以上のようにフリップフロップ群32のスキャンアウト
が行われる。
スキャン非動作中においてはスキャンビジー信号5は「
0」の状態であり、この場合スキャンアドレスセレクタ
30は、メンテナンス・スキャンアドレスレジスタ9の
内容をスキャンアドレスバス31に出力する。これによ
りスキャンアドレスデコーダ7及びスキャンアウト・ピ
ントセレクタ16が動作し、メンテナンス・スキャンア
ドレスレジスタ9に指定されたフリップフロップ18の
出力がスキャンアウト・パス24に出力される。
スキャンアウト・パス24には観測装置27が接続され
ている。したがって、スキャン非動作中の特定のフリッ
プフロップ18の状態信号の変化を観測することが可能
である。
C発明が解決しようとする課題] 上記従来技術は、スキャン動作時の観測について配慮が
されていなかった。すなわち、スキャンアウトパスを観
測用パスと共用し、メンテナンス・スキャンアドレスレ
ジスタをスキャン制御部の非動作中のみセレクトするた
め、スキャン動作中のフリップフロップの動作観測がで
きないという問題があった。
本発明はスキャン動作中において任意のフリップフロッ
プの動作観測を目的としており、さらに同時の複数のフ
リップフロップの動作観測を可能とすることを目的とす
る。
[課題を解決するための手段] 上記目的を達成するために、本発明による情報処理装置
は、内部の複数のフリップフロップ群のうち任意のフリ
ップフロップ群を指定し、該フリップフロップ群の内容
をスキャンアドレスの更新によりスキャンアウトして取
り出すスキャン制御部を有する情報処理装置において、
スキャンの対象となるフリップフロップ群内の任意のフ
リップフロップを指定するアドレスを保持するアドレス
レジスタと、該アドレスレジスタの出力アドレスに応し
て当該指定されたフリップフロップの状態を選択出力す
るビットセレクタと、該ビットセレクタのビット出力を
出力する第1の出力端子と、前記スキャン制御部からの
指定を受けたとき前記アドレスレジスタの出力アトレス
に代えて前記スキャンアドレスを前記ビットセレクタに
与えるセレクタと、前記スキャン制御部からの指定を受
けたときの前記ビットセレクタのビット出力を出力する
第2の出力端子とを、それぞれスキャンの対象となる各
フリップフロップ群について備えたことを特徴とするも
のである。
口作 用] スキャン対象レジスタを構成する任意のフリップフロッ
プを指定するアドレスを保持するアドレスレジスタ(以
下、スコーピング・スキャンアドレスレジスタという)
は情報処理装置内に複数個分散して設置される。該スコ
ーピング・スキャンアドレスレジスタにより指定された
フリップフロップの状態を出力するスコーピング・デー
タ・パスはそれぞれ観測装置に接続される。
スキャン非動作中においては、各スコーピング・スキャ
ンアドレスレジスタにより指定されるフリップフロップ
の動作状態が観測装置へ出力される。
スキャン動作中には、スキャンの対象となったレジスタ
を含む論理単位はスキャン制御部よりのスキャンアドレ
スを選択してスキャン動作が行われるが、その他の論理
単位についてはスコーピング・スキャンアドレスレジス
タによるスキャンアドレスが選択されたままで、指定し
たフリッププロップの状態観測が続けられる。
このようにスキャン動作中においても任意のフリップフ
ロップの状態観測が可能である。また各論理単位内に複
数個のスコーピング・スキャンアドレスレジスタを備え
、それを切替えることにより観測するフリップフロップ
を容易に変更することが可能である。
[実施例コ 以下、本発明の一実施例を第1図により説明する。同図
において、第2図に示した要素と同一の要素には同一の
参照番号を付しである。
本発明は、第1図に示すように、スキャンアドレスを設
定できる複数のスコーピング・スキャンアドレスレジス
タ12.13を情報処理装置内に分散して設置し、スキ
ャン動作が実行される時以外にはこのスコーピング・ス
キャンアドレスレジスタ12.13の内容がスキャンア
ドレスセレクタ14.15により選択されるよ−うな構
成とする。
さらに、スキャンアドレスセレクタ12.13によりス
キャンアドレスが選択されるときのビットセレクタ16
.17のビット出力を出力する出力端子36.37 (
第2の出力端子)に接続されたスキャンアウト・データ
・パス24とは別に、スコーピング・スキャンアドレス
レジスタ12゜13が選択されるときのビットセレクタ
16゜17のビット出力を出力する出力端子34.35
(第1の出力端子)にそれぞれ接続された観測用のスコ
ーピング・データ・パス25.26を設ける。スコーピ
ング・スキャンアドレスレジスタ12.13に観測を必
要とするフリップフロップのスキャンアドレスを設定す
ることにより、スコーピング・データ・パス25.26
より出力される任意の論理信号の状態信号は観測装置2
7゜28に入力される。
スコーピング・スキャンアドレスレジスタ12゜13に
設定されたスキャンアドレスは、再設定されるまでは変
化することがないので、そのアドレスが示すフリップフ
ロップに保持されている内容がスコーピング・データ・
パス25.26より出力され、該フリップフロップの状
態の時間変化が観測される。
スキャン非動作時にはスキャンビジー信号5が「O」で
あるのでスキャンイネーブル信号8,9はrOJ とな
り該スキャンイネーブル信号によってスキャンアドレス
セレクタ14.15はスコーピング・スキャンアドレス
レジスタ12.13の内容によってスキャンアウト・ビ
ットセレクタ16.17を動作させる。スコーピング・
スキャンアドレスレジスタ12.13によりそれぞれ指
定される特定のフリップフロップ18.19がスコーピ
ング・データ・パス25.26より出力され、wA測装
置27.28により観測される。
スキャン動作が行われる場合には、スキャンビジー信号
5が「1」となり、スキャンアドレスレジスタ2のスキ
ャンアドレスがスキャンアドレスデコーダ7に入力され
る。スキャンアドレスのデコード結果、例えば、スキャ
ンイネーブル信号9が「1」となり、スキャンアドレス
セレクタ15の出力が、スコービング・スキャンアドレ
スレジスタ13の出力から、スキャン制御部1が出力す
るスキャンアドレスに切替えられる。スキャンアウト動
作がフリップフロップ群33に対して実行され、スキャ
ンアウト・データ・パス24を通じてフリップフロップ
群33の内容がスキャンアウト・データレジスタ3にセ
ットされる。
一方、フリップフロップ群33のスキャンアウト動作中
においてもスキャンイネーブル信号8は「O」のままな
ので、スキャンアドレスセレクタ14は切替わらず、ス
コーピング・スキャンアドレスレジスタ12の出力が選
択され続ける。したがってフリップフロップ18の出力
はスキャン動作にかかわりなく常にスコーピング・デー
タ・パス25より出力され続け、状態変化をとぎれるこ
となく観測することが可能である。
なお、前記実施例では、各LSI内のスコーピング・ス
キャンアドレスレジスタ12は1個だけ設けたが、複数
個設けてこれらを切り換えられるようにしてもよい。こ
れにより、レジスタの内容を再設定することなく、レジ
スタ切換のみで異なるフリップフロップの内容を観測す
ることができるようになる。
本実施例によれば、スコービング・スキャンアドレスレ
ジスタを複数設置し、観測用パスをスキャンアウトパス
とは独立して設けたことにより、スキャン動作中以外の
任意のフリップフロップの状態をスキャン動作の実行に
かかわりなく連続して観測することが可能となり、かつ
同時に複数のフリップフロップの観測も可能となった。
これにより保守・調整時の効率向上する効果がある。
[発明の効果] 本発明によれば、スキャン非動作時のみでなくスキャン
動作時においても任意のフリップフロップの状態観測が
可能となる。また、スコーピング・スキャンアドレスレ
ジスタを情報処理装置内に複数個設置することにより同
時に多数のフリップフロップの状態観測が可能となる。
これらにより保守・調整時において効率が向上する。
【図面の簡単な説明】
第1図は本発明の実施例を示すフリップフロップの状態
観測機能を備えた情報処理装置のブロック図、第2図は
従来の情報処理装置のフリップフロップの状態観測方法
を示すブロック図である。 トスキャン制御部、2・・スキャンアドレスレジスタ、
3・・・スキャンアウト・データレジスタ、4・スキャ
ン・ビットカウンタ、5 スキャンビジー信号、6.3
1・・・スキャンアドレス・パス、7・スキャンアドレ
スデコーダ、8,9・スキャンイネーブル信号、10.
11・・LSI又はボード、12.13・スコーピング
・スキャンアドレスレジスタ、14.15・・スキャン
アドレスセレクタ、16.17・・スキャンアウト・ビ
ットセレクタ、18.19・・フリップフロップ、20
゜21.22,23・・・組み合せ回路、24・・・ス
キャンアウト・データ・パス、25.26・・スコーピ
ング・データ・パス、27.28・・・R測装置、29
・・メンテナンス・スキャンアドレスレジスタ、30 
スキャンアドレスセレクタ、32.33・フリップフロ
ップ群。 1人 株式会社 日 立 製 作所

Claims (1)

  1. 【特許請求の範囲】 1、情報処理装置内部の複数のフリップフロップ群のう
    ち任意のフリップフロップ群を指定し、該フリップフロ
    ップ群の内容をスキャンアドレスの更新によりスキャン
    アウトして取り出すスキャン制御部を有する情報処理装
    置において、スキャンの対象となるフリップフロップ群
    内の任意のフリップフロップを指定するアドレスを保持
    するアドレスレジスタと、 該アドレスレジスタの出力アドレスに応じて当該指定さ
    れたフリップフロップの状態を選択出力するビットセレ
    クタと、 該ビットセレクタのビット出力を出力する第1の出力端
    子と、 前記スキャン制御部からの指定を受けたとき前記アドレ
    スレジスタの出力アドレスに代えて前記スキャンアドレ
    スを前記ビットセレクタに与えるセレクタと、 前記スキャン制御部からの指定を受けたときの前記ビッ
    トセレクタのビット出力を出力する第2の出力端子と をそれぞれスキャンの対象となる各フリップフロップ群
    について備えたことを特徴とする情報処理装置。
JP2136115A 1990-05-25 1990-05-25 情報処理装置 Pending JPH0430228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2136115A JPH0430228A (ja) 1990-05-25 1990-05-25 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2136115A JPH0430228A (ja) 1990-05-25 1990-05-25 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0430228A true JPH0430228A (ja) 1992-02-03

Family

ID=15167652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2136115A Pending JPH0430228A (ja) 1990-05-25 1990-05-25 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0430228A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023994A (ja) * 2009-07-16 2011-02-03 Kowa Co 信号伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023994A (ja) * 2009-07-16 2011-02-03 Kowa Co 信号伝送装置

Similar Documents

Publication Publication Date Title
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
KR100505662B1 (ko) 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법
JPH0430228A (ja) 情報処理装置
JPH045734A (ja) 情報処理装置
US4802133A (en) Logic circuit
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
US7644331B2 (en) System and method for testing and debugging analog circuits in a memory controller
KR20020088390A (ko) 반도체 집적 회로용 디버깅 시스템
JPS6082871A (ja) 論理集積回路
KR100532747B1 (ko) 반도체 집적회로 및 그 설계방법과 반도체 집적회로의 설계프로그램을 기록한 기록매체
JP2619957B2 (ja) ディレイテスト用クロック制御回路
JPH01263739A (ja) 情報処理装置
JP2005283207A (ja) 半導体集積回路装置
JPH1090362A (ja) 半導体集積装置
KR19980047282A (ko) 바운더리 스캔 입출력 신호 연결 제어장치
KR100261439B1 (ko) 다중 바운더리 스캔회로
JP3339574B2 (ja) 集積回路用テスト回路
JPS63135880A (ja) 集積回路
JPH03174634A (ja) 半導体集積回路
JPH0740060B2 (ja) オンボードスキャンテスト装置
JPH117800A (ja) 半導体装置及びそのモニタバーンイン方法
JPH06123761A (ja) 大規模集積回路
JPH06167546A (ja) メモリデバイス検査用データ転送回路
JPH06201781A (ja) バウンダリ・スキャン回路
US20050204222A1 (en) Apparatus and method for eliminating the TMS connection in a JTAG procedure