JPH04283930A - Wiring board and manufacture thereof - Google Patents
Wiring board and manufacture thereofInfo
- Publication number
- JPH04283930A JPH04283930A JP4640891A JP4640891A JPH04283930A JP H04283930 A JPH04283930 A JP H04283930A JP 4640891 A JP4640891 A JP 4640891A JP 4640891 A JP4640891 A JP 4640891A JP H04283930 A JPH04283930 A JP H04283930A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- film
- wiring
- residue
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】半導体集積回路などの高密度に伴
って、半導体素子や、その相互接続に用いる配線などを
含む配線基板の微細化,高密度化の要求が高まっている
。高密度の配線基板を形成するための最大の課題の一つ
が素子や配線の積層に伴って大きくなる段差を如何にし
て克服するか、であることは良く知られている。例えば
、本間らによる、ジャーナル・オブ・エレクトロケミカ
ル・ソサィエティの第135巻第10号,2557−2
567ページの論文には、プレーナマグネトロンカソー
ドを用いたバイアススパッタ法によって下地段差を吸収
して表面が平坦なSiO2膜を形成することにより、断
面がほぼ平坦化された、アルミニウム合金(以下Alと
記す)からなる2層の配線を形成する技術について述べ
られている。これらはAlの融点よりも十分に低い温度
で保護絶縁膜を形成しようとするものである。[Industrial Application Field] With the increasing density of semiconductor integrated circuits, there is an increasing demand for miniaturization and higher density of wiring boards including semiconductor elements and wiring used for interconnecting them. It is well known that one of the biggest challenges in forming a high-density wiring board is how to overcome the height difference that increases with the stacking of elements and wiring. For example, Homma et al., Journal of Electrochemical Society, Vol. 135, No. 10, 2557-2.
The paper on page 567 describes an aluminum alloy (hereinafter referred to as Al) whose cross section has been made almost flat by absorbing the underlying level difference and forming a SiO2 film with a flat surface by bias sputtering using a planar magnetron cathode. ) describes a technique for forming two-layer wiring. These are intended to form a protective insulating film at a temperature sufficiently lower than the melting point of Al.
【0002】これに対して配線導体層が金属の珪化物等
の、より高融点の材料からなる場合、保護絶縁膜の形成
もしくはその安定化の為に、より高い温度での処理を用
いることができる。本発明の配線基板に被着されるBP
SG膜は、これまで広く用いられてきたPのみを含むガ
ラスに比べ、900℃以下の低い温度で流動し、素子表
面段差に関わらず膜表面を平坦化できる、簡便かつ優れ
た方法として近年広く用いられている。On the other hand, when the wiring conductor layer is made of a material with a higher melting point, such as a metal silicide, processing at a higher temperature may be used to form or stabilize a protective insulating film. can. BP adhered to the wiring board of the present invention
SG film has been widely used in recent years as a simple and excellent method that flows at a lower temperature of 900 degrees Celsius or less than glass containing only P, which has been widely used until now, and can flatten the film surface regardless of the unevenness of the element surface. It is used.
【0003】本発明はこのBPSG膜について、その中
に含まれるPが実質的に単体のPに近い様な準安定なP
としては含まれない膜となっていることを特徴とする。
加えて、この様なBPSG膜の表面近傍にPの濃度が、
膜内部の他の部分よりも濃度の高い様な領域を生じない
か、もしくは大きさが0.5μm 以上のPを主成分と
する残渣の存在しない膜であることを特徴とする。[0003] The present invention relates to this BPSG film, in which the P contained therein is substantially close to single P.
It is characterized by being a film that does not contain any. In addition, the concentration of P near the surface of such a BPSG film is
The film is characterized in that it does not have a region with a higher concentration than other parts inside the film, or it does not have a residue mainly composed of P with a size of 0.5 μm or more.
【0004】本発明は微細な導体配線パターンを有する
配線基板において、特にその断面構造がなだらかに平滑
化されており、しかも導体層の保護絶縁膜の膜質が配線
の微細化や高信頼化に適したものであることを特徴とし
ている。The present invention relates to a wiring board having a fine conductor wiring pattern, in particular, whose cross-sectional structure is gently smoothed, and the film quality of the protective insulating film of the conductor layer is suitable for finer wiring and higher reliability. It is characterized by the fact that it is
【0005】特に本発明はBPSG膜を、配線や配線基
板中の素子表面の被覆に用いた場合に、素子特性や配線
の信頼性を劣化させることなく、配線の微細化を可能に
する構造と方法およびその製造装置に関する。In particular, the present invention provides a structure that enables miniaturization of wiring without deteriorating element characteristics or wiring reliability when a BPSG film is used to cover wiring or the surface of an element in a wiring board. The present invention relates to a method and an apparatus for manufacturing the same.
【0006】[0006]
【従来の技術】BPSG膜は平坦化効果を有する素子や
金属の珪化物の配線の保護膜として広く用いられている
。一般にはPやBを添加しながらモノシラン(SiH4
)を主原料ガスとして、集積回路用素子や配線の上に化
学気相成長法 (Chemical VaporDep
osition;以下、CVD法と記す)によって膜を
形成する。BPSG膜は形成しただけの状態では膜が緻
密でないなど、膜質の点で十分ではなく、平坦化効果も
ないために、一般には配線基板の製造過程の適当な段階
で流動化のための高温の熱処理を施す。この熱処理雰囲
気ガスは水素を含む雰囲気(以下、還元性雰囲気と記す
)や酸素を含む雰囲気(以下、酸化性雰囲気と記す)、
もしくは純窒素やAr雰囲気(以下、不活性ガス雰囲気
と記す)のいずれかが一般に用いられる。温度は850
〜900℃の範囲が用いられ、これによって膜が流動し
、表面が平坦化する。2. Description of the Related Art A BPSG film is widely used as a protective film for elements having a flattening effect and metal silicide wiring. Generally, monosilane (SiH4) is added while adding P or B.
) as the main raw material gas, chemical vapor deposition (Chemical VaporDep) is applied onto integrated circuit elements and wiring.
A film is formed by a CVD method (hereinafter referred to as CVD method). When a BPSG film is just formed, its quality is not sufficient, such as the film is not dense, and it does not have a flattening effect. Apply heat treatment. This heat treatment atmosphere gas includes an atmosphere containing hydrogen (hereinafter referred to as a reducing atmosphere), an atmosphere containing oxygen (hereinafter referred to as an oxidizing atmosphere),
Alternatively, either pure nitrogen or Ar atmosphere (hereinafter referred to as inert gas atmosphere) is generally used. The temperature is 850
A temperature range of ˜900° C. is used, which causes the film to flow and flatten the surface.
【0007】熱処理中の雰囲気ガスが膜質や基板の特性
に及ぼす影響として、鳥取らが、1990年第51回応
用物理学会学術講演会講演予稿集,論文番号26a−D
−10において、酸化性雰囲気が流動化をより有効に行
わせる事を述べている。しかるに酸化性雰囲気中での熱
処理を施した場合には、界面準位や漏れ電流(リーク電
流)の増加など、配線基板中の集積回路用素子の特性劣
化を招く。ただし、この特性劣化は、例えば最小加工寸
法が1.3μm 程度以上の集積回路素子を含む配線基
板などにおいては、特性の余裕度が充分に大きかったた
めにさほど問題とはならなかった。この後に、BPSG
膜の必要箇所に接続孔を形成して、素子と配線もしくは
配線と配線との接続をはかる。[0007] Regarding the influence of atmospheric gas during heat treatment on film quality and substrate properties, Tottori reported in the Proceedings of the 51st Annual Conference of the Japan Society of Applied Physics, 1990, Paper No. 26a-D.
-10 states that an oxidizing atmosphere makes fluidization more effective. However, when heat treatment is performed in an oxidizing atmosphere, the characteristics of integrated circuit elements in the wiring board deteriorate, such as an increase in interface states and leakage current. However, this characteristic deterioration did not pose much of a problem, for example, in a wiring board including an integrated circuit element having a minimum processing size of about 1.3 μm or more, because the characteristic margin was sufficiently large. After this, BPSG
Connection holes are formed in the required locations of the film to establish connections between elements and wiring or between wirings.
【0008】ところで、接続孔を形成した後、その上に
配線導体層を形成するに先だって、ほとんどの場合には
フッ酸を含む液によって軽くエッチを行い(以下、ライ
トエッチと記す)、BPSG膜表面や接続孔底部に露出
した基板表面を清浄化する処理を行う。By the way, after forming the contact hole and before forming the wiring conductor layer thereon, in most cases, light etching is performed with a solution containing hydrofluoric acid (hereinafter referred to as "light etching") to form the BPSG film. A process is performed to clean the substrate surface exposed at the surface and the bottom of the connection hole.
【0009】発明者らはこのライトエッチの際にBPS
G膜をはじめとする基板表面に不定形の残渣が発生する
事を見いだした。この残渣はBPSG膜中のBやPの濃
度に依存して発生状況が変化する。Pの濃度の高い膜ほ
ど残渣の発生は顕著である。P濃度が同一の場合はB濃
度が高い方が個々の残渣が大きくなる傾向が見られる。
発生の度合いは、特に還元性の雰囲気の熱処理を施した
膜に顕著である。また、残渣はエッチ後の基板の洗浄や
乾燥の方法に依存して様々な形状となって残留する。従
来用いられていた、基板の回転乾燥機の様に、基板を回
転させることによって水分を吹き飛ばして乾燥させる効
果を主体とする乾燥方法を用いた場合には、一般に残渣
は小さく、せいぜい長さが1μm程度で、厚さも薄い。The inventors used BPS during this light etching.
It was discovered that irregularly shaped residues were generated on the substrate surface including the G film. The occurrence of this residue changes depending on the concentration of B and P in the BPSG film. The higher the concentration of P in the film, the more conspicuous the generation of residue. When the P concentration is the same, there is a tendency for the individual residues to become larger as the B concentration is higher. The degree of occurrence is particularly remarkable in films that have been heat-treated in a reducing atmosphere. Further, the residue remains in various shapes depending on the method of cleaning and drying the substrate after etching. When a conventional drying method is used, such as a rotary dryer for substrates, which mainly works by rotating the substrate to blow away moisture, the residue is generally small, and at best the length of the substrate is small. The thickness is also thin, about 1 μm.
【0010】従ってこの残渣は、白色光源を用いる通常
の光学顕微鏡によってはBPSG膜の干渉色と残渣自身
の色とを判別して観察することは困難である。かなり発
生の度合いが激しい場合でも、色むらとなって見える程
度で、エッチ深さのばらつきとして判断されてしまう場
合が多く、残渣発生の問題としては必ずしも認識されて
いなかったか、もしくはプロセスばらつきに起因する突
発的な不良発生と判断される場合が殆どであった。また
、従来の配線基板では配線や接続孔がそれほど微細でな
かった為に、これらの異物が存在してもただちには不良
発生とは結びつかなかった。[0010] Therefore, it is difficult to observe this residue by distinguishing between the interference color of the BPSG film and the color of the residue itself using an ordinary optical microscope using a white light source. Even if the degree of occurrence is quite severe, it is often judged as a variation in etch depth because it only looks like color unevenness, and it may not necessarily be recognized as a problem with residue generation, or it may be due to process variations. In most cases, it was determined that the defect occurred suddenly. Furthermore, since the wiring and connection holes in conventional wiring boards were not so fine, the presence of these foreign substances did not immediately lead to the occurrence of defects.
【0011】この様に、従来のBPSG膜は配線導体層
の形成前処理であるライトエッチなどによって残渣もし
くはPが高濃度に含まれる層を生じる様な膜であったが
、それらの存在はほとんど認識されることなく、また、
従来の集積回路用素子などを含む配線基板においては特
性や信頼性の劣化を引き起こすことも問題とされなかっ
た。[0011] As described above, conventional BPSG films tend to produce residues or a layer containing a high concentration of P due to light etching, etc., which is a pretreatment for forming wiring conductor layers, but their presence is almost nonexistent. without being recognized, and
In conventional wiring boards including integrated circuit elements, deterioration of characteristics and reliability has not been a problem.
【0012】0012
【発明が解決しようとする課題】しかるに、近年になっ
て、配線基板に含まれる半導体集積回路用素子や配線が
微細化され、その最小加工寸法が0.8μm 以下にな
ると、素子や配線の特性や信頼性の向上,ばらつきの低
減などが必要となってきた。例えば素子が微細化される
と素子当たりに蓄積される電荷量が少なくなるため、酸
化性雰囲気で流動化の熱処理を施した場合に発生するリ
−ク電流や界面準位の増加が許容できない特性劣化とな
る。逆に、還元性雰囲気で熱処理されたBPSG膜から
発生する残渣が素子と配線との接続孔に付着した場合は
、接続抵抗のばらつき等として、配線の下に付着した場
合は、接着性の劣化として現れるが、最小加工寸法が0
.8μm以下に微細化された配線や接続孔の場合は接続
抵抗やばらつきの許容限度以上の増加,配線の剥離等と
なって現れ、集積回路に要求される仕様を満たすことは
困難となる。従って流動化の熱処理雰囲気は還元性もし
くは不活性の雰囲気を用いることが必要となる。However, in recent years, semiconductor integrated circuit elements and wiring included in wiring boards have been miniaturized, and when the minimum processing size has become 0.8 μm or less, the characteristics of elements and wiring have become smaller. It has become necessary to improve reliability, reduce variation, etc. For example, as devices become smaller, the amount of charge accumulated per device decreases, so leakage currents and increases in interface states that occur when heat-treated for fluidization in an oxidizing atmosphere are unacceptable characteristics. This results in deterioration. Conversely, if the residue generated from the BPSG film heat-treated in a reducing atmosphere adheres to the connection hole between the element and the wiring, it may cause variations in connection resistance, and if it adheres to the bottom of the wiring, it may cause deterioration of adhesive properties. However, the minimum processing size is 0.
.. In the case of wiring and connection holes that are miniaturized to 8 μm or less, connection resistance and variation increase beyond the allowable limit, wiring peels, etc., making it difficult to meet the specifications required for integrated circuits. Therefore, it is necessary to use a reducing or inert atmosphere as the heat treatment atmosphere for fluidization.
【0013】さらに、基板の大型化や素子の微細化に伴
い、大型の基板を高速で回転させることは安全上好まし
くない、回転に伴って空気中の異物が付着し易い、など
の理由により、加熱もしくは蒸気,ガスによる乾燥方法
を用いられる場合が多くなった。この様な乾燥法を用い
ると残渣は大きくなる傾向にあり、残渣が極度に大型化
する場合が頻発する様になった。このような不良発生を
抑制するためには、残渣を発生させないか、発生しても
配線や接続孔の寸法よりも小さく抑えることが必要であ
る。目安としては、当面用いられる最小加工寸法、即ち
0.8μm の60%程度以下(残渣は極力少なく、小
さい方が良いが、0.5μm 以下の残渣は光学的手法
によっては観察困難)、即ち0.5μm 程度以下の大
きさに抑制する必要があると考えられる。加えて、これ
らの残渣の一部はエッチ液や洗浄液漕の内部に浮遊し、
他の基板のエッチや洗浄の際にそれらに付着し、不良発
生の原因となる。Furthermore, as substrates become larger and devices become smaller, it is not desirable for safety to rotate large substrates at high speeds, and foreign matter in the air tends to adhere to them as they rotate. Drying methods using heat, steam, or gas are increasingly used. When such a drying method is used, the residue tends to become large, and the residue often becomes extremely large. In order to suppress the occurrence of such defects, it is necessary not to generate residues, or even if they occur, to suppress them to a size smaller than the dimensions of the wiring and connection holes. As a guideline, it should be about 60% or less of the minimum processing size that will be used for the time being, i.e. 0.8 μm (residues should be as small as possible, the smaller the better, but residues of 0.5 μm or less are difficult to observe depending on optical methods), i.e. 0. It is thought that it is necessary to suppress the size to about .5 μm or less. In addition, some of these residues may float inside the etch solution or cleaning solution tank.
It adheres to other substrates during etching or cleaning, causing defects.
【0014】なお、この様にして発生した残渣は水分の
存在する雰囲気中に長時間保存しておくと、次第に変化
して徐々に異物周辺の境界があいまいとなり、一見して
残渣が消失したかの状態を呈する。しかし、実際には膜
表面に残渣より変化した薄い層が存在し、この上に配線
導体層を設けるとやはり剥離の原因となるなど、配線の
信頼性低下の原因となる。なお、この残渣はP濃度が4
mol% 以下の場合には殆ど発生しない。ただしこの
ような低濃度では、BPSG膜の流動化を生じさせる為
の熱処理温度を高くする必要があり、平坦化の効果は限
られてくる。従ってこのような残渣はBPSG膜中のP
を主体とする物質であると推定できる。[0014] If the residue generated in this way is stored for a long time in an atmosphere containing moisture, it will gradually change and the boundary around the foreign object will gradually become vague, making it difficult to see that the residue has disappeared at first glance. It exhibits the following condition. However, in reality, there is a thin layer on the surface of the film that has changed from the residue, and if a wiring conductor layer is provided on top of this, it will still cause peeling, which will lower the reliability of the wiring. Note that this residue has a P concentration of 4
It hardly occurs when it is less than mol%. However, at such a low concentration, it is necessary to increase the heat treatment temperature to cause fluidization of the BPSG film, and the planarization effect is limited. Therefore, such residues are P in the BPSG film.
It can be assumed that the substance is mainly composed of .
【0015】本発明はこのようなBPSG膜表面の残渣
が実質的に除去された基板とその製造方法を提供する。The present invention provides a substrate in which such residues on the surface of the BPSG film are substantially removed, and a method for manufacturing the same.
【0016】一般にBPSG膜中のP濃度は6mol%
以上の濃度が用いられる。しかるに、BPSG膜の母体
であるSiO2 膜中に固溶できる、即ちSiと結合で
きる、Pの濃度の上限は約4mol% といわれている
。従って、BPSG膜中の過剰なPは従来はP2O5等
の酸化物として存在すると信じられてきた。しかし、発
明者らはこの考え方が必ずしも正しくないことを見いだ
した。[0016] Generally, the P concentration in the BPSG film is 6 mol%.
The above concentration is used. However, it is said that the upper limit of the concentration of P that can form a solid solution in the SiO2 film that is the base material of the BPSG film, that is, that can be combined with Si, is about 4 mol %. Therefore, it has been conventionally believed that excess P in the BPSG film exists as oxides such as P2O5. However, the inventors have discovered that this idea is not necessarily correct.
【0017】即ち、BPSG膜中の過剰なPのかなりの
割合が、実質的に単体のPに相当する準安定なPとして
存在していることを見出した。この様な準安定なPを含
むBPSG膜をフッ酸を含む液でエッチすると膜表面に
準安定なPを主とする残渣が発生する。この状態で基板
を放置しておくと残渣のPは水分などと反応して酸化物
もしくは水酸化物となり、前述したP濃度の高い薄い層
に変化することがわかった。That is, it has been found that a considerable proportion of the excess P in the BPSG film exists as metastable P, which substantially corresponds to simple P. When a BPSG film containing such metastable P is etched with a solution containing hydrofluoric acid, a residue mainly containing metastable P is generated on the film surface. It has been found that if the substrate is left in this state, the residual P reacts with moisture and becomes an oxide or hydroxide, turning into the above-mentioned thin layer with a high P concentration.
【0018】この様な残渣もしくは薄い層は従来は殆ど
問題となることがなかった原因として、従来は観察困難
であったことを述べた。例えばBが9.8mol%、P
が7.5mol% 、かつPの一部が準安定な状態で含
まれる膜をフッ酸:フッ化アンモニウム液=1:20(
体積比;フッ化アンモニウム液は50%水溶液。バッフ
ァエッチ液と呼ばれる)の液で80秒程度エッチし、水
洗,乾燥後に表面を白色光源を用いた光学顕微鏡によっ
て観察しても一般には異物らしき物は検知できない。前
述の様に、残渣が小さく、薄いために周囲のBPSG膜
の干渉色と区別して検知することが極めて困難なためで
ある。特別な乾燥法などを用い、残渣が巨大化した場合
に特異な例として扱われるのがせいぜいである。The reason why such a residue or thin layer has rarely been a problem in the past is that it has been difficult to observe in the past. For example, B is 9.8 mol%, P
A film containing 7.5 mol% of
Volume ratio: ammonium fluoride solution is a 50% aqueous solution. Even if the surface is observed with an optical microscope using a white light source after etching with a buffered etch solution for about 80 seconds, washing with water, and drying, no foreign matter can generally be detected. As mentioned above, this is because the residue is small and thin, making it extremely difficult to distinguish it from the interference color of the surrounding BPSG film and detect it. At best, when a special drying method is used and the residue becomes large, it is treated as a unique case.
【0019】しかし、近年になって開発された、光源と
してレーザー光などの単色光源を用いた顕微鏡で観察す
ると、残渣はかなり容易に観察できることを見いだした
。この残渣はBPSG膜のエッチの際にエッチ液を構成
する水やフッ酸等には殆ど溶けないが、硝酸やアンモニ
ア水には溶解することも見出した。この様な化学的性質
は単体のPにおいて知られているものである。即ちこの
残渣の源はBPSG中のPの一部が、エッチの際に基板
表面に単体のPを主成分として残留した事を示唆してい
る。However, it has been found that the residue can be observed quite easily when observed using a microscope that has been developed in recent years and uses a monochromatic light source such as a laser beam as a light source. It has also been found that this residue is almost insoluble in water, hydrofluoric acid, etc. that constitute an etchant when etching a BPSG film, but it is soluble in nitric acid and aqueous ammonia. Such chemical properties are known for simple P. That is, the source of this residue suggests that a portion of the P in the BPSG remained on the substrate surface during etching, with the main component being simple P.
【0020】即ち、前述の還元性雰囲気の熱処理を経た
BPSG膜にはP2O5としてでなく、実質的に単体の
Pに相当する状態の準安定なPとして含まれている成分
があるということである。In other words, the BPSG film subjected to the heat treatment in the reducing atmosphere described above contains a component not as P2O5 but as metastable P in a state substantially equivalent to simple P. .
【0021】図1にこのBPSG膜中のPの状態につい
てXPS分析法(X−rayPhotoelectro
n Spectroscopy)を用いて測定した結果
を示す。同図は900℃で還元性雰囲気で熱処理したB
PSG膜と、酸化性雰囲気で熱処理した膜とについて、
Bの1sもしくはPの2s軌道から放出された電子のエ
ネルギーのピーク位置と強度(電子数に相当する)とを
比較して示す。両者のエネルギ−は一致するために、こ
こでは両者を区別する事はできない。絶縁膜をXPS法
によって分析した場合、チャージアップ現象のために、
スペクトルはシフトする。そこで2つの試料の結果を比
較するために、BPSG膜中のSiのピークを基準に校
正してある。FIG. 1 shows the state of P in this BPSG film using an XPS analysis method (X-ray Photoelectro).
The results are shown below using n Spectroscopy. The figure shows B heat-treated at 900℃ in a reducing atmosphere.
Regarding the PSG film and the film heat-treated in an oxidizing atmosphere,
The peak position and intensity (corresponding to the number of electrons) of the energy of electrons emitted from the 1s orbit of B or the 2s orbit of P are compared and shown. Since the energies of the two are the same, it is not possible to distinguish between the two here. When an insulating film is analyzed by the XPS method, due to the charge-up phenomenon,
The spectrum shifts. Therefore, in order to compare the results of the two samples, calibration was performed using the peak of Si in the BPSG film as a reference.
【0022】同図において還元性雰囲気の熱処理を受け
た膜からの電子のピーク位置は約196.9eV 、酸
化性雰囲気の熱処理を受けた膜からのピーク位置は19
7.3eVである。還元性雰囲気の熱処理を受けた膜の
電子のピーク位置は酸化性雰囲気の熱処理を受けた膜の
電子のピークに対して0.4ないし0.5eV低くなっ
ており、単体のPもしくはBが多くなっているかもしく
は価数の低い化合状態として存在していることを示す。
ただし、このピークはBとPとが重なったものであり、
この変化がBの変化によるものかPの変化によるものか
は判定できない。In the figure, the peak position of electrons from the film heat-treated in a reducing atmosphere is approximately 196.9 eV, and the peak position of electrons from the film heat-treated in an oxidizing atmosphere is approximately 19 eV.
It is 7.3eV. The electron peak position of the film heat-treated in a reducing atmosphere is 0.4 to 0.5 eV lower than the electron peak of the film heat-treated in an oxidizing atmosphere, and there is a large amount of elemental P or B. or exists as a compound state with a low valence. However, this peak is the overlap of B and P,
It is not possible to determine whether this change is due to a change in B or P.
【0023】次に、図2には還元性雰囲気で熱処理した
膜をフッ酸を含む液でライトエッチし、表面に残渣を発
生させ、その表面をXPS法によって分析した結果の、
Bの1sおよびPの2s軌道の電子のエネルギーのピー
ク位置と強度分布を示す。なおこの測定結果はチャージ
アップの影響に対して校正していないので、ピーク位置
そのものは図1の場合と2eV程度ずれているが、やは
りSiのピーク位置を基準に校正すれば一致する。Next, FIG. 2 shows the results of light etching the film heat-treated in a reducing atmosphere with a solution containing hydrofluoric acid to generate a residue on the surface, and analyzing the surface using the XPS method.
The energy peak positions and intensity distributions of electrons in the 1s orbit of B and the 2s orbit of P are shown. Note that this measurement result has not been calibrated against the influence of charge-up, so the peak position itself deviates by about 2 eV from the case in FIG. 1, but if it is calibrated using the Si peak position as a reference, it will match.
【0024】同図の結果では、図1にも現れた197e
V付近のピークに加えて、極めて強い189〜190e
V付近のピークが現れた。これは膜中に存在していた、
還元されたPもしくはBであることを示す。なお、図2
に示した測定ではBのピークと重ならない位置に強いP
の2pピークが現れた。このことから、図2の189〜
190eV付近のピークは還元されたPによるものであ
るといえる。即ち残渣は還元された、ほぼ単体に近い、
準安定なPからなると結論できる。この準安定なPはフ
ッ酸を含む液によって還元されたとは考えられず、膜中
にこの状態で含まれていたと考えられる。The results shown in the same figure show that 197e, which also appeared in FIG.
In addition to the peak near V, extremely strong 189-190e
A peak near V appeared. This was present in the membrane,
Indicates reduced P or B. In addition, Figure 2
In the measurement shown in , there is a strong P at a position that does not overlap with the peak of B.
A 2p peak appeared. From this, 189~ in Figure 2
It can be said that the peak around 190 eV is due to reduced P. In other words, the residue has been reduced and is almost a simple substance.
We can conclude that it consists of metastable P. This metastable P is not thought to have been reduced by the solution containing hydrofluoric acid, but is considered to have been contained in this state in the film.
【0025】以上の結果をまとめると、Pを多量に含む
BPSG膜を還元性もしくは不活性雰囲気で熱処理した
後では、その一部は実質的に単体のPに相当する準安定
なPとして膜中に存在する。本発明でいう準安定なPと
は厳密には、Pを主成分とし、硝酸やアンモニア水には
溶解するが、水やフッ酸を含む液には溶解しにくい物質
であり、これを含む膜とは、例えばXPS分析法による
測定ではエッチしていない膜の場合にBの1sおよびP
の2s軌道の電子のエネルギーのピーク位置が約0.4
eV 低下する膜である。このピーク位置のエネルギー
の低下は膜中のPの一部が準安定なPとなっていること
を示す。またライトエッチした膜表面をXPS分析法で
評価すると化合したPに加えて、殆ど化合していない、
単体に近い化学状態のPが検出されるが、これも準安定
なPと本発明で呼んでいるものである。To summarize the above results, after a BPSG film containing a large amount of P is heat-treated in a reducing or inert atmosphere, a part of it is converted into metastable P, which corresponds to elemental P, in the film. exists in Strictly speaking, metastable P in the present invention is a substance whose main component is P, which dissolves in nitric acid and aqueous ammonia but is difficult to dissolve in liquids containing water and hydrofluoric acid. For example, in the case of an unetched film measured by XPS analysis, 1s of B and P
The energy peak position of the 2s orbital electron is about 0.4
It is a film that decreases eV. This decrease in energy at the peak position indicates that a part of the P in the film has become metastable P. Furthermore, when the light-etched film surface was evaluated by XPS analysis, in addition to the combined P, almost no combined P was found.
Although P in a chemical state close to that of a simple substance is detected, this is also referred to as metastable P in the present invention.
【0026】なお残渣が表面に存在する状態で測定した
場合に準安定なPのピーク位置が190eV付近に大き
くシフトしていたのに、図1の測定では0.4eV 前
後しか変化していない様に見えるのは、XPS分析法の
不純物量の分析感度に起因すると考えられる。XPS法
ではエネルギーの測定分解能は十分に高く、0.4eV
のピークの差は有意差であるが、不純物の検出感度は1
%程度と必ずしも高くない。また表面付近の極めて浅い
層の分析を行っているために、十分にPの信号が検出で
きず、BとPの電子の和として197eV付近のピーク
が検出されたものの、準安定なPによる信号が十分に強
くはなかったために0.4eV のシフトにとどまった
と考えられる。Although the peak position of metastable P was significantly shifted to around 190 eV when the measurement was performed with the residue present on the surface, it seems that the peak position of metastable P shifted only around 0.4 eV in the measurement shown in FIG. This appearance is considered to be due to the sensitivity of the XPS analysis method for determining the amount of impurities. The energy measurement resolution of the XPS method is sufficiently high, 0.4 eV.
The difference between the peaks is significant, but the impurity detection sensitivity is 1
%, which is not necessarily high. Also, because we were analyzing an extremely shallow layer near the surface, we were unable to detect a sufficient P signal, and although a peak around 197 eV was detected as the sum of B and P electrons, the signal due to metastable P It is thought that the shift was only 0.4 eV because the shift was not strong enough.
【0027】以上に述べた従来のBPSG膜から発生す
る残渣が問題とならなかったのは、残渣の観察が困難で
あったことと、基板の素子や配線の加工寸法がそれほど
小さくなく、残渣が発生しても直ちには不良発生に結び
つかなかった為と考えられる。また洗浄法の違いも挙げ
られる。The reason why the residue generated from the conventional BPSG film described above did not become a problem was that it was difficult to observe the residue, and the processing dimensions of the elements and wiring on the substrate were not very small, so the residue did not become a problem. This is thought to be because even if it occurred, it did not immediately lead to the occurrence of a defect. There are also differences in cleaning methods.
【0028】[0028]
【課題を解決するための手段】BPSG膜中のP濃度を
4mol% 以下とすればこの様な残渣および残渣から
変化して生ずるPを主成分とする薄い層の発生は抑制で
きる。一般にSiO2 中に固溶できるP濃度が4mo
l% 以下という現象と一致する。ただしこの様なP濃
度の低い膜は平坦化には適していない。Means for Solving the Problems By setting the P concentration in the BPSG film to 4 mol % or less, it is possible to suppress the generation of such residues and a thin layer containing P as a main component, which is generated by changing from the residues. Generally, the P concentration that can be dissolved in SiO2 is 4mo.
This is consistent with the phenomenon of less than 1%. However, such a film with a low P concentration is not suitable for planarization.
【0029】本発明では配線金属層形成の前処理として
フッ酸を含む液でBPSG膜表面をライトエッチした後
、酸化性の物質を含む液、例えば硝酸や過酸化水素もし
くはリン酸を含む液、あるいはアンモニアもしくは抱水
ヒドラジンなどの強アルカリ物質を含む液に基板を浸漬
し、発生した残渣を溶解させることにより、準安定なP
を含むBPSG膜であっても表面に高濃度のPの層、も
しくは0.5μm 以上のPを主成分とする大きな残渣
が存在しないような、配線基板を提供する。In the present invention, after light etching the BPSG film surface with a solution containing hydrofluoric acid as a pretreatment for forming a wiring metal layer, a solution containing an oxidizing substance, such as a solution containing nitric acid, hydrogen peroxide, or phosphoric acid, is used. Alternatively, by immersing the substrate in a solution containing a strong alkaline substance such as ammonia or hydrazine hydrate and dissolving the generated residue, metastable P
To provide a wiring board in which a high concentration P layer or a large residue mainly composed of P of 0.5 μm or more does not exist on the surface even if it is a BPSG film containing P.
【0030】流動化の為の熱処理を酸化性の雰囲気中で
行えばBPSG膜中についてはフッ酸を含む液を用いた
ライトエッチによっても残渣が発生することはない。膜
中のPが酸化されてしまうためと考えられる。しかし、
素子の電気的特性は劣化する。逆に、還元性雰囲気ガス
中で熱処理すれば素子特性は良好であるが、配線金属層
の形成前処理のライトエッチによって残渣が発生してし
まい、配線特性を劣化させる。本発明ではこの残渣の発
生原因と残渣の主成分を明らかにし、それをエッチする
手段と、それを適用した配線基板とを提供するものであ
る。If the heat treatment for fluidization is performed in an oxidizing atmosphere, no residue will be generated in the BPSG film even by light etching using a solution containing hydrofluoric acid. This is thought to be because P in the film is oxidized. but,
The electrical characteristics of the element deteriorate. On the other hand, if the device is heat-treated in a reducing atmosphere gas, the device characteristics are good, but the light etching process before forming the wiring metal layer generates a residue, which deteriorates the wiring characteristics. The present invention aims to clarify the cause of this residue and the main components of the residue, and to provide a means for etching it and a wiring board to which the same is applied.
【0031】酸化性の物質としては、本発明で述べた内
でも特に硝酸が有効である。またアルカリ性物質として
は特にアンモニア水がSiをエッチすることなくPを主
成分とする残渣もしくは表面の層をエッチできるので有
効である。Among the oxidizing substances mentioned in the present invention, nitric acid is particularly effective. In addition, as an alkaline substance, ammonia water is particularly effective because it can etch the residue or surface layer mainly composed of P without etching Si.
【0032】[0032]
【作用】配線基板の製造において、基板が集積回路用素
子を含む半導体基板である場合、接続孔形成後に露出し
た基板表面を清浄化する処理としては、化学反応を主体
とした処理、例えばフッ酸を含む液や蒸気を用いたライ
トエッチを用いることはほとんどの場合に避けられない
。高エネルギーのプラズマやイオンによる処理を用いる
と反応の選択性が乏しくなり残渣を生じることはないも
のの、接続孔底部に露出した基板材料の結晶性を低下さ
せたり、プラズマ処理に伴う再付着現象によって汚染し
たりする。この様な問題を避けるためには、プラズマ等
の処理を用いる場合にもできるだけ化学反応性を高め、
プラズマのエネルギーに伴う損傷や汚染を抑制すること
が必要となる。しかるに化学反応を主体とする処理では
反応の選択性が高いために、その処理条件では反応しな
い膜中の物質が表面に蓄積してしまう。これらの残渣が
素子や配線に及ぼす影響は、それらが微細化されるに従
って深刻となる。本発明で述べた、準安定なPによる残
渣もその一例である。さらに、ライトエッチの後には水
もしくは水蒸気による洗浄が必要である。近年になって
、水に代わる洗浄技術が検討されているが、まだ、十分
に汎用性の高い手段は見出されていない。上記の残渣は
この洗浄によっても十分には除去できない。[Operation] In the manufacture of wiring boards, if the board is a semiconductor board containing integrated circuit elements, the treatment to clean the exposed board surface after connection holes are formed is a treatment mainly based on chemical reactions, such as hydrofluoric acid. In most cases, it is unavoidable to use a light etch using a liquid or vapor containing . When high-energy plasma or ion treatment is used, the selectivity of the reaction is poor and no residue is produced, but it may reduce the crystallinity of the substrate material exposed at the bottom of the connection hole, or the redeposition phenomenon caused by plasma treatment may cause or pollute. In order to avoid such problems, it is necessary to increase the chemical reactivity as much as possible when using treatments such as plasma.
It is necessary to suppress damage and contamination caused by plasma energy. However, in treatments based on chemical reactions, the selectivity of the reaction is high, so substances in the film that do not react under the treatment conditions accumulate on the surface. The influence of these residues on elements and wiring becomes more serious as they become finer. The metastable P residue described in the present invention is also an example. Furthermore, cleaning with water or steam is required after light etching. In recent years, cleaning techniques to replace water have been studied, but a sufficiently versatile method has not yet been found. The above-mentioned residue cannot be sufficiently removed even by this washing.
【0033】これに対して本発明の配線基板やその製造
方法においてはライトエッチによって発生したPを主成
分とする残渣をエッチしてしまうことによって、Pを主
成分とする残渣やそれが反応して生成される高濃度のP
の層を除去してしまうために、素子の電気的特性は良好
な状態を維持しつつ、表面の高濃度のPの層による信頼
性の低下を防止するものである。On the other hand, in the wiring board and its manufacturing method of the present invention, by etching the residue mainly composed of P generated by light etching, the residue mainly composed of P and its reaction are removed. High concentration of P generated by
Since the P layer is removed, the electrical characteristics of the device are maintained in good condition, while a decrease in reliability due to the high concentration P layer on the surface is prevented.
【0034】ただし硝酸などの酸化性の物質を含む液に
基板を晒すとBPSG膜中に形成した接続孔底部に露出
した基板表面の物質が酸化されたりして、その上に配線
金属層を形成した場合は配線と素子との電気的導通が十
分には良好でなくなる場合もある。この様な場合は残渣
をエッチした後で微量のフッ酸を含む液で再度ライトエ
ッチを行えば良い。酸化性の液に触れることによって接
続孔底部に生成される酸化物は緻密でなく、BPSG膜
などよりも遥かに速やかにエッチされてしまうために、
BPSG膜がエッチされ、Pを主成分とする残渣が殆ど
生成されないうちに、ライトエッチを終了することがで
きる。若干の残渣の発生は有りうるが、その大きさは0
.5μm を超えることはなく充分に小さい。また発生
の密度も低いために、基板に対する障害になることは殆
どない。However, if the substrate is exposed to a liquid containing an oxidizing substance such as nitric acid, the substance on the substrate surface exposed at the bottom of the contact hole formed in the BPSG film will be oxidized, and a wiring metal layer will be formed on it. In this case, electrical continuity between the wiring and the element may not be sufficiently good. In such a case, after etching the residue, light etching may be performed again using a solution containing a small amount of hydrofluoric acid. The oxide formed at the bottom of the connection hole by contact with the oxidizing liquid is not dense and is etched much more quickly than the BPSG film.
The light etching can be completed before the BPSG film is etched and almost no residue containing P as a main component is generated. Although some residue may occur, its size is 0.
.. It is sufficiently small, not exceeding 5 μm. Furthermore, since the density of occurrence is low, it hardly poses a problem to the substrate.
【0035】[0035]
【実施例】実施例1
紫外線消去型不揮発性メモリ集積回路(以下、EPRO
Mと記す)に適用した例について述べる。特に1メガビ
ット以上の微細化された素子を含む集積回路に必要であ
る。なお、EPROMについては、例えば、南らによっ
て電子情報通信学会技術研究報告,論文番号SDM−1
1やSDM90−135(いずれも1990年発行)に
記載されている。この素子の保護膜としてB濃度が4m
ol% 、P濃度が6mol% のBPSG膜を被着し
て、850℃酸素と窒素の混合ガス雰囲気中で熱処理を
施し、BPSG膜を流動化させて膜表面を平坦化した。
この熱処理によりEPROMに用いられているトランジ
スタの界面準位が増加し、トランジスタのしきい電圧も
変動してしまい、記憶保持特性が劣化してしまう。そこ
で、素子の情報の記憶保持特性を十分に良好なものとす
るために、この後で水素雰囲気中、800℃で熱処理(
以下、水素アニールと呼ぶ)を施した。[Example] Example 1 Ultraviolet erasable nonvolatile memory integrated circuit (hereinafter referred to as EPRO)
An example in which this method is applied to the following will be described. This is especially necessary for integrated circuits that include micro-sized elements of 1 megabit or more. Regarding EPROM, for example, Minami et al., IEICE technical research report, paper number SDM-1
1 and SDM90-135 (both published in 1990). The B concentration is 4m as a protective film for this element.
A BPSG film having a P concentration of 6 mol % and a P concentration of 6 mol % was deposited and heat treated at 850° C. in a mixed gas atmosphere of oxygen and nitrogen to fluidize the BPSG film and flatten the film surface. This heat treatment increases the interface level of the transistor used in the EPROM, causes the threshold voltage of the transistor to fluctuate, and deteriorates memory retention characteristics. Therefore, in order to make the information retention characteristics of the device sufficiently good, heat treatment was performed at 800℃ in a hydrogen atmosphere (
Hereinafter referred to as hydrogen annealing) was performed.
【0036】この様な基板に対して、さらに素子と配線
との接続孔を形成し、配線導体層の形成前処理として、
前述のバッファエッチ液により基板表面をライトエッチ
すると、水洗,乾燥の後、素子表面には残渣が発生して
しまう。エッチ量はBPSG膜に換算して約20nmで
ある。[0036] In such a substrate, connection holes between elements and wiring are further formed, and as a pretreatment for forming a wiring conductor layer,
When the substrate surface is lightly etched using the buffer etchant described above, a residue is generated on the element surface after washing with water and drying. The etching amount is approximately 20 nm in terms of the BPSG film.
【0037】本実施例ではライトエッチの後、さらにア
ンモニア水に基板を浸漬した。浸漬した時間は5分、液
温は約23℃である。この浸漬によって基板表面の残渣
はほぼ完全にエッチされた。ついで配線金属層としてA
lSi合金膜を形成し、公知のリソグラフィ及びエッチ
技術を用いて配線パターンを形成した。In this example, after light etching, the substrate was further immersed in aqueous ammonia. The immersion time was 5 minutes, and the liquid temperature was about 23°C. The residue on the substrate surface was almost completely etched by this immersion. Then, as a wiring metal layer, A
An lSi alloy film was formed, and a wiring pattern was formed using known lithography and etching techniques.
【0038】これにより、EPROMの素子の界面準位
の増加や、しきい電圧の変動を招くことなく、かつ配線
の信頼性や配線と素子との電気的接続特性を損なうこと
なく微細な配線を有する基板が形成できた。[0038] As a result, fine wiring can be formed without increasing the interface state of the EPROM element or causing fluctuations in the threshold voltage, and without impairing the reliability of the wiring or the electrical connection characteristics between the wiring and the element. A substrate having the following structure was formed.
【0039】実施例2
EPROMに適用した例について述べる。特に1メガビ
ット以上の微細化された素子を含む集積回路に必要であ
る。この素子の保護膜としてB濃度が4mol%、P濃
度が6mol% のBPSG膜を被着して、850℃窒
素と酸素の混合ガス雰囲気中で熱処理を施し、BPSG
膜を流動化させて膜表面を平坦化した。この熱処理によ
りEPROMの素子の界面準位の増加やトランジスタの
しきい電圧の変動が起こり、記憶保持特性が劣化する。
そこで、EPROMの記憶保持特性を十分に良好なもの
とするために、この後で水素雰囲気中、800℃で熱処
理即ち、水素アニールを施した。Embodiment 2 An example in which the present invention is applied to an EPROM will be described. This is especially necessary for integrated circuits that include micro-sized elements of 1 megabit or more. A BPSG film with a B concentration of 4 mol% and a P concentration of 6 mol% was deposited as a protective film for this element, and heat treatment was performed at 850°C in a mixed gas atmosphere of nitrogen and oxygen.
The membrane was fluidized to flatten the membrane surface. This heat treatment causes an increase in the interface state of the EPROM element and a fluctuation in the threshold voltage of the transistor, resulting in deterioration of memory retention characteristics. Therefore, in order to make the memory retention characteristics of the EPROM sufficiently good, heat treatment, that is, hydrogen annealing, was performed at 800° C. in a hydrogen atmosphere.
【0040】この様な基板に対して、さらに素子と配線
との接続孔を形成し、配線導体層の形成前処理として、
前述のバッファエッチ液により基板表面をライトエッチ
すると、水洗,乾燥の後、素子表面には残渣が発生して
しまう。エッチ量はBPSG膜に換算して約20nmで
ある。[0040] In such a substrate, connection holes between elements and wiring are further formed, and as a pre-treatment for forming a wiring conductor layer,
When the substrate surface is lightly etched using the buffer etchant described above, a residue is generated on the element surface after washing with water and drying. The etching amount is approximately 20 nm in terms of the BPSG film.
【0041】本実施例ではライトエッチの後、さらに硝
酸に基板を浸漬した。浸漬した時間は5分、液温は約2
3℃である。この浸漬によって基板表面の残渣はほぼ完
全にエッチされた。ただしこの処理の場合はBPSG膜
に形成した接続孔底部に露出したSi表面が酸化される
可能性もあるため、ついで前述の1:20バッファエッ
チ液を用いて10秒間基板をライトエッチし、乾燥の後
に配線金属層としてAlSi合金膜を形成し、公知のリ
ソグラフィ及びエッチ技術を用いて配線パターンを形成
した。10秒程度のバッファエッチ液によるライトエッ
チではBPSG膜は殆どエッチされず、従って残渣も発
生しないために配線や配線と素子との電気的導通に対し
て悪影響は発生しなかった。In this example, after light etching, the substrate was further immersed in nitric acid. The soaking time was 5 minutes, and the liquid temperature was about 2
It is 3℃. The residue on the substrate surface was almost completely etched by this immersion. However, in this process, the Si surface exposed at the bottom of the connection hole formed in the BPSG film may be oxidized, so the substrate is then light etched for 10 seconds using the 1:20 buffer etchant mentioned above, and then dried. Thereafter, an AlSi alloy film was formed as a wiring metal layer, and a wiring pattern was formed using known lithography and etching techniques. Light etching using a buffer etchant for about 10 seconds hardly etched the BPSG film, and therefore no residue was generated, so that no adverse effects were caused on the wiring or the electrical continuity between the wiring and the element.
【0042】これにより、EPROMの素子の界面準位
の増加や、しきい電圧の変動を招くことなく、かつ配線
の信頼性や配線と素子との電気的接続特性を損なうこと
なく微細な配線を有する基板が形成できた。[0042] As a result, fine wiring can be formed without increasing the interface state of the EPROM element or causing fluctuations in the threshold voltage, and without impairing the reliability of the wiring or the electrical connection characteristics between the wiring and the element. A substrate having the following structure was formed.
【0043】[0043]
【発明の効果】本発明では、素子の電気的特性の向上の
ために還元性雰囲気の熱処理を施したBPSG膜を用い
た配線基板を提供する。この熱処理によって膜中には準
安定なPが含まれることになり、バッファエッチ液など
を用いてBPSG膜をエッチすると配線の信頼性や、配
線と素子との電気的導通特性を劣化させる。しかし、本
発明を適用し、発生した残渣を除去した構造の配線基板
を実現すれば、素子の電気的特性を良好に保ちながら、
配線の特性や信頼性も良好に保つことができる。以上の
本発明の配線基板とその製造方法は基板に含まれる集積
回路用素子が漏れ電流や、素子の界面準位の多少に敏感
な1メガビット以上の集積度の不揮発性メモリ回路,6
4メガビット以上の集積度のダイナミックランダムアク
セスメモリ回路等に対して必要である。The present invention provides a wiring board using a BPSG film that has been heat-treated in a reducing atmosphere to improve the electrical characteristics of the device. This heat treatment causes metastable P to be included in the film, and etching the BPSG film using a buffer etchant or the like deteriorates the reliability of the wiring and the electrical conductivity between the wiring and the element. However, if the present invention is applied and a wiring board with a structure in which the generated residue is removed is realized, the electrical characteristics of the device can be maintained well, and
Good wiring characteristics and reliability can also be maintained. The wiring board and its manufacturing method of the present invention described above are applicable to non-volatile memory circuits with an integration density of 1 megabit or more, where the integrated circuit elements included in the board are sensitive to leakage current and the level of interface states of the elements.
This is necessary for dynamic random access memory circuits with an integration density of 4 megabits or more.
【図1】還元性雰囲気の熱処理と酸化性雰囲気の熱処理
を施したBPSG膜の結合状態を比較する図である。FIG. 1 is a diagram comparing the bonding states of BPSG films subjected to heat treatment in a reducing atmosphere and heat treatment in an oxidizing atmosphere.
【図2】還元性雰囲気で熱処理した膜をライトエッチし
た表面の結合エネルギーを示す図である。FIG. 2 is a diagram showing the bond energy of a light-etched surface of a film heat-treated in a reducing atmosphere.
Claims (7)
と記す)および4mol% 以上のリン(以下、Pと記
す)を含むガラス状絶縁膜(Boro−Phospho
Silicate Glass; 以下、BPSG
と記す)が少なくとも一部に被着された配線基板におい
て、そのBPSG膜中に実質的に単体に相当する、準安
定なPを含み、かつBPSG膜表面にPの濃度がBPS
G膜中の他の領域よりも高濃度の層、もしくは大きさが
0.5μm 以上のPを主成分とする粒(以下、残渣と
記す)を含まないことを特徴とする配線基板。Claim 1: 0.01 mol% or more of boron (hereinafter referred to as B
) and a glassy insulating film (Boro-Phospho) containing 4 mol% or more of phosphorus (hereinafter referred to as P).
Silicate Glass; hereinafter referred to as BPSG
) is adhered to at least a portion of the wiring board, the BPSG film contains metastable P which corresponds to a substantially simple substance, and the concentration of P on the surface of the BPSG film is as low as BPS.
A wiring board characterized in that it does not contain a layer having a higher concentration than other regions in a G film or particles having a size of 0.5 μm or more and containing P as a main component (hereinafter referred to as residue).
、該基板が半導体集積回路を有することを特徴とする配
線基板。2. The wiring board according to claim 1, wherein the wiring board has a semiconductor integrated circuit.
、該基板に含まれる半導体集積回路がダイナミックラン
ダムアクセスメモリ,スタティックランダムアクセスメ
モリ,不揮発性メモリのいずれかのメモリ回路かもしく
は論理集積回路であることを特徴とする配線基板。3. The wiring board according to claim 2, wherein the semiconductor integrated circuit included in the board is a memory circuit of a dynamic random access memory, a static random access memory, or a nonvolatile memory, or a logic integrated circuit. A wiring board characterized by:
集積回路を有する配線基板において、半導体集積回路用
の配線や電極の最小加工寸法が0.8μm以下であるこ
とを特徴とする配線基板。4. A wiring board having a semiconductor integrated circuit according to claims 2 to 3, characterized in that the minimum processing dimension of the wiring or electrode for the semiconductor integrated circuit is 0.8 μm or less. substrate.
板に用いられるBPSG膜は、必要に応じて水素を含む
雰囲気ガス中で470℃以上の温度で熱処理する工程、
配線導体層の形成前処理として、強アルカリ性物質を含
む液、もしくは強酸性の物質を含む液の少なくともいず
れかに浸漬する処理、を経ていることを特徴とする配線
基板の製造方法。5. The BPSG film used in the wiring board according to claims 1 to 4 is subjected to a heat treatment step at a temperature of 470° C. or higher in an atmospheric gas containing hydrogen, if necessary.
A method for manufacturing a wiring board, characterized in that a pre-treatment for forming a wiring conductor layer includes immersion in at least one of a liquid containing a strongly alkaline substance and a liquid containing a strongly acidic substance.
性の物質が抱水ヒドラジンもしくはアンモニアであるこ
とを特徴とする配線基板の製造方法。6. A method for manufacturing a wiring board, wherein the strongly alkaline substance according to claim 5 is hydrazine hydrate or ammonia.
硝酸であることを特徴とする配線基板の製造方法。7. A method for manufacturing a wiring board, wherein the strong acidic substance according to claim 5 is nitric acid.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4640891A JPH04283930A (en) | 1991-03-12 | 1991-03-12 | Wiring board and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4640891A JPH04283930A (en) | 1991-03-12 | 1991-03-12 | Wiring board and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04283930A true JPH04283930A (en) | 1992-10-08 |
Family
ID=12746327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4640891A Pending JPH04283930A (en) | 1991-03-12 | 1991-03-12 | Wiring board and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04283930A (en) |
-
1991
- 1991-03-12 JP JP4640891A patent/JPH04283930A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0932192B1 (en) | Etching of a platinum electrode and a dielectric or ferroelectric layer | |
US5405489A (en) | Method for fabricating an interlayer-dielectric film of a semiconductor device by using a plasma treatment prior to reflow | |
KR20030051359A (en) | Semiconductor device and method for manufacturing the same | |
EP0918081A1 (en) | Etching composition and use | |
US4308089A (en) | Method for preventing corrosion of Al and Al alloys | |
KR20030038456A (en) | Method for manufacturing semiconductor device and semiconductor device | |
US8481430B2 (en) | Method of manufacturing semiconductor device | |
CN101632042A (en) | Cleaning composition and process for producing semiconductor device | |
US6063207A (en) | Surface treatment for bonding pad | |
US8603910B2 (en) | Method of processing a contact pad | |
JP2006179948A (en) | Semiconductor device and method of manufacturing device | |
US5863834A (en) | Semiconductor device and method of manufacturing the same | |
US6762123B2 (en) | Moisture corrosion inhibitor layer for Al-alloy metallization layers, particularly for electronic devices and corresponding manufacturing method | |
US5246888A (en) | Method of preventing corrosion of aluminum alloys | |
US8158534B2 (en) | Reduction of defects formed on the surface of a silicon oxynitride film | |
US7781339B2 (en) | Method of fabricating semiconductor interconnections | |
US8329584B2 (en) | Method of manufacturing semiconductor device | |
JPH06232098A (en) | Antioxidation and dry etching method | |
JPH04283930A (en) | Wiring board and manufacture thereof | |
US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
KR20040077043A (en) | Cleaning Solution and Method of Cleaning semiconductor wafer | |
JP3143948B2 (en) | Wiring board and method of manufacturing the same | |
US20100038584A1 (en) | Polishing Composition and Polishing Method Using the Same | |
JPH05152268A (en) | Removal of resist residue | |
US5851834A (en) | Methods for determining impurity distributions in microelectronic structures formed from aluminum-containing materials |