JPH04261356A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH04261356A JPH04261356A JP2223391A JP2223391A JPH04261356A JP H04261356 A JPH04261356 A JP H04261356A JP 2223391 A JP2223391 A JP 2223391A JP 2223391 A JP2223391 A JP 2223391A JP H04261356 A JPH04261356 A JP H04261356A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- emitter
- base
- load
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000009499 grossing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、それぞれがお互いに影
響を受けない複数の異なる電源を発生させる電源回路に
関するものである。
響を受けない複数の異なる電源を発生させる電源回路に
関するものである。
【０００２】
【従来の技術】図２は従来の電源回路の回路図である。
以下、その回路構成について説明する。入力端子Ａ，Ｂ
には、端子Ａが端子Ｂに対して高電位となるように直流
電源が接続される。この直流電源は、特に図示しないが
、商用交流電源を整流・平滑した直流電圧よりなる。 入力端子Ａには抵抗Ｒの一端とＮＰＮ型のバイポーラト
ランジスタＱのコレクタが接続されている。抵抗Ｒの他
端はバイポーラトランジスタＱのベースとツェナダイオ
ードＺＤのカソードに接続されている。ツェナダイオー
ドＺＤのアノードは入力端子Ｂに接続されている。バイ
ポーラトランジスタＱのエミッタと入力端子Ｂの間には
、抵抗Ｒ１ を介して負荷１とコンデンサＣ１ の並列
回路が接続されると共に、抵抗Ｒ２ を介して負荷２と
コンデンサＣ２ の並列回路が接続されている。
には、端子Ａが端子Ｂに対して高電位となるように直流
電源が接続される。この直流電源は、特に図示しないが
、商用交流電源を整流・平滑した直流電圧よりなる。 入力端子Ａには抵抗Ｒの一端とＮＰＮ型のバイポーラト
ランジスタＱのコレクタが接続されている。抵抗Ｒの他
端はバイポーラトランジスタＱのベースとツェナダイオ
ードＺＤのカソードに接続されている。ツェナダイオー
ドＺＤのアノードは入力端子Ｂに接続されている。バイ
ポーラトランジスタＱのエミッタと入力端子Ｂの間には
、抵抗Ｒ１ を介して負荷１とコンデンサＣ１ の並列
回路が接続されると共に、抵抗Ｒ２ を介して負荷２と
コンデンサＣ２ の並列回路が接続されている。
【０００３】
【発明が解決しようとする課題】上述の従来例では、バ
イポーラトランジスタＱのエミッタから出力される電流
を、抵抗Ｒ１ ，Ｒ２ を介在させることにより複数の
異なる負荷１，２に分割している。しかしながら、それ
ぞれの負荷１，２の間に抵抗Ｒ１ ，Ｒ２ が介在して
いるだけなので、電流の逆流なども生じ、お互いに他の
負荷からの影響を受けてしまい、それぞれに安定した電
源を供給することが困難であるという問題があった。
イポーラトランジスタＱのエミッタから出力される電流
を、抵抗Ｒ１ ，Ｒ２ を介在させることにより複数の
異なる負荷１，２に分割している。しかしながら、それ
ぞれの負荷１，２の間に抵抗Ｒ１ ，Ｒ２ が介在して
いるだけなので、電流の逆流なども生じ、お互いに他の
負荷からの影響を受けてしまい、それぞれに安定した電
源を供給することが困難であるという問題があった。
【０００４】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、複数の異なる負
荷に独立して電源を供給し、それぞれの電源がお互いに
他の電源に接続された負荷からの影響を受けない構成と
なっている電源回路を提供することにある。
ものであり、その目的とするところは、複数の異なる負
荷に独立して電源を供給し、それぞれの電源がお互いに
他の電源に接続された負荷からの影響を受けない構成と
なっている電源回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の電源回路は、上
記の課題を解決するために、図１に示すように、第１の
バイポーラトランジスタＱ１ のコレクタを第１の電源
入力端子Ａに接続し、第１のバイポーラトランジスタＱ
１ のコレクタとベースの間に抵抗Ｒを接続し、第１の
バイポーラトランジスタＱ１ のベースと第２の電源入
力端子Ｂの間に２つ以上のツェナダイオードＺＤ１ ，
ＺＤ２ を直列的に接続し、ツェナダイオードＺＤ１
，ＺＤ２ の接続点に第２のバイポーラトランジスタＱ
２ のベースを接続し、第２のバイポーラトランジスタ
Ｑ２ のコレクタを第１のバイポーラトランジスタＱ１
のエミッタに接続し、第１のバイポーラトランジスタ
Ｑ１ のエミッタと第２の電源入力端子Ｂの間に第１の
負荷１を接続し、第２のバイポーラトランジスタＱ２
のエミッタと第２の電源入力端子Ｂの間に第２の負荷２
を接続したことを特徴とするものである。
記の課題を解決するために、図１に示すように、第１の
バイポーラトランジスタＱ１ のコレクタを第１の電源
入力端子Ａに接続し、第１のバイポーラトランジスタＱ
１ のコレクタとベースの間に抵抗Ｒを接続し、第１の
バイポーラトランジスタＱ１ のベースと第２の電源入
力端子Ｂの間に２つ以上のツェナダイオードＺＤ１ ，
ＺＤ２ を直列的に接続し、ツェナダイオードＺＤ１
，ＺＤ２ の接続点に第２のバイポーラトランジスタＱ
２ のベースを接続し、第２のバイポーラトランジスタ
Ｑ２ のコレクタを第１のバイポーラトランジスタＱ１
のエミッタに接続し、第１のバイポーラトランジスタ
Ｑ１ のエミッタと第２の電源入力端子Ｂの間に第１の
負荷１を接続し、第２のバイポーラトランジスタＱ２
のエミッタと第２の電源入力端子Ｂの間に第２の負荷２
を接続したことを特徴とするものである。
【０００６】ここで、ツェナダイオードＺＤ１ ，ＺＤ
２ に代えてダイオードを用いても良く、また、ツェナ
ダイオードとダイオードの直列回路を用いても良く、要
するに、定電圧素子を用いれば良いものである。
２ に代えてダイオードを用いても良く、また、ツェナ
ダイオードとダイオードの直列回路を用いても良く、要
するに、定電圧素子を用いれば良いものである。
【０００７】
【作用】本発明の電源回路では、第１の負荷１と第２の
負荷２の間に従来例のように抵抗Ｒ１ ，Ｒ２ を介在
させるのではなく、第２のバイポーラトランジスタＱ２
を介在させているので、それぞれの負荷１，２が、お
互いに影響を及ぼすことはない。特に、第２の負荷２か
ら第１の負荷１へ電流が逆流しようとしても、バイポー
ラトランジスタの性質上、電流は一方向にしか流れない
ため、電流の逆流が生じるようなことはない。
負荷２の間に従来例のように抵抗Ｒ１ ，Ｒ２ を介在
させるのではなく、第２のバイポーラトランジスタＱ２
を介在させているので、それぞれの負荷１，２が、お
互いに影響を及ぼすことはない。特に、第２の負荷２か
ら第１の負荷１へ電流が逆流しようとしても、バイポー
ラトランジスタの性質上、電流は一方向にしか流れない
ため、電流の逆流が生じるようなことはない。
【０００８】
【実施例】図３は本発明の第１の実施例の回路図である
。以下、その回路構成について説明する。入力端子Ａ，
Ｂには、端子Ａが端子Ｂに対して高電位となるように直
流電源が接続される。この直流電源は、特に図示しない
が、例えば、商用交流電源を整流・平滑した直流電圧よ
りなる。入力端子Ａには抵抗Ｒの一端と第１のＮＰＮ型
のバイポーラトランジスタＱ１ のコレクタが接続され
ている。抵抗Ｒの他端はバイポーラトランジスタＱ１
のベースとツェナダイオードＺＤ１ のカソードに接続
されている。ツェナダイオードＺＤ１ のアノードは、
第２のＮＰＮ型のバイポーラトランジスタＱ２ のベー
スに接続されると共に、ツェナダイオードＺＤ２ のカ
ソードに接続されている。ツェナダイオードＺＤ２ の
アノードは入力端子Ｂに接続されている。バイポーラト
ランジスタＱ１ のエミッタと入力端子Ｂの間には、抵
抗Ｒ３ を介して負荷１とコンデンサＣ１の並列回路が
接続されている。バイポーラトランジスタＱ１ のエミ
ッタには、第３のＮＰＮ型のバイポーラトランジスタＱ
３ のベースが接続されている。バイポーラトランジス
タＱ３ のコレクタは、バイポーラトランジスタＱ１
のベースに接続されている。バイポーラトランジスタＱ
３ のエミッタは、抵抗Ｒ３ と負荷１の接続点に接続
されると共に、バイポーラトランジスタＱ２ のコレク
タに接続されている。バイポーラトランジスタＱ２ の
エミッタと第２の入力端子Ｂの間には、負荷２とコンデ
ンサＣ２ の並列回路が接続されている。
。以下、その回路構成について説明する。入力端子Ａ，
Ｂには、端子Ａが端子Ｂに対して高電位となるように直
流電源が接続される。この直流電源は、特に図示しない
が、例えば、商用交流電源を整流・平滑した直流電圧よ
りなる。入力端子Ａには抵抗Ｒの一端と第１のＮＰＮ型
のバイポーラトランジスタＱ１ のコレクタが接続され
ている。抵抗Ｒの他端はバイポーラトランジスタＱ１
のベースとツェナダイオードＺＤ１ のカソードに接続
されている。ツェナダイオードＺＤ１ のアノードは、
第２のＮＰＮ型のバイポーラトランジスタＱ２ のベー
スに接続されると共に、ツェナダイオードＺＤ２ のカ
ソードに接続されている。ツェナダイオードＺＤ２ の
アノードは入力端子Ｂに接続されている。バイポーラト
ランジスタＱ１ のエミッタと入力端子Ｂの間には、抵
抗Ｒ３ を介して負荷１とコンデンサＣ１の並列回路が
接続されている。バイポーラトランジスタＱ１ のエミ
ッタには、第３のＮＰＮ型のバイポーラトランジスタＱ
３ のベースが接続されている。バイポーラトランジス
タＱ３ のコレクタは、バイポーラトランジスタＱ１
のベースに接続されている。バイポーラトランジスタＱ
３ のエミッタは、抵抗Ｒ３ と負荷１の接続点に接続
されると共に、バイポーラトランジスタＱ２ のコレク
タに接続されている。バイポーラトランジスタＱ２ の
エミッタと第２の入力端子Ｂの間には、負荷２とコンデ
ンサＣ２ の並列回路が接続されている。
【０００９】以下、本実施例の動作について説明する。
入力端子Ａ，Ｂ間には、ツェナダイオードＺＤ１ のツ
ェナ電圧とツェナダイオードＺＤ２のツェナ電圧の和よ
りも高い直流電圧が印加される。これにより、ツェナダ
イオードＺＤ１ とツェナダイオードＺＤ２ にはツェ
ナ電流が流れて、その両端には、それぞれツェナ電圧が
発生するので、点Ｐ１ ，Ｐ２ の電位は一定となる。 第１のバイポーラトランジスタＱ１ には抵抗Ｒを介し
てベース・エミッタ間に電流が流れて、これによりコレ
クタ・エミッタ間に電流が流れて、そのエミッタ電位は
点Ｐ１ の電位からバイポーラトランジスタＱ１ のベ
ース・エミッタ間電圧Ｖｂｅ１ を減じた定電圧となる
。抵抗Ｒ３ は過電流制限用の低抵抗であり、この抵抗
Ｒ３ を介して負荷１とコンデンサＣ１ の並列回路に
第１の電源が供給される。 仮に、負荷１が短絡される等の障害が生じた場合には、
抵抗Ｒ３ の両端に発生する電圧が上昇し、第３のバイ
ポーラトランジスタＱ３ のベース・エミッタ間電流が
増加して、バイポーラトランジスタＱ３ のコレクタ電
流が増加するので、バイポーラトランジスタＱ１ のベ
ース電流がバイポーラトランジスタＱ３ にバイパスさ
れる。これにより、バイポーラトランジスタＱ１のコレ
クタ電流は制限され、過電流が流れることを防止できる
。
ェナ電圧とツェナダイオードＺＤ２のツェナ電圧の和よ
りも高い直流電圧が印加される。これにより、ツェナダ
イオードＺＤ１ とツェナダイオードＺＤ２ にはツェ
ナ電流が流れて、その両端には、それぞれツェナ電圧が
発生するので、点Ｐ１ ，Ｐ２ の電位は一定となる。 第１のバイポーラトランジスタＱ１ には抵抗Ｒを介し
てベース・エミッタ間に電流が流れて、これによりコレ
クタ・エミッタ間に電流が流れて、そのエミッタ電位は
点Ｐ１ の電位からバイポーラトランジスタＱ１ のベ
ース・エミッタ間電圧Ｖｂｅ１ を減じた定電圧となる
。抵抗Ｒ３ は過電流制限用の低抵抗であり、この抵抗
Ｒ３ を介して負荷１とコンデンサＣ１ の並列回路に
第１の電源が供給される。 仮に、負荷１が短絡される等の障害が生じた場合には、
抵抗Ｒ３ の両端に発生する電圧が上昇し、第３のバイ
ポーラトランジスタＱ３ のベース・エミッタ間電流が
増加して、バイポーラトランジスタＱ３ のコレクタ電
流が増加するので、バイポーラトランジスタＱ１ のベ
ース電流がバイポーラトランジスタＱ３ にバイパスさ
れる。これにより、バイポーラトランジスタＱ１のコレ
クタ電流は制限され、過電流が流れることを防止できる
。
【００１０】次に、第２のバイポーラトランジスタＱ２
のベースには、点Ｐ２ に得られる定電位が印加され
、そのベース・エミッタ間には、入力端子Ａから抵抗Ｒ
、ツェナダイオードＺＤ１ を介してベース電流が流れ
る。これにより、バイポーラトランジスタＱ２ のコレ
クタ・エミッタ間に電流が流れて、そのエミッタ電位は
点Ｐ２ の電位からバイポーラトランジスタＱ２ のベ
ース・エミッタ間電圧Ｖｂｅ２ を減じた定電圧となる
。バイポーラトランジスタＱ２ のエミッタに接続され
た負荷２とコンデンサＣ２ には、入力端子Ａから、バ
イポーラトランジスタＱ１ 、低抵抗Ｒ３ 、バイポー
ラトランジスタＱ２ のコレクタ・エミッタ間を介して
電流が供給され、負荷２は定電圧で駆動される。
のベースには、点Ｐ２ に得られる定電位が印加され
、そのベース・エミッタ間には、入力端子Ａから抵抗Ｒ
、ツェナダイオードＺＤ１ を介してベース電流が流れ
る。これにより、バイポーラトランジスタＱ２ のコレ
クタ・エミッタ間に電流が流れて、そのエミッタ電位は
点Ｐ２ の電位からバイポーラトランジスタＱ２ のベ
ース・エミッタ間電圧Ｖｂｅ２ を減じた定電圧となる
。バイポーラトランジスタＱ２ のエミッタに接続され
た負荷２とコンデンサＣ２ には、入力端子Ａから、バ
イポーラトランジスタＱ１ 、低抵抗Ｒ３ 、バイポー
ラトランジスタＱ２ のコレクタ・エミッタ間を介して
電流が供給され、負荷２は定電圧で駆動される。
【００１１】図４は本発明の第２の実施例の回路図であ
る。以下、その回路構成について説明する。入力端子Ａ
，Ｂには、端子Ａが端子Ｂに対して高電位となるように
直流電源が接続される。この直流電源は、特に図示しな
いが、例えば、商用交流電源を整流・平滑した直流電圧
よりなる。入力端子Ａには抵抗Ｒの一端と第１のＮＰＮ
型のバイポーラトランジスタＱ１ のコレクタが接続さ
れている。抵抗Ｒの他端はバイポーラトランジスタＱ１
のベースとツェナダイオードＺＤ１ のカソードに接
続されている。ツェナダイオードＺＤ１ のアノードは
、第２のＮＰＮ型のバイポーラトランジスタＱ２ のベ
ースに接続されると共に、ツェナダイオードＺＤ２ の
カソードに接続されている。ツェナダイオードＺＤ２
のアノードは、第３のＮＰＮ型のバイポーラトランジス
タＱ３ のベースに接続されると共に、ツェナダイオー
ドＺＤ３ のカソードに接続されている。ツェナダイオ
ードＺＤ３ のアノードは入力端子Ｂに接続されている
。バイポーラトランジスタＱ１ のエミッタと入力端子
Ｂの間には、負荷１とコンデンサＣ１ の並列回路が接
続されている。バイポーラトランジスタＱ２ のエミッ
タと第２の入力端子Ｂの間には、負荷２とコンデンサＣ
２ の並列回路が接続されている。バイポーラトランジ
スタＱ３のエミッタと第２の入力端子Ｂの間には、負荷
３とコンデンサＣ３ の並列回路が接続されている。バ
イポーラトランジスタＱ２ とバイポーラトランジスタ
Ｑ３ のコレクタはバイポーラトランジスタＱ１ のエ
ミッタに接続されている。
る。以下、その回路構成について説明する。入力端子Ａ
，Ｂには、端子Ａが端子Ｂに対して高電位となるように
直流電源が接続される。この直流電源は、特に図示しな
いが、例えば、商用交流電源を整流・平滑した直流電圧
よりなる。入力端子Ａには抵抗Ｒの一端と第１のＮＰＮ
型のバイポーラトランジスタＱ１ のコレクタが接続さ
れている。抵抗Ｒの他端はバイポーラトランジスタＱ１
のベースとツェナダイオードＺＤ１ のカソードに接
続されている。ツェナダイオードＺＤ１ のアノードは
、第２のＮＰＮ型のバイポーラトランジスタＱ２ のベ
ースに接続されると共に、ツェナダイオードＺＤ２ の
カソードに接続されている。ツェナダイオードＺＤ２
のアノードは、第３のＮＰＮ型のバイポーラトランジス
タＱ３ のベースに接続されると共に、ツェナダイオー
ドＺＤ３ のカソードに接続されている。ツェナダイオ
ードＺＤ３ のアノードは入力端子Ｂに接続されている
。バイポーラトランジスタＱ１ のエミッタと入力端子
Ｂの間には、負荷１とコンデンサＣ１ の並列回路が接
続されている。バイポーラトランジスタＱ２ のエミッ
タと第２の入力端子Ｂの間には、負荷２とコンデンサＣ
２ の並列回路が接続されている。バイポーラトランジ
スタＱ３のエミッタと第２の入力端子Ｂの間には、負荷
３とコンデンサＣ３ の並列回路が接続されている。バ
イポーラトランジスタＱ２ とバイポーラトランジスタ
Ｑ３ のコレクタはバイポーラトランジスタＱ１ のエ
ミッタに接続されている。
【００１２】以下、本実施例の動作について説明する。
入力端子Ａ，Ｂ間には、ツェナダイオードＺＤ１ とＺ
Ｄ２ とＺＤ３ のツェナ電圧の和よりも高い直流電圧
が印加される。これにより、ツェナダイオードＺＤ１
とＺＤ２ とＺＤ３ にはツェナ電流が流れて、その両
端には、それぞれツェナ電圧が発生するので、点Ｐ１
，Ｐ２ ，Ｐ３ の電位は一定となる。第１のバイポー
ラトランジスタＱ１ には抵抗Ｒを介してベース・エミ
ッタ間に電流が流れる。これによりバイポーラトランジ
スタＱ１ のコレクタ・エミッタ間に電流が流れて、そ
のエミッタ電位は点Ｐ１ の電位からバイポーラトラン
ジスタＱ１ のベース・エミッタ間電圧Ｖｂｅ１ を減
じた定電圧となる。この電圧により負荷１が定電圧で駆
動される。
Ｄ２ とＺＤ３ のツェナ電圧の和よりも高い直流電圧
が印加される。これにより、ツェナダイオードＺＤ１
とＺＤ２ とＺＤ３ にはツェナ電流が流れて、その両
端には、それぞれツェナ電圧が発生するので、点Ｐ１
，Ｐ２ ，Ｐ３ の電位は一定となる。第１のバイポー
ラトランジスタＱ１ には抵抗Ｒを介してベース・エミ
ッタ間に電流が流れる。これによりバイポーラトランジ
スタＱ１ のコレクタ・エミッタ間に電流が流れて、そ
のエミッタ電位は点Ｐ１ の電位からバイポーラトラン
ジスタＱ１ のベース・エミッタ間電圧Ｖｂｅ１ を減
じた定電圧となる。この電圧により負荷１が定電圧で駆
動される。
【００１３】次に、第２のバイポーラトランジスタＱ２
のベースには、点Ｐ２ に得られる定電位が印加され
、そのベース・エミッタ間には、入力端子Ａから抵抗Ｒ
、ツェナダイオードＺＤ１ を介してベース電流が流れ
る。これにより、バイポーラトランジスタＱ２ のコレ
クタ・エミッタ間に電流が流れて、そのエミッタ電位は
点Ｐ２ の電位からバイポーラトランジスタＱ２ のベ
ース・エミッタ間電圧Ｖｂｅ２ を減じた定電圧となる
。バイポーラトランジスタＱ２ のエミッタに接続され
た負荷２とコンデンサＣ２ には、入力端子Ａから、バ
イポーラトランジスタＱ１ 、バイポーラトランジスタ
Ｑ２ のコレクタ・エミッタ間を介して電流が供給され
、負荷２は定電圧で駆動される。
のベースには、点Ｐ２ に得られる定電位が印加され
、そのベース・エミッタ間には、入力端子Ａから抵抗Ｒ
、ツェナダイオードＺＤ１ を介してベース電流が流れ
る。これにより、バイポーラトランジスタＱ２ のコレ
クタ・エミッタ間に電流が流れて、そのエミッタ電位は
点Ｐ２ の電位からバイポーラトランジスタＱ２ のベ
ース・エミッタ間電圧Ｖｂｅ２ を減じた定電圧となる
。バイポーラトランジスタＱ２ のエミッタに接続され
た負荷２とコンデンサＣ２ には、入力端子Ａから、バ
イポーラトランジスタＱ１ 、バイポーラトランジスタ
Ｑ２ のコレクタ・エミッタ間を介して電流が供給され
、負荷２は定電圧で駆動される。
【００１４】同様に、第３のバイポーラトランジスタＱ
３ のベースには、点Ｐ３ に得られる定電位が印加さ
れ、そのベース・エミッタ間には、入力端子Ａから抵抗
Ｒ、ツェナダイオードＺＤ１ 、ツェナダイオードＺＤ
２ を介してベース電流が流れる。これにより、バイポ
ーラトランジスタＱ３ のコレクタ・エミッタ間に電流
が流れて、そのエミッタ電位は点Ｐ３ の電位からバイ
ポーラトランジスタＱ３ のベース・エミッタ間電圧Ｖ
ｂｅ３ を減じた定電圧となる。バイポーラトランジス
タＱ３ のエミッタに接続された負荷３とコンデンサＣ
３ には、入力端子Ａから、バイポーラトランジスタＱ
１ 、バイポーラトランジスタＱ３ のコレクタ・エミ
ッタ間を介して電流が供給され、負荷３は定電圧で駆動
される。
３ のベースには、点Ｐ３ に得られる定電位が印加さ
れ、そのベース・エミッタ間には、入力端子Ａから抵抗
Ｒ、ツェナダイオードＺＤ１ 、ツェナダイオードＺＤ
２ を介してベース電流が流れる。これにより、バイポ
ーラトランジスタＱ３ のコレクタ・エミッタ間に電流
が流れて、そのエミッタ電位は点Ｐ３ の電位からバイ
ポーラトランジスタＱ３ のベース・エミッタ間電圧Ｖ
ｂｅ３ を減じた定電圧となる。バイポーラトランジス
タＱ３ のエミッタに接続された負荷３とコンデンサＣ
３ には、入力端子Ａから、バイポーラトランジスタＱ
１ 、バイポーラトランジスタＱ３ のコレクタ・エミ
ッタ間を介して電流が供給され、負荷３は定電圧で駆動
される。
【００１５】なお、ツェナダイオードの直列個数を４個
以上として、それぞれの接続点にバイポーラトランジス
タのベースを接続し、各バイポーラトランジスタのエミ
ッタ側に負荷を接続することにより、更に多くの負荷を
定電圧で駆動できるようにしても良い。
以上として、それぞれの接続点にバイポーラトランジス
タのベースを接続し、各バイポーラトランジスタのエミ
ッタ側に負荷を接続することにより、更に多くの負荷を
定電圧で駆動できるようにしても良い。
【００１６】
【発明の効果】本発明は、上述のように構成されており
、第１のバイポーラトランジスタのコレクタ・ベース間
に抵抗を接続し、さらにベースに複数の定電圧素子を直
列に接続し、定電圧素子の接続点に第２のバイポーラト
ランジスタのベースを接続し、第１のバイポーラトラン
ジスタのエミッタと第２のバイポーラトランジスタのコ
レクタを接続することにより、複数の異なる負荷に対し
て独立した電源を提供することができ、第２のバイポー
ラトランジスタが一方向にのみ電流を流すため、電流が
逆流することのない回路構成となり、それぞれの電源が
お互いに負荷側の影響を受けないという効果がある。
、第１のバイポーラトランジスタのコレクタ・ベース間
に抵抗を接続し、さらにベースに複数の定電圧素子を直
列に接続し、定電圧素子の接続点に第２のバイポーラト
ランジスタのベースを接続し、第１のバイポーラトラン
ジスタのエミッタと第２のバイポーラトランジスタのコ
レクタを接続することにより、複数の異なる負荷に対し
て独立した電源を提供することができ、第２のバイポー
ラトランジスタが一方向にのみ電流を流すため、電流が
逆流することのない回路構成となり、それぞれの電源が
お互いに負荷側の影響を受けないという効果がある。
【図１】本発明の基本構成を示す回路図である。
【図２】従来例の回路図である。
【図３】本発明の第１の実施例の回路図である。
【図４】本発明の第２の実施例の回路図である。
Ａ 第１の電源入力端子
Ｂ 第２の電源入力端子
Ｑ１ 第１のバイポーラトランジスタＱ２
第２のバイポーラトランジスタ１ 第
１の負荷 ２ 第２の負荷 ＺＤ１ 第１のツェナダイオード ＺＤ２ 第２のツェナダイオード Ｒ 抵抗
第２のバイポーラトランジスタ１ 第
１の負荷 ２ 第２の負荷 ＺＤ１ 第１のツェナダイオード ＺＤ２ 第２のツェナダイオード Ｒ 抵抗
Claims (1)
- 【請求項１】 第１のバイポーラトランジスタのコレ
クタを第１の電源入力端子に接続し、第１のバイポーラ
トランジスタのコレクタとベースの間に抵抗を接続し、
第１のバイポーラトランジスタのベースと第２の電源入
力端子の間に２つ以上の定電圧素子を直列的に接続し、
定電圧素子の接続点に第２のバイポーラトランジスタの
ベースを接続し、第２のバイポーラトランジスタのコレ
クタを第１のバイポーラトランジスタのエミッタに接続
し、第１のバイポーラトランジスタのエミッタと第２の
電源入力端子の間に第１の負荷を接続し、第２のバイポ
ーラトランジスタのエミッタと第２の電源入力端子の間
に第２の負荷を接続したことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223391A JPH04261356A (ja) | 1991-02-15 | 1991-02-15 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223391A JPH04261356A (ja) | 1991-02-15 | 1991-02-15 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04261356A true JPH04261356A (ja) | 1992-09-17 |
Family
ID=12077076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223391A Pending JPH04261356A (ja) | 1991-02-15 | 1991-02-15 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04261356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265347A3 (de) * | 2001-06-08 | 2005-12-28 | Grundfos A/S | Bootstrap-Spannungsversorgung |
| WO2006043370A1 (ja) * | 2004-10-19 | 2006-04-27 | Rohm Co., Ltd | スイッチング電源制御回路およびスイッチング電源装置ならびにそれを用いた電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441912A (en) * | 1987-08-08 | 1989-02-14 | Fujitsu Ltd | Constant voltage circuit |
-
1991
- 1991-02-15 JP JP2223391A patent/JPH04261356A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441912A (en) * | 1987-08-08 | 1989-02-14 | Fujitsu Ltd | Constant voltage circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265347A3 (de) * | 2001-06-08 | 2005-12-28 | Grundfos A/S | Bootstrap-Spannungsversorgung |
| WO2006043370A1 (ja) * | 2004-10-19 | 2006-04-27 | Rohm Co., Ltd | スイッチング電源制御回路およびスイッチング電源装置ならびにそれを用いた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPS589460A (ja) | トランジスタブリツジ整流回路 | |
| JPH04261356A (ja) | 電源回路 | |
| JPH03788B2 (ja) | ||
| US4498041A (en) | Constant current source circuit | |
| US3989997A (en) | Absolute-value circuit | |
| JP3607800B2 (ja) | 直流入力回路、プログラマブルコントローラ | |
| JPS6095619A (ja) | 定電圧電源回路 | |
| JPS646552Y2 (ja) | ||
| JPH0670537A (ja) | 電源回路 | |
| JP2528838Y2 (ja) | 直流電源回路 | |
| JP2560195Y2 (ja) | 定電流回路 | |
| JPS6342748Y2 (ja) | ||
| JP2910207B2 (ja) | 電源装置 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH06347493A (ja) | 交流電圧信号の整流用回路装置 | |
| JPH06253542A (ja) | 電源整流回路 | |
| JPH0245812A (ja) | 電圧源回路 | |
| JPS6267466A (ja) | 増幅器の出力表示回路 | |
| JPH0488513A (ja) | 定電圧回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPS605092B2 (ja) | 電圧比較回路 | |
| JPS6117620Y2 (ja) | ||
| KR930006546Y1 (ko) | Alc 회로 | |
| JP2592990B2 (ja) | 電圧制御回路 |