JPH0425919A

JPH0425919A - 記憶装置のバックアップ回路

Info

Publication number: JPH0425919A
Application number: JP2131760A
Authority: JP
Inventors: Kunimatsu Takee; 竹江　晋松
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-05-22
Filing date: 1990-05-22
Publication date: 1992-01-29
Anticipated expiration: 2013-04-15
Also published as: JP2740685B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】り粟上皇丑里溌立本発明は、記憶装置（以下、「メモリ」というのバック
アップ回路に関するものである。

ｌ米皇侠麦従来、斯るバックアップ回路はメモリへの主電源からの
主電源電圧の供給を遮断した際に、補助電源から補助電
源電圧を供給してメモリに記憶されたデータを保持し、
主電源からの電圧供給再開時にメモリに記憶されたデー
タを再び使用出来るようにしている。第２図は斯るバッ
クアップ回路の具体的な構成例を示し、（１）はシステ
ム（例えば、中央演算処理装置）の主電源から主電源電
圧Ｖｍが供給される主電源端子、（２）は主電源端子（
１）から主電源電圧Ｖｍが供給されると自動的に閉成状
態となって後述するメモリ選択回路、メモリ及び補助電
源への主電源電圧ＶＴ１１の供給を許容するスイッチ回
路、（３）は主電源端子（１）からの主電源電圧ｖＩＩ
＋を検出してＨｉｇｈレベル（以下、「Ｈレベル」とい
う）の検出信号Ｅｎを出力する主電源電圧検出回路、（
４）は主電源電圧検出回路（３）から供給される検出信
号ＥｎがＨレベルになると動作可能状態となって第１信
号入力端子（５）に供給されるシステムからのメモリ選
択信号Ｃ３１に基づくメモリ選択動作を行なうメモリ選
択回路で、該メモリ選択回路（４）はメモリ選択信号Ｃ
３１により後述するメモリを選択する時はＬｏｗレベル
（以下、ｒＬレベル」という）の選択信号Ｃ３２を出力
し、非選択の時はＨレベルの選択信号を出力するように
なっている。（６）はメモリ選択回路（４）から供給さ
れる選択信号Ｃ３２がＬレベルになると選択状態となっ
てデータの書き込み或いは記憶されている（即ち、書き
込まれている）データの読み出しが可能となるメモリで
、該メモリ（６）は選択状態で第２信号入力端子（７）
に供給されるシステムからの読み出し／書き込み信号Ｒ
／ＷがＬレベルの時にデータ入出力端子（８）に供給さ
れるシステムからのデータを書き込み、読み出し／書き
込み信号Ｒ／ＷがＨレベルの時に記憶しているデータを
読み出してデータ入出力端子（８）よりシステム側に供
給するようになっている。

そして、メモリ（６）はメモリ選択回路（４）から供給
される選択信号Ｃ３２がＨレベルになると非選択状態と
なって第２信号入力端子（７）及びデータ入出力端子（
８）に供給されるシステムからの読み出し／書き込み信
号Ｒ／Ｗ及びデータを受は付けなくなり、メモリに対す
るデータの書き込み及び記憶されているデータの読み出
しが不可能になる。

尚、上記したメモリ（６）に対するデータの書き込み及
び読み出しは、メモリ（６）に供給される電源電圧がメ
モリ保護電圧Ｖｄ以上の時に可能であり、またこの時メ
モリ（６）に記憶されたデータは保持されるが、メモリ
保護電圧Ｖｄ以下の時はメモリ（６）に記憶されたデー
タは保持されないようになっている。そのため、例えば
システムの主電源のオフにより主電源端子（１）への主
電源電圧Ｖｍ（＞Ｖｄ）の供給が遮断された際には、メ
モリ（６）に記憶されたデータの保持のため主電源電圧
Ｖ＋ｍに替えて補助電源電圧Ｖｓ（Ｖｍ＞Ｖｓ＞Ｖｄ）
を供給する補助電源（９）が設けられており、この場合
補助電源（９）は充電可能な例えばコンデンサ等によっ
て構成され、主電源電圧Ｖ＋ｎが供給されている時には
その主電源電圧Ｖｍによって充電され、遮断された際に
は放電を開始してメモリ選択回路（４）、メモリ（６）
に補助電源電圧Ｖｓを供給するようになっている。

従って、主電源端子（１）に主電源から主電源電圧■―
が供給されている際には、メモリ選択回路（４）はシス
テムからのメモリ選択信号Ｃ５Ｉに基づいてメモリ選択
動作を行ない、選択されたメモリ（６）にシステムから
の読み出し／書き込み信号Ｒ／Ｗに基づいてデータの書
き込み或いは記憶されているデータの読み出しが行なわ
れることになる。そして、主電源端子（１）への主電源
電圧Ｖｍの供給が遮断されると、充電状態にあった補助
電源（９）が放電を開始して主電源電圧■■に替えてメ
モリ選択回路（４）及びメモリ（６）に補助を源電圧Ｖ
ｓを供給することになる。この時、スイッチ回路（２）
は主ｔｓ端子（１）から主電源電圧■ｓ＋が供給されな
くなると自動的に開放状態になって主電源側と補助電源
（９）側を分１（遮断）しているので、補助電源（９）
から供給される補助電源電圧Ｖｓが主電源側に漏れるこ
とはない。また、この時主電源電圧Ｖａ＋の供給が遮断
されていることを検出して主電源電圧検出回路り３）か
ら出力される検出信号ＥｎがＬレベルになっているので
、メモリ選択回路（４）から出力される選択信号Ｃ３２
がシステムからの読み出し／書き込み信号Ｒ／Ｗに拘ら
ず強制的にＨレベルとなって、メモリ（６）を非選択状
態に設定している。そのため、補助電源電圧Ｖｓの供給
状態ではメモリ（６）に対するデータの書き込み及び読
み出しが不可能になり、メモリ（６）に記憶されたデー
タはそのまま保持（即ち、バックアップ）されることに
なる。そして、断るバックアップ状態で主電源端子（１
）への主型ａ電圧Ｖｍの供給が再開されると、その供給
再開が主型ａ、電圧検出回路（３）にて検出されると共
に、スイッチ回路（２）を介して再び補助電源（９）へ
の充電がなされてメモリ選択回路（４）及びメモリ（６
）に主電源電圧Ｖｍが供給されることになるので、メモ
リ（６）に対するデータの書き込み及び読み出しが可能
になる。

発明が解決しようとする課題ところで、斯る従来構成のバックアップ回路では補助電
源（９）がコンデンサで構成され、その放電で補助電源
電圧ＶＳを供給するようにしているためその電源供給能
力に限界があり、長期間電源供給を行なった場合メモリ
選択回路（４）やメモリ（６）での電力消費により補助
電源電圧Ｖｓが徐々に低下して、メモリ保護電圧Ｖｄ以
下になりデータが保持されな（なる惧れがあった。その
ため、従来では主電源電圧Ｖｍの供給が遮断される前に
メモリにチエツクデータ　（例えば、ｒＡＢＣＤ、＋　
）を書き込み、主電源電圧供給の再開時に先ずメモリ（
６）に書き込んだチエツクデータを読み出してシステム
内のチエツクデータｒＡＢＣＤＪとの比較を行ない、一
致するとメモリ（６）に記憶されたデータは保持、即ち
バックアップされていたと判定して記憶されていたデー
タを再び使用し、読み出したチエツクデータがｒＡＢＣ
ＤＪ以外であればバックアップは不完全であったと判定
して記憶されていたデータを使用しないようにしていた
。

然し乍ら、バックアップされていたか否かの判定をチエ
ツクデータの比較で行なう場合、そのチエツクデータの
数が少ないと実際はバックアップされていないにも拘ら
ず偶然にチエツクデータと一致する場合があり、判定の
信顧性に問題を生じていた。また、逆にチエツクデータ
の数が多いとその分無駄にメモリを使用することになり
、メモリが有効に使えず且つチエツクデータの処理に無
駄な時間を費やさなければならないと云う問題を生じて
いた。

本発明はこのような点に鑑み成されたものであって、バ
ックアップされていたか否かの判定を簡単、且つ確実に
行なえるようにしたバックアップ回路を提供することを
目的とする。

課　を”°するための上記した目的を達成するため本発明では、メモリへの主
電源からの主電源電圧の供給を遮断した際に、補助電源
から補助電源電圧を供給してメモリに記憶されたデータ
を保持するようにしたメモリのバックアップ回路におい
て、主電源からの電圧供給再開時に、補助電源からの補
助電源電圧を検出してその補助電源電圧がメモリに記憶
されたデータを保持する状態にあったか否かの判定を行
なう判定手段を設けたものである。

化−度このような構成によると、主電源からの電圧供給再開時
に、バックアップされていたか否かの判定が、システム
からのチエツクデータやメモリ等を使用することなく確
実に行なえることになる。

災」Ｌ開以下、本発明の一実施例について図面と共に説明する。

尚、従来と同一部分については同一符号を付すと共にそ
の説明を省略する。

本実施例では主電源からの電圧供給再開時に補助電源（
９）からの補助電源電圧Ｖｓを検出してその補助電源電
圧Ｖｓがメモリ（６）のデータを保持する状態にあった
か否かの判定を行なう判定手段を設けたもので、具体的
には第１図に示す如く構成している。即ち、（１０）は
主を源からの電圧供給再開時に主電源端子（１）から主
電源電圧Ｖａ＋が供給されると補助電源（９）からの補
助電源電圧Ｖｓと基準電圧■ｒとの比較を行ないその比
較結果に基づいてバックアップされていたか否かの判定
信号Ｋを出力する比較器で、該比較器（ｌＯ）はその比
較結果がＶｓ＞Ｖｒの場合には信号出力端子（１１）よ
りシステム側に供給する判定信号ＫをＨレベルとし、Ｖ
Ｓ　＜Ｖｒの場合には信号出力端子（１１）よりシステ
ム側に供給する判定信号ＫをＬレベルにするようになっ
ている。ここで、基準電圧ＶｒはＶｒ＞Ｖｄに設定され
てハックアンプ状況の判定基準に余裕を持たせるように
している。（１２）は比較器（１０）から供給される制
御信号Ｃ１に基づいてスイッチ制御信号Ｃ２を出力する
スイッチ制御回路で、該スイッチ制′４ｎ回路（１２）
は比較器（１０）より供給される制御信号ＣＩが補助電
源電圧Ｖｓと基準電圧Ｖｒの比較終了に伴なってＨレベ
ルになると、比較器（１０）での判定処理が終了したと
判断してＨレベルのスイッチ制御信号Ｃ２を出力するよ
うになっている。そして、（１３）はスイッチ制御回路
（１２）から供給されるスイッチ制御信号Ｃ２が１ルベ
ルの時にのみ閉成状態となってメモリ選択回路（４）、
メモリ（６）及び補助電源（９）への主電源電圧Ｖｍの
供給を許容するスイッチ回路である。

従って、主電源からの電圧供給再開時に比較器（１０）
より信号出力端子（１１）を介してシステム側にＨレベ
ルの判定信号Ｋが供給されると、システムはメモリ（６
）に記憶されたデータは保持、即ちバックアップされて
いたと判定して記憶されていたデータを再び使用し、供
給される判定信号ＫがＬレベルであればバックアップさ
れていなかったと判定して記憶されていたデータの使用
を中止する。

尚、比較器（１０）による判定処理が終了するまで、ス
イッチ回路（１３）が主電源電圧■−の供給を遮断して
いるので、即ち補助電源を主電源側から分離しているの
で、バックアップされていたか否かの判定が確実に行な
われることになる。

光里皇須来上述した如く本発明のバックアップ回路に依れば、主電
源からの電圧供給再開時に、メモリに記憶されたデータ
が保持されていたか否か、即ちバックアップが確実にな
されていたか否かの判定を、チエツクデータやメモリ等
を使用することなく簡単に、しかも確実に行なわせるこ
とが出来る。

【図面の簡単な説明】

第１図は本発明の具体的な回路構成例を示す図、第２図
は従来の回路構成例を示す図である。（１）　−主電源端子、（６）・・−メモリ８（９）　
−補助ｔｓ、　（１０）・・−比較器。（１２）−−・スイッチ制御回路、　（１３）−スイッ
チ回路。

Claims

【特許請求の範囲】

（１）記憶装置への主電源からの主電源電圧の供給を遮
断した際に、補助電源から補助電源電圧を供給して記憶
装置に記憶されたデータを保持するようにした記憶装置
のバックアップ回路において、主電源からの電圧供給再
開時に、補助電源からの補助電源電圧を検出してその補
助電源電圧が記憶装置に記憶されたデータを保持する状
態にあったか否かの判定を行なう判定手段を設けたこと
を特徴とする記憶装置のバックアップ回路。