JPH0425714B2 - - Google Patents
Info
- Publication number
- JPH0425714B2 JPH0425714B2 JP57143209A JP14320982A JPH0425714B2 JP H0425714 B2 JPH0425714 B2 JP H0425714B2 JP 57143209 A JP57143209 A JP 57143209A JP 14320982 A JP14320982 A JP 14320982A JP H0425714 B2 JPH0425714 B2 JP H0425714B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- ccd shift
- electrode
- ccd
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の対象〕
本発明は、複数の色信号および光学情報を取り
出すための光電変換素子、および走査素子を半導
体基板上に集積化したCCD型白黒及びカラー固
体撮像素子に関するものである。
出すための光電変換素子、および走査素子を半導
体基板上に集積化したCCD型白黒及びカラー固
体撮像素子に関するものである。
固体撮像素子は、現行のテレビジヨン放送で使
用されている撮像電子管並みの解像力を備えた撮
像板を必要とし、このため約500×500個の絵素マ
トリツクスを構成する光電変換素子と、それに相
当した走査素子が必要となる。従つて、上記固体
撮像素子は、高集積化が比較的容易なMOS大規
模集積回路技術を用いて作られ、構成素子として
一般にCCD（光ダイオード＋CCDシフトレジス
タ）あるひはMOSトランジスタ（光ダイオード
＋MOSシフトレジスタ）等が使用されている。
用されている撮像電子管並みの解像力を備えた撮
像板を必要とし、このため約500×500個の絵素マ
トリツクスを構成する光電変換素子と、それに相
当した走査素子が必要となる。従つて、上記固体
撮像素子は、高集積化が比較的容易なMOS大規
模集積回路技術を用いて作られ、構成素子として
一般にCCD（光ダイオード＋CCDシフトレジス
タ）あるひはMOSトランジスタ（光ダイオード
＋MOSシフトレジスタ）等が使用されている。
第１図ａに低雑音を特徴とする従来のCCD型
固体撮像素子の基本構成を示す。１は例えば光ダ
イオードからなる光電変換素子、２及び３は光電
変換素子に蓄積された光信号を出力端に取り出す
ための垂直CCDシフトレジスタ、及び水平CCD
シフトレジスタである。
固体撮像素子の基本構成を示す。１は例えば光ダ
イオードからなる光電変換素子、２及び３は光電
変換素子に蓄積された光信号を出力端に取り出す
ための垂直CCDシフトレジスタ、及び水平CCD
シフトレジスタである。
本素子をそのまま用いれば白黒撮像用となる
が、素子の上部にカラーフイルタを積層すればカ
ラー撮像用となる。近年、VTR用カラーカメラ
を目標としてカラー固体撮像素子の研究が盛んで
あるが、従来の上記素子は、フイールド残像が発
生する、解像度が低い等の問題点が指摘されてい
た。そこで本発明者等は、これより先に、新しい
CCD型カラー固体撮像素子の構成を提案し、従
来の欠点を改善した。
が、素子の上部にカラーフイルタを積層すればカ
ラー撮像用となる。近年、VTR用カラーカメラ
を目標としてカラー固体撮像素子の研究が盛んで
あるが、従来の上記素子は、フイールド残像が発
生する、解像度が低い等の問題点が指摘されてい
た。そこで本発明者等は、これより先に、新しい
CCD型カラー固体撮像素子の構成を提案し、従
来の欠点を改善した。
すなわち、第１図ｂに示す如く、複数列CCD
シフトレジスタを設け、各カラー信号を別々の
CCDシフトレジスタで転送するようにしたカラ
ー固体撮像素子がそれである。本素子では、光電
変換素子１に蓄積されたカラー信号は、異なる垂
直CCDシフトレジスタ２−１，２−２，２−３
に送り込まれ、垂直方向の２列のカラー信号が同
時に読出される。例えば、３原色（緑、赤、青）
の色フイルタを半導体の上に積層した場合には、
垂直CCDレジスタ２−１は緑信号、２−２は赤
信号、２−３は青信号を転送し、垂直方向の２列
のこれらの各信号は、同時に各々対応する水平レ
ジスタ（例えば３−１は緑信号、３−２は赤およ
び青の如く）に転送される。
シフトレジスタを設け、各カラー信号を別々の
CCDシフトレジスタで転送するようにしたカラ
ー固体撮像素子がそれである。本素子では、光電
変換素子１に蓄積されたカラー信号は、異なる垂
直CCDシフトレジスタ２−１，２−２，２−３
に送り込まれ、垂直方向の２列のカラー信号が同
時に読出される。例えば、３原色（緑、赤、青）
の色フイルタを半導体の上に積層した場合には、
垂直CCDレジスタ２−１は緑信号、２−２は赤
信号、２−３は青信号を転送し、垂直方向の２列
のこれらの各信号は、同時に各々対応する水平レ
ジスタ（例えば３−１は緑信号、３−２は赤およ
び青の如く）に転送される。
しかし乍ら、取扱い可能の信号電荷量が、
CCDシフトレジスタ、特に垂直CCDシフトレジ
スタの蓄積許容量により制限され、そのために、
ダイナミツクレンジ（飽和光量と雑音の比）が小
さい、ブルーミング（飽和光量以上の過剰電荷が
隣接画素や垂直転送部に流入するために生じる現
象）抑制率の低下、暗電流の発生により蓄積容量
がさらに小さくなる。絵素寸法を小さくできない
等の問題があり、これらを解決することが画質の
向上を図る上で重要である。第１図ａに示す従来
のCCD型固体撮像素子においても上記の問題は
あつたが、特に第１図ｂに示す、改良型のCCD
型固体撮像素子においては、複数個の垂直CCD
シフトレジスタを設ける必要があるので、蓄積容
量はより小さくなり、問題解決の重要性は大であ
る。従つて撮像管を凌駕し、固体撮像素子の実用
化を実現するためには、CCDレジスタの信号蓄
積容量を拡大することが急務となつている。
CCDシフトレジスタ、特に垂直CCDシフトレジ
スタの蓄積許容量により制限され、そのために、
ダイナミツクレンジ（飽和光量と雑音の比）が小
さい、ブルーミング（飽和光量以上の過剰電荷が
隣接画素や垂直転送部に流入するために生じる現
象）抑制率の低下、暗電流の発生により蓄積容量
がさらに小さくなる。絵素寸法を小さくできない
等の問題があり、これらを解決することが画質の
向上を図る上で重要である。第１図ａに示す従来
のCCD型固体撮像素子においても上記の問題は
あつたが、特に第１図ｂに示す、改良型のCCD
型固体撮像素子においては、複数個の垂直CCD
シフトレジスタを設ける必要があるので、蓄積容
量はより小さくなり、問題解決の重要性は大であ
る。従つて撮像管を凌駕し、固体撮像素子の実用
化を実現するためには、CCDレジスタの信号蓄
積容量を拡大することが急務となつている。
本発明の目的は、上記の如き従来の欠点を改善
するため、蓄積電荷量に上限を与えている垂直
CCDシフトレジスタの信号蓄積容量を拡大する
ことにより、ダイナミツクレンジの向上、暗電流
の減少、ブルーミング抑制率の向上、絵素寸法の
縮小化が可能となる固体撮像素子を提供すること
にある。
するため、蓄積電荷量に上限を与えている垂直
CCDシフトレジスタの信号蓄積容量を拡大する
ことにより、ダイナミツクレンジの向上、暗電流
の減少、ブルーミング抑制率の向上、絵素寸法の
縮小化が可能となる固体撮像素子を提供すること
にある。
本発明は、上記の目的を達成するため、垂直
CCDシフトレジスタを構成する埋め込みCCDチ
ヤンネルのチヤンネル深さを、水平CCDシフト
レジスタを構成する埋め込みCCDチヤンネルの
チヤンネル深さより浅くするように素子構造を改
良するか、あるいは、垂直CCDシフトレジスタ
の作るCCD電極間の電位障壁を、水平CCDシフ
トレジスタの作るCCD電極間の電位障壁より大
きくすることを特徴とする。
CCDシフトレジスタを構成する埋め込みCCDチ
ヤンネルのチヤンネル深さを、水平CCDシフト
レジスタを構成する埋め込みCCDチヤンネルの
チヤンネル深さより浅くするように素子構造を改
良するか、あるいは、垂直CCDシフトレジスタ
の作るCCD電極間の電位障壁を、水平CCDシフ
トレジスタの作るCCD電極間の電位障壁より大
きくすることを特徴とする。
以下、実施例を用いて本発明を詳細に説明す
る。
る。
第２図は、本発明の骨子となるCCD型固体撮
像素子の構造を示す図である。４は垂直CCDシ
フトレジスタが集積されている領域、５は水平
CCDシフトレジスタが集積されている領域、６
は第１導電型（例えばｎ型）の半導体基板、７は
埋め込みチヤンネル用の低濃度拡散層であり、基
板と反対の導電型（例えばｐ型）で、かつ基板よ
りは不純物濃度を高くしてある。ここで、基板６
の不純物濃度は垂直CCDシフトレジスタが設け
られる領域４と水平CCDシフトレジスタが設け
られる領域５とで実質的に（通常のウエハ製造で
得られる程度に）均一に設けられている。８，９
はCCD電極（ゲート電極）を示しており、一般
に第１層目の多結晶シリコンおよび第１層目と若
干重なりをもつ第２層目多結晶シリコンで作られ
る。ここで、第２層目の多結晶シリコン電極９の
下の半導体表面１１には、第１層目電極下に形成
される表面ポテンシヤルと差をつけるため、第１
導電型の不純物層が設けられている。１０はゲー
ト酸化膜である。ここで、垂直CCDシフトレジ
スタを形成するチヤンネル７−１の拡散深さXer1
は水平CCDシフトレジスタを形成するチヤンネ
ル７−２の拡散深さXer2より浅く設定されてい
る。
像素子の構造を示す図である。４は垂直CCDシ
フトレジスタが集積されている領域、５は水平
CCDシフトレジスタが集積されている領域、６
は第１導電型（例えばｎ型）の半導体基板、７は
埋め込みチヤンネル用の低濃度拡散層であり、基
板と反対の導電型（例えばｐ型）で、かつ基板よ
りは不純物濃度を高くしてある。ここで、基板６
の不純物濃度は垂直CCDシフトレジスタが設け
られる領域４と水平CCDシフトレジスタが設け
られる領域５とで実質的に（通常のウエハ製造で
得られる程度に）均一に設けられている。８，９
はCCD電極（ゲート電極）を示しており、一般
に第１層目の多結晶シリコンおよび第１層目と若
干重なりをもつ第２層目多結晶シリコンで作られ
る。ここで、第２層目の多結晶シリコン電極９の
下の半導体表面１１には、第１層目電極下に形成
される表面ポテンシヤルと差をつけるため、第１
導電型の不純物層が設けられている。１０はゲー
ト酸化膜である。ここで、垂直CCDシフトレジ
スタを形成するチヤンネル７−１の拡散深さXer1
は水平CCDシフトレジスタを形成するチヤンネ
ル７−２の拡散深さXer2より浅く設定されてい
る。
一般に、拡散深さを浅くすると信号電荷を転送
するチヤンネルの位置が基板の表面側に上がつて
くるので、界面準位（トラツプ）の影響を受け、
転送効率は拡散深さの減少とともに低下する。こ
の結果、転送速度を106Hz以上に上げると、転送
効率が急激に低下し、画像にはシエーデイング
（出力部から離れた位置の信号が減少し、黒く沈
む現象）が発生する。
するチヤンネルの位置が基板の表面側に上がつて
くるので、界面準位（トラツプ）の影響を受け、
転送効率は拡散深さの減少とともに低下する。こ
の結果、転送速度を106Hz以上に上げると、転送
効率が急激に低下し、画像にはシエーデイング
（出力部から離れた位置の信号が減少し、黒く沈
む現象）が発生する。
しかし、拡散深さを浅くすることによる転送損
失は、本発明では次の理由により、ほとんど問題
とならない。すなわち、転送速度が５〜10MHzと
なる水平CCDシフトレジスタに較べ、垂直CCD
シフトレジスタの転送速度は２桁遅い15.7KHzで
あるからである。従つて、水平CCDシフトレジ
スタの拡散深さを所定の値以下に浅くすることは
事実上不可能であるが、発明者の実験結果では、
垂直CCDシフトレジスタの拡散深さは、水平
CCDシフトレジスタの数分の１程度まで浅くで
きることが判明した。
失は、本発明では次の理由により、ほとんど問題
とならない。すなわち、転送速度が５〜10MHzと
なる水平CCDシフトレジスタに較べ、垂直CCD
シフトレジスタの転送速度は２桁遅い15.7KHzで
あるからである。従つて、水平CCDシフトレジ
スタの拡散深さを所定の値以下に浅くすることは
事実上不可能であるが、発明者の実験結果では、
垂直CCDシフトレジスタの拡散深さは、水平
CCDシフトレジスタの数分の１程度まで浅くで
きることが判明した。
単位面積当りのCCD電極が備える容量は、表
面電位の最大が、拡散深さの1/2の位置に形成さ
れると仮定すれば次式で与えられる。
面電位の最大が、拡散深さの1/2の位置に形成さ
れると仮定すれば次式で与えられる。
Ｃ＝１／dpx／εpx＋deh／2εs ……(1)
Ｃ：容量
dpx：ゲート酸化膜の膜厚
εpx：ゲート酸化膜の導電率
deh：拡散深さ
εs：拡散層の導電率
ここで、ゲート酸化膜dpxの膜厚を一般値500
Å、水平CCDシフトレジスタの拡散深さをやは
り一般的な値deh2Å1μｍとし、垂直CCDシフトレ
ジスタの拡散深さをdeh1＝0.4μｍに選んだ場合、
両レジスタ共に1μｍ（deh1＝deh2＝1μｍ）程度に
設定される従来素子に較べて、約２倍の容量を得
ることができる。従つて、最大蓄積電荷量は２倍
に増加し、ダイナミツクレンジの拡大をはかるこ
とが出来るほか、前記欠点を是正することができ
る。
Å、水平CCDシフトレジスタの拡散深さをやは
り一般的な値deh2Å1μｍとし、垂直CCDシフトレ
ジスタの拡散深さをdeh1＝0.4μｍに選んだ場合、
両レジスタ共に1μｍ（deh1＝deh2＝1μｍ）程度に
設定される従来素子に較べて、約２倍の容量を得
ることができる。従つて、最大蓄積電荷量は２倍
に増加し、ダイナミツクレンジの拡大をはかるこ
とが出来るほか、前記欠点を是正することができ
る。
一方、垂直CCDシフトレジスタの転送電荷量
の増加分だけ、水平CCDシフトレジスタの転送
容量も増やす必要があるが、２次元両方向に寸法
が制限される垂直CCDシフトレジスタと異なり、
水平CCDシフトレジスタは垂直方向に寸法の余
裕があるので、水平CCDシフトレジスタのチヤ
ンネル幅W2を垂直CCDシフトレジスタのチヤン
ネル幅W1の２倍に設計しておけば何ら支障はな
い。
の増加分だけ、水平CCDシフトレジスタの転送
容量も増やす必要があるが、２次元両方向に寸法
が制限される垂直CCDシフトレジスタと異なり、
水平CCDシフトレジスタは垂直方向に寸法の余
裕があるので、水平CCDシフトレジスタのチヤ
ンネル幅W2を垂直CCDシフトレジスタのチヤン
ネル幅W1の２倍に設計しておけば何ら支障はな
い。
次に、前記の実施例とは別の構造により、単位
面積当りの電極蓄積容量を増やした本発明の
CCD型撮像素子を第３図に示す。４は垂直CCD
シフトレジスタが集積されている領域、５は水平
CCDシフトレジスタが集積されている領域であ
る。８−１，９−１は垂直CCDシフトレジスタ
を構成する第１層および第２層目のCCD電極用
多結晶シリコン、８−２，９−２は水平CCDシ
フトレジスタを構成する第１層および第２層目の
CCD電極用多結晶シリコンである。１１は第２
層目電極下の半導体表面に形成された、基板６と
同型（すなわち拡散層７と反対型）の不純物層で
ある。ここで、垂直CCDシフトレジスタ領域を
形成する不純物層１１−１の不純物濃度CB1は水
平CCDシフトレジスタ領域を形成する不純物層
１１−２の不純物濃度CB2より高く設定される。
面積当りの電極蓄積容量を増やした本発明の
CCD型撮像素子を第３図に示す。４は垂直CCD
シフトレジスタが集積されている領域、５は水平
CCDシフトレジスタが集積されている領域であ
る。８−１，９−１は垂直CCDシフトレジスタ
を構成する第１層および第２層目のCCD電極用
多結晶シリコン、８−２，９−２は水平CCDシ
フトレジスタを構成する第１層および第２層目の
CCD電極用多結晶シリコンである。１１は第２
層目電極下の半導体表面に形成された、基板６と
同型（すなわち拡散層７と反対型）の不純物層で
ある。ここで、垂直CCDシフトレジスタ領域を
形成する不純物層１１−１の不純物濃度CB1は水
平CCDシフトレジスタ領域を形成する不純物層
１１−２の不純物濃度CB2より高く設定される。
条件CB1＞CB2を設定することによつて形成され
る表面ポテンシヤルの状態を第４図ａに示す。第
４図ｂは、CB1＝CB2に設定された従来素子で形成
される表面ポテンシヤルを示している。第４図の
ように、垂直および水平の各レジスタの右側一組
のCCD電極には“１”レベル（高電圧）のクロ
ツクパルスφ1およびφ2、左側一組のCCD電極に
は“０”レベル（0V又は低電圧）のクロツクパ
ルス1および2が印加されている状態を考えて
みる。同図ａにおいては、CB1＞CB2なる条件によ
つて、垂直CCDシフトレジスタにおける第２層
電極下のポテンシヤルは、水平CCDシフトレジ
スタのそれより低くなる。従つて、垂直CCDシ
フトレジスタの２電極（８−１，９−１）間のポ
テンシヤル差VB1は、水平CCDシフトレジスタに
おけるポテンシヤル差VB2より大きくなる。その
分、もう一方（右側）の２電極のポテンシヤル差
VB1は小さくなり、VB1＜VB2となる。
る表面ポテンシヤルの状態を第４図ａに示す。第
４図ｂは、CB1＝CB2に設定された従来素子で形成
される表面ポテンシヤルを示している。第４図の
ように、垂直および水平の各レジスタの右側一組
のCCD電極には“１”レベル（高電圧）のクロ
ツクパルスφ1およびφ2、左側一組のCCD電極に
は“０”レベル（0V又は低電圧）のクロツクパ
ルス1および2が印加されている状態を考えて
みる。同図ａにおいては、CB1＞CB2なる条件によ
つて、垂直CCDシフトレジスタにおける第２層
電極下のポテンシヤルは、水平CCDシフトレジ
スタのそれより低くなる。従つて、垂直CCDシ
フトレジスタの２電極（８−１，９−１）間のポ
テンシヤル差VB1は、水平CCDシフトレジスタに
おけるポテンシヤル差VB2より大きくなる。その
分、もう一方（右側）の２電極のポテンシヤル差
VB1は小さくなり、VB1＜VB2となる。
従来の素子構造、同図ｂの場合にはCB1＝CB2に
設定された結果、V′B1＝V′B1＝V′B2＝V′B2となる。
設定された結果、V′B1＝V′B1＝V′B2＝V′B2となる。
この結果、本発明と従来素子におけるポテンシ
ヤル差（V′B1）の間には次の関係が成り立つ。
ヤル差（V′B1）の間には次の関係が成り立つ。
VB1＞V′B1 ……(2)
CCD電極に蓄積できる最大の電荷量は、前の
実施例で述べたCCDの電極容量ＣとVBの積（Ｃ
×VB）によつて決まるので、VB1＞V′B1……(2)の
関係により、本発明の素子における垂直CCDシ
フトレジスタの蓄積電荷量は、従来素子より大き
くなる。この大きさは２〜３倍である。２〜３倍
と限界があるのは次の理由による。すなわち、蓄
積電荷量は不純物濃度CB1の設定条件に依存し、
濃度の増加とともに大きくなるのだが、電極９−
１下のポテンシヤルB（VB1＝０）以下に下がる
ような状態が生ずると転送障壁（前列と後列のポ
テンシヤル差がなくなり、あるいは逆転するので
意図するようには電荷が移動しなくなる）が発生
するので、濃度CB1には上限が加わるためである。
実施例で述べたCCDの電極容量ＣとVBの積（Ｃ
×VB）によつて決まるので、VB1＞V′B1……(2)の
関係により、本発明の素子における垂直CCDシ
フトレジスタの蓄積電荷量は、従来素子より大き
くなる。この大きさは２〜３倍である。２〜３倍
と限界があるのは次の理由による。すなわち、蓄
積電荷量は不純物濃度CB1の設定条件に依存し、
濃度の増加とともに大きくなるのだが、電極９−
１下のポテンシヤルB（VB1＝０）以下に下がる
ような状態が生ずると転送障壁（前列と後列のポ
テンシヤル差がなくなり、あるいは逆転するので
意図するようには電荷が移動しなくなる）が発生
するので、濃度CB1には上限が加わるためである。
一方、本発明の素子構造においては、VB1が低
下する（すなわちドリフト電界が低下する）た
め、転送速度の低下が予測される。しかし乍ら、
前述のように垂直CCDシフトレジスタの転送速
度は、水平CCDシフトレジスタに較べて数百分
の一と遅いため、電荷の転送による取残しは発生
せず、高速の要求される水平CCDシフトレジス
タにおけるVB2を従来素子と同じ（VB2＝V′B2）
に設定しておけば取残しの問題はない。VB2＝
V′B2に設定するには、水平CCDシフトレジスタの
不純物濃度を従来素子と同じように選べばよい。
下する（すなわちドリフト電界が低下する）た
め、転送速度の低下が予測される。しかし乍ら、
前述のように垂直CCDシフトレジスタの転送速
度は、水平CCDシフトレジスタに較べて数百分
の一と遅いため、電荷の転送による取残しは発生
せず、高速の要求される水平CCDシフトレジス
タにおけるVB2を従来素子と同じ（VB2＝V′B2）
に設定しておけば取残しの問題はない。VB2＝
V′B2に設定するには、水平CCDシフトレジスタの
不純物濃度を従来素子と同じように選べばよい。
本発明のCCD固体撮像素子は、例えば以下に
述べるような製作プロセスにより、簡単に製作す
ることができる。第２図の実施例においては、低
濃度拡散層のための不純物原子のイオン打込み量
を、垂直CCDシフトレジスタ領域より水平CCD
シフトレジスタ領域の方を多くし、その後、不純
物拡散のためのアニールを所定時間行えばよい。
ここで、水平CCDシフトレジスタ領域のイオン
打込み量を多くするには、予め垂直CCDレジス
タ領域に写真蝕刻用のホトレジストを塗布するこ
とにより打込み時のマスクとし、所定量の不純物
を打込んだ後、垂直CCDシフトレジスタのレジ
ストを除去し、続いて水平、垂直レジスタ領域と
もに所定の量だけ打込めばよい。
述べるような製作プロセスにより、簡単に製作す
ることができる。第２図の実施例においては、低
濃度拡散層のための不純物原子のイオン打込み量
を、垂直CCDシフトレジスタ領域より水平CCD
シフトレジスタ領域の方を多くし、その後、不純
物拡散のためのアニールを所定時間行えばよい。
ここで、水平CCDシフトレジスタ領域のイオン
打込み量を多くするには、予め垂直CCDレジス
タ領域に写真蝕刻用のホトレジストを塗布するこ
とにより打込み時のマスクとし、所定量の不純物
を打込んだ後、垂直CCDシフトレジスタのレジ
ストを除去し、続いて水平、垂直レジスタ領域と
もに所定の量だけ打込めばよい。
また、第３図の実施例の場合は、第１層目の多
結晶シリコン電極を形成した後、この多結晶シリ
コンをマスクにして、第２層目シリコン電極に相
当する領域に不純物の打込みを行う。ここで、垂
直CCDシフトレジスタ領域の打込み量を水平
CCDシフトレジスタ領域に較べて大きくするた
め、前述の場合とは逆に、予め水平レジスタ領域
をレジストで覆い、最初は垂直レジスタ領域のみ
を、続いてレジストを除去し、その後、垂直、水
平レジスタ領域とも所定量の打込みを行えばよ
い。
結晶シリコン電極を形成した後、この多結晶シリ
コンをマスクにして、第２層目シリコン電極に相
当する領域に不純物の打込みを行う。ここで、垂
直CCDシフトレジスタ領域の打込み量を水平
CCDシフトレジスタ領域に較べて大きくするた
め、前述の場合とは逆に、予め水平レジスタ領域
をレジストで覆い、最初は垂直レジスタ領域のみ
を、続いてレジストを除去し、その後、垂直、水
平レジスタ領域とも所定量の打込みを行えばよ
い。
なお、上記の説明は、CCD型撮像素子の中で
も集積度の高いインターライン型を対象にして行
つてきたが、本発明の趣旨を越えない範囲で、も
う一つの型式であるフレームトランスフア型にも
本発明を適用できることは自明である。また、光
電変換素子として上記の光ダイオードの代わりに
光導電性薄膜を積層する二階建状の撮像素子の場
合にも、本発明は積層の基板となる走査素子にそ
のまま適用でき、この場合には上記の実施例にお
いて、光ダイオードを非晶質の光導電性薄膜素子
に置き換えればよい。
も集積度の高いインターライン型を対象にして行
つてきたが、本発明の趣旨を越えない範囲で、も
う一つの型式であるフレームトランスフア型にも
本発明を適用できることは自明である。また、光
電変換素子として上記の光ダイオードの代わりに
光導電性薄膜を積層する二階建状の撮像素子の場
合にも、本発明は積層の基板となる走査素子にそ
のまま適用でき、この場合には上記の実施例にお
いて、光ダイオードを非晶質の光導電性薄膜素子
に置き換えればよい。
以上説明したように、本発明によれば、蓄積電
荷量に上限を与えている垂直CCDシフトレジス
タの信号蓄積許容量を拡大することが可能となる
ので、入射光量に対するダイナミツクレンジが大
きくなり、さらにブルーミング抑制効果も高くな
り、暗電流の弊害を受けにくいので高温下でも良
質の画像が得られ、絵素寸法の縮少が可能なため
に絵素集積度（すなわち解像度）を上げることが
できる。
荷量に上限を与えている垂直CCDシフトレジス
タの信号蓄積許容量を拡大することが可能となる
ので、入射光量に対するダイナミツクレンジが大
きくなり、さらにブルーミング抑制効果も高くな
り、暗電流の弊害を受けにくいので高温下でも良
質の画像が得られ、絵素寸法の縮少が可能なため
に絵素集積度（すなわち解像度）を上げることが
できる。
第１図は従来のCCD型固体撮像素子の基本的
構成を示す図、第２図は本発明の一実施例の
CCD型固体撮像素子の構造を示す図、第３図は
本発明の別の実施例のCCD型固体撮像素子の構
造を示す図、第４図は第３図の素子構造によつて
半導体主表面に形成される表面ポテンシヤルを示
す図である。 １……光電変換素子、２……垂直CCDシフト
レジスタ、３……水平CCDシフトレジスタ、４
……垂直CCDシフトレジスタ領域、５……水平
CCDシフトレジスタ領域、６……第１導電型半
導体基板、７……埋め込みチヤンネル用拡散層、
８，９……CCD電極、１０……ゲート酸化膜、
１１……第２導電型不純物層。
構成を示す図、第２図は本発明の一実施例の
CCD型固体撮像素子の構造を示す図、第３図は
本発明の別の実施例のCCD型固体撮像素子の構
造を示す図、第４図は第３図の素子構造によつて
半導体主表面に形成される表面ポテンシヤルを示
す図である。 １……光電変換素子、２……垂直CCDシフト
レジスタ、３……水平CCDシフトレジスタ、４
……垂直CCDシフトレジスタ領域、５……水平
CCDシフトレジスタ領域、６……第１導電型半
導体基板、７……埋め込みチヤンネル用拡散層、
８，９……CCD電極、１０……ゲート酸化膜、
１１……第２導電型不純物層。
Claims (1)
- 【特許請求の範囲】 １ 同一半導体基板上に光学情報を取出す光電変
換素子群、該素子に蓄積された光信号電荷を順次
転送する埋め込み型の垂直CCDシフトレジスタ
および水平CCDシフトレジスタを集積化した固
体撮像素子において、 上記垂直CCDシフトレジスタおよび水平CCD
シフトレジスタが設けられる領域の不純物濃度は
実質的に均一であり、かつ、 上記垂直CCDシフトレジスタにおける電極単
位面積あたりの電荷蓄積容量が、上記水平CCD
シフトレジスタにおける電極単位面積あたりの電
荷蓄積容量より大きくなる構造を有することを特
徴とする固体撮像素子。 ２ 前記垂直CCDシフトレジスタにおける蓄積
電極下の電位と該転送電極下の電位との電位差
を、前記水平CCDシフトレジスタにおける蓄積
電極下の電位と該転送電極下の電位との電位差よ
り高くしたことを特徴とする特許請求の範囲第１
項記載の固体撮像素子。 ３ 前記垂直CCDシフトレジスタの転送電極下
の不純物濃度を、前記水平CCDシフトレジスタ
の転送電極下の不純物濃度より高くしたことを特
徴とする特許請求の範囲第１項または第２項記載
の固体撮像素子。 ４ 前記垂直CCDシフトレジスタを形成する埋
め込みチヤンネルの深さを、前記水平CCDシフ
トレジスタを形成する埋め込みチヤンネルの深さ
より浅くしたことを特徴とする特許請求の範囲第
１項記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57143209A JPS5933865A (ja) | 1982-08-20 | 1982-08-20 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57143209A JPS5933865A (ja) | 1982-08-20 | 1982-08-20 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933865A JPS5933865A (ja) | 1984-02-23 |
| JPH0425714B2 true JPH0425714B2 (ja) | 1992-05-01 |
Family
ID=15333419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57143209A Granted JPS5933865A (ja) | 1982-08-20 | 1982-08-20 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933865A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2585499B1 (fr) * | 1985-07-29 | 1989-10-27 | Fragema Framatome & Cogema | Dispositif de maintien hydraulique pour assemblage combustible nucleaire et reacteur nucleaire en comportant application |
| JPH084133B2 (ja) * | 1986-12-05 | 1996-01-17 | 松下電子工業株式会社 | 固体撮像装置 |
| JPH0253386A (ja) * | 1988-08-17 | 1990-02-22 | Nec Kyushu Ltd | 固体撮像素子 |
| JP2812003B2 (ja) * | 1991-07-22 | 1998-10-15 | 日本電気株式会社 | 固体撮像素子及びその駆動方法 |
| DE69329100T2 (de) * | 1992-12-09 | 2001-03-22 | Koninklijke Philips Electronics N.V., Eindhoven | Ladungsgekoppelte Anordnung |
| US6707499B1 (en) * | 1998-12-08 | 2004-03-16 | Industrial Technology Research Institute | Technique to increase dynamic range of a CCD image sensor |
-
1982
- 1982-08-20 JP JP57143209A patent/JPS5933865A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5933865A (ja) | 1984-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04363064A (ja) | 固体撮像装置及びその製造方法 | |
| JPS5819080A (ja) | 固体撮像素子 | |
| JP3070146B2 (ja) | 固体撮像装置 | |
| JP2845216B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2914496B2 (ja) | 固体撮像素子 | |
| JPH0319711B2 (ja) | ||
| JP2001308304A (ja) | 固体撮像素子の製造方法 | |
| JPH0425714B2 (ja) | ||
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JPH05291553A (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP3028823B2 (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| JP2897689B2 (ja) | 固体撮像装置 | |
| JPS5846905B2 (ja) | コタイサツゾウソウチ | |
| US7564494B2 (en) | Solid-state imaging device and its driving method for preventing damage in dynamic range | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| JPH08279608A (ja) | 電荷転送素子及び電荷転送素子の駆動方法 | |
| JPH08227989A (ja) | 固体撮像素子 | |
| JPH05206438A (ja) | 固体撮像装置 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPS60169165A (ja) | 固体撮像素子 | |
| JP2980196B2 (ja) | 固体撮像素子 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPH0424872B2 (ja) |