[go: up one dir, main page]

JPH0425700B2 - - Google Patents

Info

Publication number
JPH0425700B2
JPH0425700B2 JP57131392A JP13139282A JPH0425700B2 JP H0425700 B2 JPH0425700 B2 JP H0425700B2 JP 57131392 A JP57131392 A JP 57131392A JP 13139282 A JP13139282 A JP 13139282A JP H0425700 B2 JPH0425700 B2 JP H0425700B2
Authority
JP
Japan
Prior art keywords
thin film
liquid crystal
indium
tin
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57131392A
Other languages
English (en)
Other versions
JPS5922361A (ja
Inventor
Takeo Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57131392A priority Critical patent/JPS5922361A/ja
Publication of JPS5922361A publication Critical patent/JPS5922361A/ja
Publication of JPH0425700B2 publication Critical patent/JPH0425700B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/04Preventing copies being made of an original
    • G03G21/046Preventing copies being made of an original by discriminating a special original, e.g. a bank note
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor

Landscapes

  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、多結晶シリコン又はアモルフアスシ
リコン及び導電性透明電極を構成部材とする半導
体装置に関し、詳しくは上記両部材間のオーミツ
クコンタクトを取る方法に関するものである。
近年平板型液晶デイスプレーは腕時計、電卓、
玩具を始めとして自転車、計測器、情報機器端末
へと応用分野が拡大されつつあり、特に最近にお
いてはCRTに替る安価な平面デイスプレーとし
て薄膜トランジスターのアクテイブマトリクスに
よつて液晶を駆動する方式が検討されている。こ
れは透明基板上にスイツチング用薄膜トランジス
ター回路をマトリクス状に形成し、この基板と他
の透明ガラス板間に液晶を封入した画像表示用の
デイスプレーパネルである。
アクテイブマトリツクスによる液晶表示装置の
画素の構成の一例を第1図に示した。スイツチン
グトランジスター1のゲート電極はゲートライン
4に、ソース電極はソースライン5にそれぞれ接
続され、ドレイン電極は液晶3の駆動電極及び、
コンデンサー2の一方の電極に接続されている。
又薄膜トランジスターを用いガラス板上にアク
テイブマトリツクスを構成した場合の一画素の構
成例を示したものが第2図の平面図である。
6は薄膜トランジスターのドレイン.チヤンネ
ルソースを形成する多結晶シリコンであり、ゲー
ト電極はゲートライン7に接続され、又ソース電
極はソースライン8に接続されている。又、液晶
駆動電極11は図からわかるように薄膜トランジ
スターのドレインの多結晶シリコンを延在して設
けられれば製造工程が簡単となる。しかるに光透
過型の液晶表示装置の場合、液晶駆動電極11
は、導電性を有する透明電極でなければならない
が、薄膜トランジスター6の材料として用いる多
結晶シリコンは、1000オングストローム程度に薄
くしても光を余り通さずさらに、干渉色により着
色もされるため駆動電極として用いることはでき
ない。現在導電性の透明物質としては、酸化スズ
又は酸化インジウム、あるいはITO膜と詳される
前記酸化スズをわずか含有する酸化インジウムを
用いるのが液晶を用いた表示装置の一般的な方法
であつて、安定性、導電性、光の透過性も非常に
良く、透明電極として理想的である。
ところが第2図に示されるように、透明電極1
1と多結晶シリコン6とは電気的にオーミツクコ
ンタクトを取らねばならないが、ドレイン電極上
の絶縁層にコンタクトホール9を開孔し多結晶シ
リコン6と透明電極11を直接接触させても、電
気的接触が取り難く液晶表示装置としては実用が
不可能であつた。
これは多結晶シリコン膜上に形成される極めて
薄いナチユラルオキサイドの影響とも、あるいは
インジウムがアクセプターとして働きP−Nジヤ
ンクシヨンを形成するからだとも言われている。
このため一般的には多結晶シリコンと透明導電
膜との界面にアルミニユームを挾む方法も考えら
れているがやはりアルミニユーム自体酸化され易
くアルミニユームの透明導電極とのオーミツクコ
ンタクトが取れ難いという欠点を有している。
本発明は以上の点に鑑みてなされたものであつ
て多結晶シリコンと導電性透明電極との間に導電
性透明電極に類似したインジウム、又はスズ、あ
るいはインジウム−スズ合金の薄膜を挾むことに
より両者の間に完全なオーミツクコンタクトを可
能とするものである。
以下本発明を図面によつて詳細に説明する。
第3図は薄膜トランジスターを用いたアクテイ
ブマトリツク液晶表示装置の本発明による製造工
程を説明するものであつて、特に薄膜トランジス
ターのドレインと、液晶駆動用透明電極とのコン
タクト領域について、その構造工程の一例をその
工程順に示した断面図である。
第3図aではガラス板12の表面上に多結晶シ
リコン薄膜13を形成し、薄膜トランジスターの
ドレイン、チヤンネル、ソース領域とすべき部分
以外をエツチング除去した時の断面を示したもの
である。薄膜トランジスターのドレイン及びソー
ス領域には高濃度の不純物が拡散される。次に第
3図bに示される様に多結晶シリコン薄膜13の
表面をおおつてシリコン酸化膜14を形成する。
このシリコン酸化膜は多結晶シリコン13の表面
を熱酸化して得たものでも、又気相生長法によつ
て得たものでも良い。さらにはシリコン酸化膜で
はなく他の絶縁膜、例えばシリコン窒化膜、アル
ミナ膜等でも良い。次にドレイン領域上のシリコ
ン酸化膜14にコンタクトホールを開孔し、ドレ
イン電極取り出し窓を作る。次に第3図cの如く
インジウム−スズ合金のターゲツトを用いて10Å
〜100Å程度のインジウム−スズ薄膜をスパツタ
リングし連続して酸化スズを含有する酸化インジ
ウム膜を約1000Åスパツタリングする。次にフオ
トリソグラフイー技術により所望のパターンの液
晶駆動用電極を得る。
この時の基板の断面構造は第3図dに示される
如く、ドレイン領域の多結晶シリコン13はイン
ジウム−スズ薄膜15を介して透明電極16と接
触している。この様な構成によつてこれを200℃
〜500℃に加熱することにより多結晶シリコン1
3と透明電極16とはインジウム−スズ薄膜を介
して完全なオーミツク導通状態となる。
インジウム−スズ薄膜をコンタクトホール部の
みフオトリソグラフイー技術を用いて残す場合は
インジウム−スズ膜を前記膜厚よりさらに厚く形
成することが可能となるが工程数が増加する。
本実施例にて採用したインジウム−スズ薄膜の
膜厚でも充分オーミツクコンタクトが取れ、さら
に透明電極の透過率にも殆んど影響を与えていな
い。
最後にガラス板表面全体に液晶の配向処理を行
なつて、液晶表示装置の一方のパネル板が完成す
る。次に他の実施例として前記実施例のインジウ
ム−スズ薄膜の形成方法の別例として、酸化スズ
を含有する酸化インジウムターゲツトのみを用い
て先ず酸素を全く含まないアルゴン雰囲気中にて
スパツタリングを短時間行ない多結晶シリコン表
面にインジウム−スズ薄膜を10Å〜100Å程度形
成したのちスパツタチヤンバー内を酸素ガス圧7
×10-5torr.、アルゴンガス圧を5×10-3torr.に調
節してITO膜を連続スパツタリングする方法であ
る。この方式では前記実施例に較べターゲツトが
一種類ですむという利点がある。なおインジウム
−スズ薄膜及びITO膜はフオトリソグラフイー技
術にてドライエツチングあるいは塩酸、硝酸混合
液にて同時にエツチングが可能である。
以上の如く、本発明によれば、Si半導体層と透
明電極の間にインジウム、スズ、又はインジウム
−スズ合金の薄膜を介することにより、簡単に両
者のオーミツクコンタクトが低抵抗で可能となる
ので、コンタクトの面積を小さくすることがで
き、従つて、液晶表示装置の開口率が向上し、更
に高密度な画像を得ることができる。しかもイン
ジウム−スズ薄膜の介在による表示装置の特性へ
の影響は全くなく、さらに工程も従来方法に較べ
て簡略化出来その効果は大きい。
本発明での薄膜トランジスターの材料としては
多結晶シリコンのみでなく、アモルフアスシリコ
ン、セレン化カドミウムであつても良い。
なお、上記実施例において用いたインジウム−
スズ合金薄膜以外にインジウム又はスズを介して
透明導電膜を形成しても上記実施例と同程度の効
果が得られている。
【図面の簡単な説明】
第1図はアクテイブマトリツクス液晶表示装置
の1つの画素の構成例を示したものであり、第2
図は従来における薄膜トランジスターを用いたア
クテイブマトリツクス液晶表示装置の1つの画素
のパネル上での構成の一例を示した平面図であ
る。第3図a〜dは本発明によりアクテイブマト
リツクスを製造する方法の一例を工程順に示した
断面図である。 1,6……薄膜トランジスター、2……コンデ
ンサー、3……液晶、4,7……ゲートライン、
5,8……ソースライン、9,10……コンタク
トホール、11……液晶駆動用透明電極、12…
…ガラス板、13……多結晶シリコン、14……
酸化シリコン、15……インジウム−スズ薄膜、
16……導電性透明電極。

Claims (1)

    【特許請求の範囲】
  1. 1 一対の絶縁基板内に液晶が封入されてなり、
    一方の該絶縁基板上に形成されてなるゲートライ
    ン、ソースライン、該ゲートラインと該ソースラ
    インの直交する交点に形成されてなるスイツチン
    グ用薄膜トランジスタ及び駆動電極を有するアク
    テイブマトリクス液晶表示装置において、該スチ
    ツチン用薄膜トランジスタはSi半導体層からなる
    MOS型トランジスタであり、該MOS型トランジ
    スタのドレイン電極は該駆動電極を形成してなる
    導電性透明電極層からなり、かつ該導電性透明電
    極層はインジウム、スズ、又はインジウム−スズ
    合金の薄膜層のいずれかを介して、該Si半導体層
    とコンタクトされてなることを特徴とするアクテ
    イブマトリクス液晶表示装置。
JP57131392A 1982-07-28 1982-07-28 アクティブマトリクス液晶表示装置 Granted JPS5922361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57131392A JPS5922361A (ja) 1982-07-28 1982-07-28 アクティブマトリクス液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57131392A JPS5922361A (ja) 1982-07-28 1982-07-28 アクティブマトリクス液晶表示装置

Publications (2)

Publication Number Publication Date
JPS5922361A JPS5922361A (ja) 1984-02-04
JPH0425700B2 true JPH0425700B2 (ja) 1992-05-01

Family

ID=15056888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131392A Granted JPS5922361A (ja) 1982-07-28 1982-07-28 アクティブマトリクス液晶表示装置

Country Status (1)

Country Link
JP (1) JPS5922361A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613471A (ja) * 1984-06-15 1986-01-09 Kanegafuchi Chem Ind Co Ltd 半導体装置
JPS61135164A (ja) * 1984-12-06 1986-06-23 Canon Inc 薄膜トランジスタ素子
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
JP6292849B2 (ja) 2013-11-29 2018-03-14 日立オートモティブシステムズ株式会社 シリンダ装置の製造方法
JP6359406B2 (ja) * 2014-09-30 2018-07-18 住友重機械工業株式会社 竪型射出成形機
JP7062973B2 (ja) * 2018-01-26 2022-05-09 日本製鉄株式会社 係留チェーン用鋼および係留チェーン

Also Published As

Publication number Publication date
JPS5922361A (ja) 1984-02-04

Similar Documents

Publication Publication Date Title
US4933296A (en) N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
EP0419160B1 (en) Amorphous silicon semiconductor devices
US5231039A (en) Method of fabricating a liquid crystal display device
JPS60216377A (ja) 液晶表示器
TW200539317A (en) Transflective liquid crystal display
EP0211402B1 (en) Process and structure for thin film transistor matrix addressed liquid crystal displays
JP3708150B2 (ja) 薄膜トランジスタ基板
JPH0425700B2 (ja)
US4889411A (en) Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays
JPH06204247A (ja) 薄膜トランジスタの製造方法
JP3139154B2 (ja) 液晶装置及びその製造方法
JPH0543095B2 (ja)
JPS6269238A (ja) 液晶表示装置
JP2514166B2 (ja) アクティブマトリックス液晶表示装置の製造方法
JPH02136831A (ja) Tftパネル
JPS5982769A (ja) 薄膜シリコントランジスタ
JPS62124530A (ja) 液晶表示素子
JPH03116778A (ja) アクティブマトリクス基板の製造方法と表示装置の製造方法
JPH0542832B2 (ja)
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JPH0822029A (ja) 液晶表示装置及びその製造方法
KR910008946B1 (ko) 평판 디스플레이용 박막트랜지스터
JPH0570824B2 (ja)
JPS63172469A (ja) 薄膜トランジスタ
JP2608985B2 (ja) 薄膜トランジスタアレイ及びその製造方法