JPH04248605A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は基準電圧発生回路に関し
、特に、回路素子の特性のばらつきや電源電圧の変動に
よる出力基準電圧の変動を改善した基準電圧発生回路に
関する。

【０００２】

【従来の技術】従来の基準電圧発生回路の一例の回路図
を図４（ａ）に示す。この基準電圧発生回路は、図に示
すように、高位電源端子１とグランド端子２との間に直
列に接続された抵抗Ｒ１　とＮチャンネルＭＯＳトラン
ジスタＮ１　とからなる。出力は、ＮチャンネルＭＯＳ
トランジスタＮ１　と抵抗Ｒ１　との接続点から出力さ
れる。

【０００３】この回路では、ＮチャンネルＭＯＳトラン
ジスタＮ１　は、ゲートとドレインが接続され、ＭＯＳ
抵抗として動作する。

【０００４】以下に、この基準電圧発生回路の動作につ
いて図４（ｂ）を用いて説明する。図４（ｂ）は、この
基準電圧発生回路の出力の電圧電流特性を示す図である
。

【０００５】図において、この基準電圧発生回路の動作
点は、ＮチャンネルＭＯＳトランジスタＮ１　の動作曲
線Ａと抵抗Ｒ１　の動作直線Ｂとの交点で表される。こ
の動作点でのＮチャンネルＭＯＳトランジスタＮ１のド
レイン電圧（出力電圧）をＶＯ　とする。尚、図中、Ｖ
ＤＤは電源電圧を表し、ＶＴ　はＮチャンネルＭＯＳト
ランジスタＮ１　のしきい値電圧を表す。

【０００６】今、図４（ｂ）に示された状態から、電源
電圧ＶＤＤが高くなるか又は抵抗Ｒ１　の値が小さくな
ると、抵抗Ｒ１　の動作直線Ｂが上に移動するので、出
力電圧ＶＯ　は高くなる。

【０００７】逆に、電源電圧ＶＤＤが低くなるか又は抵
抗Ｒ１　の値が大きくなると、抵抗Ｒ１　の動作直線Ｂ
が下に移り、出力電圧ＶＯ　は低くなる。

【０００８】一方、ＮチャンネルＭＯＳトランジスタＮ
１　のしきい値電圧ＶＴ　が大きくなった場合は、ＭＯ
ＳトランジスタＮ１　の動作曲線Ａが右にシフトし、出
力電圧ＶＯ　は大きくなる。

【０００９】反対に、ＮチャンネルＭＯＳトランジスタ
Ｎ１　のしきい値電圧ＶＴ　が低くなると、動作曲線Ａ
が左へシフトして、出力電圧ＶＯ　が小さくなる。

【００１０】従来の基準電圧発生回路では、以上述べた
ような、電源電圧ＶＤＤの変動や抵抗Ｒ１　及びＮチャ
ンネルＭＯＳトランジスタＮ１　の特性の製造工程上の
ばらつきを考慮すると、出力電圧ＶＯ　は、センターを
１．５Ｖとして概ね下記の値になる。ＶＯ　＝１．５±
０．４Ｖ

【発明が解決しようとする課題】以上述べた従
来の基準電集発生回路では、出力の基準電圧の値が、電
源電圧および回路素子の特性のばらつきによって大きく
変動する。このため、用途が限られてしまうという欠点
がある。

【００１１】例えば、この基準電圧発生回路の出力を、
電源電圧検出回路の基準電圧として用いようとする場合
を考えてみる。この場合、検出電圧を４Ｖに設定したと
すると、検出電圧は、基準電圧のばらつきだけで、４．
０±１．１Ｖ程度までばらついてしまうことになる。

【００１２】これでは、検出電圧の上限値は５．１Ｖで
あって、若し、５Ｖ系のシステムであれば、常に検出し
ていることになってしまう。又、下限値は２．９Ｖであ
るので、殆んどの周辺システムが動作していない電圧で
ある可能性が大きい。

【００１３】本発明は上記のような問題点に鑑みてなさ
れたものであって、出力の基準電圧が電源電圧の変動お
よび回路素子の特性のばらつきに影響されない、精度の
高い基準電圧発生回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明の基準電圧発生回
路は、所定の電圧を分圧する分圧回路と、入力端が前記
分圧回路の分割点に接続され出力端が出力端子に共通に
接続されたスイッチ群からなるスイッチ回路と、このス
イッチ回路の各スイッチの開閉状態を制御する制御回路
とを含み、制御回路が、比較基準電圧と前記分割点の電
圧とを比較し、前記スイッチのうち、前記比較基準電圧
より低くこの比較基準電圧に最も近い電圧を出力する分
割点に接続されたスイッチのみを選択してオン状態にす
るように動作することを特徴とする。

【００１５】

【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例の
回路構成を示す回路図である。

【００１６】本実施例は、図に示すように、電圧安定化
回路３と、この電圧安定化回路３の出力電圧を５段階に
分圧する分圧回路４と、分圧回路４からの４つの出力電
圧を出力端子５に伝達する４つのスイッチからなるスイ
ッチ回路６と、分圧回路４からの４つの出力電圧を入力
として前述の各スイッチの開閉状態を制御する制御回路
７とからなる。

【００１７】電圧安定化回路３は、高位電源端子１とグ
ランド端子２との間に直列に接続された抵抗Ｒ１　及び
ＮチャンネルＭＯＳトランジスタＮ１　と、演算増幅器
８と、高位電源端子１とグランド端子２との間に直列に
接続されたＰチャンネルＭＯＳトランジスタＰ１　，抵
抗Ｒ２　および抵抗Ｒ３　とからなる。演算増幅器８の
反転入力端子には、抵抗Ｒ１　とＮチャンネルＭＯＳト
ランジスタＮ１　の接続点の電圧が入力され、非反転入
力端子には、抵抗Ｒ２　と抵抗Ｒ３　の接続点の電圧が
入力されている。 この電圧安定化回路３の出力は、ＰチャンネルＭＯＳト
ラジスタＰ１　と抵抗Ｒ２　の接続点から出力される。

【００１８】分圧回路４は、前述の電圧安定化回路３の
出力端とグランド端子との間に直列に接続された４つの
ダイオード９からなる。これらのダイオードは、４つの
分割点Ｎ１　〜Ｎ４　によって、電圧安定化回路３の出
力電圧を５等分する。

【００１９】制御回路７は、上記の分圧回路４の各分割
点の電圧を入力とする４つのコンパレータ１０〜１３と
、このコンパレータの出力を入力とする多入力のＮＯＲ
回路１４〜１７と、ＮＯＲ回路の出力を入力とするラッ
チ回路１８とからなる。ラッチ回路１８の出力は、各ス
イッチのスイッチ信号入力端子に入力されている。

【００２０】この制御回路７では、分圧回路４の分割点
Ｎ１　〜Ｎ４　からの電圧が、コンパレータ１０〜１３
の非反転入力端子に入力され、比較基準電圧Ｖ２　と比
較される。この比較基準電圧Ｖ２　は、電源電圧ＶＤＤ
を抵抗Ｒ４　と抵抗Ｒ５　とで分圧して得られ、各コン
パレータの反転入力端子に共通に入力されている。これ
らのコンパレータ１０〜１３からの出力は、多入力のＮ
ＯＲ回路１４〜１７の１つの入力端に入力される。

【００２１】そして、４つのＮＯＲ回路１４〜１７は、
あるＮＯＲ回路の出力が他のＮＯＲ回路の入力になるよ
うに接続されるが、この接続は次のように行なわれる。

【００２２】すなわち、先ず、ＮＯＲ回路１４には、コ
ンパレータ１０の出力が入力されると共にグランド電位
が入力される。つぎに、ＮＯＲ回路１５には、コンパレ
ータ１１とＮＯＲ回路１４の出力が入力される。

【００２３】更に、ＮＯＲ回路１６には、コンパレータ
１２，ＮＯＲ回路１４及びＮＯＲ回路１５の出力が入力
される。同様に、ＮＯＲ回路１７には、コンパレータ１
３，ＮＯＲ回路１４，ＮＯＲ回路１５及びＮＯＲ回路１
６の出力が入力される。

【００２４】つまり、一番高い電圧が出力される分割点
Ｎ１　の系統に設けられたＮＯＲ回路１４を除いて、他
のＮＯＲ回路１５〜１７では、あるＮＯＲ回路が接続さ
れている分割点の電圧よりも高い電圧を出力する分割点
の系統に設けられた全てのＮＯＲ回路の出力がこのＮＯ
Ｒ回路の入力となっている。

【００２５】なお、本実施例のラッチ回路１８は、ラッ
チ状態であるかスルー状態であるかを、外部からのゲー
ト信号によって制御することができる。

【００２６】以下に、上述のような構成の本実施例の動
作について説明する。

【００２７】先ず、電圧安定化回路３においては、抵抗
Ｒ１　とＮチャンネルＭＯＳトランジスタＮ１　とを直
列に接続することによって、演算増幅器８の反転入力端
子に基準電圧Ｖ１　を与えている。そして、演算増幅器
８の非反転入力端子が抵抗Ｒ２　と抵抗Ｒ３　の接続点
に接続されているので、ダイオード９のアノードには、
基準電圧Ｖ１　の２倍のレベルの電圧が入力される。

【００２８】つぎに、このダイオード９のアノード電圧
が５等分され、コンパレータ１０〜１３の非反転入力端
子に入力されて比較基準電圧Ｖ２　と比較される。比較
基準電圧Ｖ２　はコンパレータ１０〜１３のスレッショ
ルドレベルを与えるためのものであって、抵抗Ｒ４　と
抵抗Ｒ５　とによって所望の値に設定する。

【００２９】比較基準電圧の設定の方法については後述
するが、基本的には、この比較基準電圧Ｖ２　以下の電
圧が出力端子５に出力されるように設定する。すなわち
、この比較基準電圧が出力基準電圧の最高値を決める。

【００３０】本実施例では、分圧回路４の分割点Ｎ１　
〜Ｎ４　の電圧が比較基準電圧Ｖ２　より高ければ、コ
ンパレータ１０〜１３の出力は「Ｈ」レベルになり、低
くければ、「Ｌ」レベルになる。

【００３１】つまり、コンパレータ１０〜１３の出力は
、分割点Ｎ１　からＮ４　までを順番に考えると、「Ｈ
」レベルから始まり、どこかで「Ｌ」レベルになり、以
下「Ｌ」レベルが続くことになる。

【００３２】そして、コンパレータの出力が「Ｈ」レベ
ルである限り、この出力を入力としているＮＯＲ回路の
出力は常に「Ｌ」レベルとなる。

【００３３】従って、本実施例では、ある点でコンパレ
ータの出力が「Ｌ」レベルになり、このコンパレータに
接続されているＮＯＲ回路の出力が「Ｈ」レベルとなる
。ところがそれ以後のＮＯＲ回路では、前述のＮＯＲ回
路からの「Ｈ」レベル出力を入力としているので、出力
が再び「Ｌ」レベルとなる。

【００３４】ラッチ回路１８を、ゲート信号を常にアク
ティブにしておくことによってスルー状態にしておくと
、出力端子５に表れる出力基準電圧のレベルとしては、
分割点Ｎ１　〜Ｎ４　の分圧レベルのうち、コンパレー
タ１０〜１３の出力を、この順番に考えて、最初に「Ｌ
」レベルにした分割点の分圧レベルが出力されてくる。

【００３５】次に、ラッチ回路に入力されるゲート信号
をスルー状態からラッチ状態にすれば、電源変動によっ
てスイッチ信号が切り替るのを防ぐことができる。

【００３６】以上本実施例の動作について、簡単に説明
したが、次に本実施例の効果について、図２を参照して
具体的に説明する。

【００３７】今、抵抗Ｒ１　とＮチャンネルＭＯＳトラ
ンジスタＮ１　とによって発生される基準電圧Ｖ１　が
、従来のものと同様に、Ｖ１　＝１．５±０．４Ｖであ
るとする。

【００３８】この時、ダイオード９のアノード電圧は、
抵抗Ｒ２　及びＲ３　によって基準電圧Ｖ１　の２倍と
なるので、３．０±０．８Ｖとなる。

【００３９】これに対して、抵抗Ｒ４　とＲ５　によっ
て発生される比較基準電圧Ｖ２　の電圧値を、１．８Ｖ
に設定する。

【００４０】このようにすると、コンパレータ１０〜１
３の非反転入力端子への入力（分割点Ｎ１　〜Ｎ４　の
出力）電圧の大きさは、ダイオード９のアノード電圧を
５等分した値となるので、それぞれ、２．４±０．６４
Ｖ，１．８±０．４８Ｖ，１．２±０．３２Ｖ，０．６
±０．１６Ｖとなる。

【００４１】すなわち、それぞれのコンパレータ１０〜
１３では、図２に示すように、非反転入力の最低値は、
それぞれ、１．７６Ｖ，１．３２Ｖ，０．８８Ｖ，０．
４４Ｖであり、最高値は、それぞれ、３．０８Ｖ，２．
２８Ｖ，１．５２Ｖ，０．７６Ｖとなる。

【００４２】この場合、全てのコンパレータの反転入力
（比較基準電圧Ｖ２）のレベル設定を、Ｖ２　＝１．８
Ｖとしているので、最初（ダイオード９のアノード電圧
が一番低い２．２Ｖの時）は、分割点Ｎ１　の出力電圧
１．７６Ｖが出力端子５に出力される。

【００４３】その後、ダイオード９のアノード電圧が次
第に上昇して行くと、分割点Ｎ１　の電圧が直ぐに１．
８Ｖ（比較基準電圧Ｖ２　）に達してしまうので、コン
パレータは一段下のものに移って、出力端子５には、分
割点Ｎ２　の電圧１．５２Ｖが出力されるようになる。

【００４４】ダイオード９のアノード電圧が更に上昇し
て３．０Ｖに達すると、出力基準電圧が１．８Ｖになる
ので、上に述べたと同様に、コンパレータは一段下のも
のに移り、出力基準電圧は、分割点Ｎ３　の電圧１．２
Ｖとなる。そして、ダイオード９のアノード電圧が３．
８Ｖになる迄この分割点Ｎ３の電圧が出力され、出力基
準電圧は、最大１．５２Ｖまで上る。

【００４５】以上をまとめると、本実施例では、出力端
子５からは、１．５±０．３Ｖの電圧が出てくる。

【００４６】そして、上述の説明から分るように、分圧
回路４のダイオードの段数を重ねる程、出力基準電圧の
精度が良くなる。以下に、１．５Ｖの出力基準電圧を目
標としてダイオードの段数を変えた時の、出力基準電圧
値の変化の様子を表にして示す。

【００４７】

【００４８】上に示すように、分圧回路４のダイオード
の段数を増すと、出力基準電圧の精度が上がることがわ
かる。

【００４９】次に、本発明の第２の実施例について、図
３を用いて説明する。本実施例は、図１に示した第１の
実施例を用いたレギュレータの例であり、第１の実施例
の出力基準電圧をレギュレータの基準電圧としている。

【００５０】本実施例のレギュレータは、図３に示すよ
うに、高位電源端子１とグランド端子２との間に直列に
接続されたＰチャンネルＭＯＳトランジスタＰ２　，抵
抗Ｒ６　および抵抗Ｒ７　と演算増幅器１９とからなる
。

【００５１】そして、演算増幅器１９の反転入力端子に
は、前段におかれた基準電圧発生回路からの電圧が入力
され、非反転入力端子には、抵抗Ｒ６　と抵抗Ｒ７　の
接続点の電圧が入力されている。基準電圧発生回路とし
ては、第１の実施例で述べたものと同じものが用いられ
ている。

【００５２】本実施例において、レギュレータの２つの
抵抗の抵抗値をそれぞれＲ６　およびＲ７　とすると、
出力端子５からは、非反転入力端子へ入力される電圧に
対して、（Ｒ６　＋Ｒ７　）／Ｒ７　倍の電圧が出力さ
れてくる。

【００５３】ここで、第１の実施例で述べた結果によれ
ば、演算増幅器１９の非反転入力端子には１．５Ｖの電
圧値が入力されているので、例えば、レギュレータの出
力レベルを５Ｖに設定しようとする時には、（Ｒ６　＋
Ｒ７）／Ｒ７　＝５．０／１．５に設定すれば、センタ
ーで５Ｖの電圧が出力される。

【００５４】以下に、本実施例におけるレギュレータに
対して基準電圧発生回路として、図４（ａ）に示す従来
のものを用いた場合と、第１の実施例によるものを用い
た場合について、レギュレータの出力電圧の精度を比較
した結果を示す。

【００５５】

【００５６】上述のように、基準電圧発生回路の段数を
増すことによって、レギュレータの精度が向上するのが
わかる。

【００５７】尚、以上述べた第１の実施例および第２の
実施例では、分圧回路として、ダイオードを直列に接続
した回路を用いたが、ダイオードに代えて抵抗を直列に
接続した回路を用いても、実施例と同様の効果を得るこ
とができることは明らかである。

【００５８】

【発明の効果】以上説明したように、本発明の基準電圧
発生回路によれば、電源投入後に基準電圧を定めること
ができるので、従来の基準電圧発生回路で問題になって
いた、製造工程の変動による回路素子の特性ばらつきや
電源電圧のばらつきに伴なう出力基準電圧の変動を抑止
することができる。

【００５９】又、分圧回路の分圧段数を増すことによっ
て、出力基準電圧が殆どばらつないような回路を得るこ
とが可能であるので、従来の基準電圧で行なわれていた
製造段階でのトリミングや出荷段階でのランク分けが不
要となり、製造コストを引下げることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路図である。

【図２】本発明の第１の実施例の出力特性図である。

【図３】本発明の第２の実施例の回路図である。

【図４】従来の基準電圧発生回路の回路図および出力電
圧電流特性図である。

【符号の説明】

１　　　　高位電源端子 ２　　　　グランド端子 ３　　　　電圧安定化回路 ４　　　　分圧回路 ５　　　　出力端子 ６　　　　スイッチ回路 ７　　　　制御回路 ８，１９　　　　演算増幅器 ９　　　　ダイオード １０〜１３　　　　コンパレータ １４〜１７　　　　ＮＯＲ回路 １８　　　　ラッチ回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　所定の電圧を分圧する分圧回路と、入
   力端が前記分圧回路の分割点に接続され出力端が出力端
   子に共通に接続されたスイッチ群からなるスイッチ回路
   と、このスイッチ回路の各スイッチの開閉状態を制御す
   る制御回路とを含み、制御回路が、比較基準電圧と前記
   分割点の電圧とを比較し、前記スイッチのうち、前記比
   較基準電圧より低くこの比較基準電圧に最も近い電圧を
   出力する分割点に接続されたスイッチのみを選択してオ
   ン状態にするように動作することを特徴とする基準電圧
   発生回路。
2. 【請求項２】　　請求項１記載の基準電圧発生回路にお
   いて、制御回路が、前記分割点の出力と前記比較基準電
   圧とを比較するコンパレータと、このコンパレータの出
   力を一つの入力とするＮＯＲ回路と、外部からのゲート
   信号によって前記ＮＯＲ回路からの出力をラッチするラ
   ッチ回路とを含み、前記ＮＯＲ回路は、前記分割点のう
   ち最高の電圧を出力する分割点に連接されたＮＯＲ回路
   にはグランド電位が入力され、その他のＮＯＲ回路には
   、そのＮＯＲ回路が連接される分割点が出力する電圧よ
   り高い電圧を出力する全ての分割点に連接されたＮＯＲ
   回路の出力が入力されるように接続され、前記ラッチ回
   路は、出力が前記スイッチのスイッチ信号入力端に入力
   されるように接続されていることを特徴とする基準電圧
   発生回路。
3. 【請求項３】　　分圧回路が直列に接続されたダイオー
   ドからなることを特徴とする請求項２記載の基準電圧発
   生回路。
4. 【請求項４】　　分圧回路が直列に接続された抵抗から
   なることを特徴とする請求項２記載の基準電圧発生回路
   。