JPH04227306A - 歪み補償付き差動回路 - Google Patents
歪み補償付き差動回路Info
- Publication number
- JPH04227306A JPH04227306A JP3109650A JP10965091A JPH04227306A JP H04227306 A JPH04227306 A JP H04227306A JP 3109650 A JP3109650 A JP 3109650A JP 10965091 A JP10965091 A JP 10965091A JP H04227306 A JPH04227306 A JP H04227306A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- impedance
- transistor
- circuit
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、エミッタを第１インピ
ーダンスにより結合した第１トランジスタ及び第２トラ
ンジスタを具える差動段と、入力信号源用の入力端子と
、歪み補償回路とを具え、該歪み補償回路は前記第１ト
ランジスタのエミッタと第１電流源との間に第１ダイオ
ードと第３トランジスタの主電流通路を直列に具えると
共に前記第２トランジスタのエミッタと第２電流源との
間に第２ダイオードと第４トランジスタの主電流通路を
直列に具え、第３トランジスタ及び第４トランジスタの
ベースとコレクタを交差接続すると共にそれらのエミッ
タを第２インピーダンスで結合して成る歪み補償付き差
動回路に関するものである。
ーダンスにより結合した第１トランジスタ及び第２トラ
ンジスタを具える差動段と、入力信号源用の入力端子と
、歪み補償回路とを具え、該歪み補償回路は前記第１ト
ランジスタのエミッタと第１電流源との間に第１ダイオ
ードと第３トランジスタの主電流通路を直列に具えると
共に前記第２トランジスタのエミッタと第２電流源との
間に第２ダイオードと第４トランジスタの主電流通路を
直列に具え、第３トランジスタ及び第４トランジスタの
ベースとコレクタを交差接続すると共にそれらのエミッ
タを第２インピーダンスで結合して成る歪み補償付き差
動回路に関するものである。
【０００２】
【従来の技術】このような差動回路は米国特許第４６８
２０９８号から電圧−電流変換器の形で既知であり、こ
の回路では電圧源Ｖを具え、第１インピーダンスを抵抗
で構成してこの電圧を電流に変換し、この電流を４個の
トランジスタを具えるトランスリニア回路により増幅し
ている。第１及び第２トランジスタのエミッタ抵抗値の
非直線性により生ずる変換の非直線性を補償するために
、前記米国特許は第３及び第４トランジスタのエミッタ
間に第１抵抗と同一の値の抵抗を配置することを教えて
いる。この補償は小信号の場合に極めて顕著な結果をも
たらす。
２０９８号から電圧−電流変換器の形で既知であり、こ
の回路では電圧源Ｖを具え、第１インピーダンスを抵抗
で構成してこの電圧を電流に変換し、この電流を４個の
トランジスタを具えるトランスリニア回路により増幅し
ている。第１及び第２トランジスタのエミッタ抵抗値の
非直線性により生ずる変換の非直線性を補償するために
、前記米国特許は第３及び第４トランジスタのエミッタ
間に第１抵抗と同一の値の抵抗を配置することを教えて
いる。この補償は小信号の場合に極めて顕著な結果をも
たらす。
【０００３】
【発明が解決しようとする課題】しかし、特にフラッシ
ュ型折り返し補間アナログ−ディジタル変換器の場合に
は差動増幅器の出力において数ボルトのレベルまでの極
めて広いダイナミックレンジに亘って補償を与える必要
がある。本発明の目的のこのような補償を与えることに
ある。
ュ型折り返し補間アナログ−ディジタル変換器の場合に
は差動増幅器の出力において数ボルトのレベルまでの極
めて広いダイナミックレンジに亘って補償を与える必要
がある。本発明の目的のこのような補償を与えることに
ある。
【０００４】
【課題を解決するための手段】この目的のために第２イ
ンピーダンスを第１インピーダンスより小さい公称値を
有するものとする。後に証明するように、この極めて簡
単な変更により第３及び第４トランジスタのベース電流
を補償して歪み指数を少くとも所定の程度まで改善する
ことができる。好適実施例では第２インピーダンスと第
１インピーダンスとの比を０．６５〜０．８５の範囲内
の値とする。
ンピーダンスを第１インピーダンスより小さい公称値を
有するものとする。後に証明するように、この極めて簡
単な変更により第３及び第４トランジスタのベース電流
を補償して歪み指数を少くとも所定の程度まで改善する
ことができる。好適実施例では第２インピーダンスと第
１インピーダンスとの比を０．６５〜０．８５の範囲内
の値とする。
【０００５】前記米国特許から導かれる第１の変形例で
は、差動段を電圧−電流変換器を構成するように変形し
、前記入力端子を第１インピーダンスと直列に配置する
。
は、差動段を電圧−電流変換器を構成するように変形し
、前記入力端子を第１インピーダンスと直列に配置する
。
【０００６】第２の変形例では、差動段を差動ホロワを
構成するように変形し、第１及び第２トランジスタのベ
ースを前記入力端子とする。
構成するように変形し、第１及び第２トランジスタのベ
ースを前記入力端子とする。
【０００７】本発明はマルチホロワ回路、特にフラッシ
ュ型折り返し補間アナログ−ディジタル変換器用のマル
チホロワ回路にも関するものである。
ュ型折り返し補間アナログ−ディジタル変換器用のマル
チホロワ回路にも関するものである。
【０００８】このようなマルチホロワ回路は上述した差
動ホロワ回路を複数個具え、本発明では、ランクｉの差
動ホロワ回路の第１、第２、第３及び第４トランジスタ
をそれぞれＴＡｉ、ＴＡｉ’ 、ＴＣｉ及びＴＣｉ’
で表わし、第１及び第２トランジスタを含む第１群のト
ランジスタの少なくともいくつかのエミッタ間に接続さ
れた第１インピーダンスの各々のアドミッタンスをこの
第１インピーダンスが接続されたエミッタを有する第１
群内の２つのトランジスタのインデックスに対応するイ
ンデックスを付したＹで表わし、第３及び第４トランジ
スタを含む第２群のトランジスタの少くともいくつかの
エミッタ間に接続された第２インピーダンスの各々のア
ドミッタンスをこのインピーダンスが接続されたエミッ
タを有する第２群内の２つのトランジスタのインデック
スに対応するインデックスを付したＹ′で表わしたとき
、ｉ，ｊ，ｉ’及びｊ’と関係なく次の条件； Ｙｉｊ＝Ｙｉ’ｊ’＞Ｙ′ｉｊ＝Ｙ′ｉ’ｊ’Ｙｉｊ’
＝Ｙｊｉ’ ＞Ｙ′ｉｊ’ ＝Ｙ′ｊｉ’ を満足さ
せる。
動ホロワ回路を複数個具え、本発明では、ランクｉの差
動ホロワ回路の第１、第２、第３及び第４トランジスタ
をそれぞれＴＡｉ、ＴＡｉ’ 、ＴＣｉ及びＴＣｉ’
で表わし、第１及び第２トランジスタを含む第１群のト
ランジスタの少なくともいくつかのエミッタ間に接続さ
れた第１インピーダンスの各々のアドミッタンスをこの
第１インピーダンスが接続されたエミッタを有する第１
群内の２つのトランジスタのインデックスに対応するイ
ンデックスを付したＹで表わし、第３及び第４トランジ
スタを含む第２群のトランジスタの少くともいくつかの
エミッタ間に接続された第２インピーダンスの各々のア
ドミッタンスをこのインピーダンスが接続されたエミッ
タを有する第２群内の２つのトランジスタのインデック
スに対応するインデックスを付したＹ′で表わしたとき
、ｉ，ｊ，ｉ’及びｊ’と関係なく次の条件； Ｙｉｊ＝Ｙｉ’ｊ’＞Ｙ′ｉｊ＝Ｙ′ｉ’ｊ’Ｙｉｊ’
＝Ｙｊｉ’ ＞Ｙ′ｉｊ’ ＝Ｙ′ｊｉ’ を満足さ
せる。
【０００９】図面につき本発明を詳細に説明する。図１
は前記米国特許第４６８２０９８号による電圧−電流変
換器を示す。この電圧−電流変換器はダイオード接続ト
ランジスタＱ１ を経て基準電位にある端子１に結合さ
れ且つダイオード接続トランジスタＱ２ を経て端子２
に結合された電流源Ｉ１ ′（値２Ｉ０）を具える。ト
ランジスタＱ３ 及びＱ４ のベースを端子１及び２に
それぞれ接続する。トランジスタＱ３ 及びＱ４ のエ
ミッタを電流源Ｉ２ ′（値２ＩＸ ）に結合する。電
圧源Ｖ及び抵抗Ｒ１ ′を端子１及び２間に直列に配置
し、抵抗Ｒ１ ′は電圧Ｖを電流に変換する。この電流
はトランスリニア回路（Ｑ１ ，Ｑ２ ，Ｑ３ 及びＱ
４ ）により増幅され、トランジスタＱ９ 及びＱ１０
により出力端子に供給される。補償回路５はトランジス
タＱ１ 及びＱ２ のエミッタ抵抗値Ｒｅ Ｑ１ 及び
Ｒｅ Ｑ２ の非直線性を補正する。
は前記米国特許第４６８２０９８号による電圧−電流変
換器を示す。この電圧−電流変換器はダイオード接続ト
ランジスタＱ１ を経て基準電位にある端子１に結合さ
れ且つダイオード接続トランジスタＱ２ を経て端子２
に結合された電流源Ｉ１ ′（値２Ｉ０）を具える。ト
ランジスタＱ３ 及びＱ４ のベースを端子１及び２に
それぞれ接続する。トランジスタＱ３ 及びＱ４ のエ
ミッタを電流源Ｉ２ ′（値２ＩＸ ）に結合する。電
圧源Ｖ及び抵抗Ｒ１ ′を端子１及び２間に直列に配置
し、抵抗Ｒ１ ′は電圧Ｖを電流に変換する。この電流
はトランスリニア回路（Ｑ１ ，Ｑ２ ，Ｑ３ 及びＱ
４ ）により増幅され、トランジスタＱ９ 及びＱ１０
により出力端子に供給される。補償回路５はトランジス
タＱ１ 及びＱ２ のエミッタ抵抗値Ｒｅ Ｑ１ 及び
Ｒｅ Ｑ２ の非直線性を補正する。
【００１０】この補償回路は端子１及び電流源Ｉ３ ′
（値Ｉ０ ）との間にダイオード接続トランジスタＱ７
とトランジスタＱ５ の主電流通路の直列回路を具え
ると共に端子２と電流源Ｉ４ ′（値Ｉ０ ）との間に
ダイオード接続トランジスタＱ８ とトランジスタＱ６
の主電流通路の直列回路を具える。トランジスタＱ５
及びＱ６ のベースとコレクタを交差接続する。エミ
ッタ抵抗Ｒｅ Ｑ１ 及びＲｅ Ｑ２ の補償を与える
ために、抵抗Ｒ１ ′と同一の値Ｒの抵抗Ｒ２ ′をト
ランジスタＱ５ 及びＱ６ のエミッタ間に接続する。
（値Ｉ０ ）との間にダイオード接続トランジスタＱ７
とトランジスタＱ５ の主電流通路の直列回路を具え
ると共に端子２と電流源Ｉ４ ′（値Ｉ０ ）との間に
ダイオード接続トランジスタＱ８ とトランジスタＱ６
の主電流通路の直列回路を具える。トランジスタＱ５
及びＱ６ のベースとコレクタを交差接続する。エミ
ッタ抵抗Ｒｅ Ｑ１ 及びＲｅ Ｑ２ の補償を与える
ために、抵抗Ｒ１ ′と同一の値Ｒの抵抗Ｒ２ ′をト
ランジスタＱ５ 及びＱ６ のエミッタ間に接続する。
【００１１】図２は従来の差動ホロワ回路を示し、この
回路のエミッタ抵抗値も補償する必要がある。従来の差
動ホロワ回路（図２）はトランジスタＴ１ 及びＴ１
′（本例ではｎｐｎ型）を具え、それらのコレクタを電
源電圧ＶＣＣに接続し、それらのベースに差動入力信号
Ｖ１ 及びＶ２ を受信させ、それらのエミッタを抵抗
Ｒ，Ｒ′，Ｒ″の直列接続により相互接続する。同一の
値の２つの電流源Ｉ１ 及びＩ１′をトランジスタＴ１
及びＴ１ ′のエミッタに接続する。抵抗Ｒ及びＲ′
間の接続点及び抵抗Ｒ′及びＲ″間の接続点をもって出
力端子Ｓ１ 及びＳ２ を構成する。これらの出力端子
には電圧Ｖ１ とＶ２ との間の中間電圧が現われる。 このような中間電圧が折り返し補間アナログ−ディジタ
ル変換器に使用される。
回路のエミッタ抵抗値も補償する必要がある。従来の差
動ホロワ回路（図２）はトランジスタＴ１ 及びＴ１
′（本例ではｎｐｎ型）を具え、それらのコレクタを電
源電圧ＶＣＣに接続し、それらのベースに差動入力信号
Ｖ１ 及びＶ２ を受信させ、それらのエミッタを抵抗
Ｒ，Ｒ′，Ｒ″の直列接続により相互接続する。同一の
値の２つの電流源Ｉ１ 及びＩ１′をトランジスタＴ１
及びＴ１ ′のエミッタに接続する。抵抗Ｒ及びＲ′
間の接続点及び抵抗Ｒ′及びＲ″間の接続点をもって出
力端子Ｓ１ 及びＳ２ を構成する。これらの出力端子
には電圧Ｖ１ とＶ２ との間の中間電圧が現われる。 このような中間電圧が折り返し補間アナログ−ディジタ
ル変換器に使用される。
【００１２】このような変換器は、例えば「 Ｐｈ．
Ｄ． Ｔｈｅｓｉｓ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔ
ｅｃｈｎｏｌｏｇｙ 」（オランダ、デルフト、１９８
９年１０月発行）のＲｕｄｙ Ｊ． Ｖａｎ ｄｅ Ｐ
ｌａｓｓｃｈｅ の論文「Ｈｉｇｈ Ｓｐｅｅｄ ａｎ
ｄ Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ Ａ／Ｄ ａｎｄ
Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒｓ 」に開示されている
。この場合には中間信号は折り返し信号から出発して補
間されたコーダ信号である。このような変換器は高電圧
レベル（例えば数ボルト）まで十分な直線性を必要とし
、これは前記変換器の正しい動作に不可欠の要件である
。
Ｄ． Ｔｈｅｓｉｓ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔ
ｅｃｈｎｏｌｏｇｙ 」（オランダ、デルフト、１９８
９年１０月発行）のＲｕｄｙ Ｊ． Ｖａｎ ｄｅ Ｐ
ｌａｓｓｃｈｅ の論文「Ｈｉｇｈ Ｓｐｅｅｄ ａｎ
ｄ Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ Ａ／Ｄ ａｎｄ
Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒｓ 」に開示されている
。この場合には中間信号は折り返し信号から出発して補
間されたコーダ信号である。このような変換器は高電圧
レベル（例えば数ボルト）まで十分な直線性を必要とし
、これは前記変換器の正しい動作に不可欠の要件である
。
【００１３】トランジスタＴ１ ′及びＴ１ のコレク
タエミッタ通路の電流はそれぞれＩ１ ′−ΔＩ及びＩ
１ −ΔＩであり、ΔＩはＴ１ のエミッタから抵抗Ｒ
，Ｒ′及びＲ″を経てＴ１ ′のエミッタへ流れる電流
である。この結果、Ｉ１ がΔＩより十分大きい場合に
のみ信号Ｖ１ 及びＶ２ をトランジスタＴ１ 及びＴ
１ ′のエミッタに正しく再生することができる。更に
、Ｉ１ がΔＩより大きい場合を除いてトランジスタＴ
１ 及びＴ１ ′の電流が変化するとダイナミック状態
の下でこれらトランジスタから引き出されるベース電流
が大きくなり得る。
タエミッタ通路の電流はそれぞれＩ１ ′−ΔＩ及びＩ
１ −ΔＩであり、ΔＩはＴ１ のエミッタから抵抗Ｒ
，Ｒ′及びＲ″を経てＴ１ ′のエミッタへ流れる電流
である。この結果、Ｉ１ がΔＩより十分大きい場合に
のみ信号Ｖ１ 及びＶ２ をトランジスタＴ１ 及びＴ
１ ′のエミッタに正しく再生することができる。更に
、Ｉ１ がΔＩより大きい場合を除いてトランジスタＴ
１ 及びＴ１ ′の電流が変化するとダイナミック状態
の下でこれらトランジスタから引き出されるベース電流
が大きくなり得る。
【００１４】
この回路の歪み（その絶対値）Ｄ１ は
Ｄ１ ＝（Ｖ１ −Ｖ２ ）−（Ｗ１ −Ｗ２ ）
Ｉ１ ＋
ΔＩ ＲＢ
＝ＶＴ ｌｏｇ───────＋２（─────
＋ＲＥ ）ΔＩ
Ｉ１ −ΔＩ β＋１であ
り、ここでＲＢ 及びＲＥ は前記トランジスタのベー
ス及びエミッタリードの抵抗値、βはそれらの電流利得
であり、ＶＴ ＝２６ ｍＶである。
Ｄ１ ＝（Ｖ１ −Ｖ２ ）−（Ｗ１ −Ｗ２ ）
Ｉ１ ＋
ΔＩ ＲＢ
＝ＶＴ ｌｏｇ───────＋２（─────
＋ＲＥ ）ΔＩ
Ｉ１ −ΔＩ β＋１であ
り、ここでＲＢ 及びＲＥ は前記トランジスタのベー
ス及びエミッタリードの抵抗値、βはそれらの電流利得
であり、ＶＴ ＝２６ ｍＶである。
【００１５】
【実施例】図３は本発明による差動ホロワ回路の好適実
施例を示す。図３において、トランジスタＴ１１及びＴ
１２はトランジスタＴ１ 及びＴ１ ′のそれぞれのエ
ミッタとそれぞれの電流源Ｉ１ 及びＩ１ ′との間に
配置されたベース−エミッタ通路を有すると共にそれら
のベースとコレクタを交差結合、即ちＴ１１のコレクタ
をＴ１２のベースに、Ｔ１２のコレクタをＴ１１のベー
スに接続する。トランジスタＴ１ 及びＴ１ ′のエミ
ッタをインピーダンスＺで相互接続し、トランジスタＴ
１１及びＴ１２のエミッタをインピーダンスＺ′で相互
接続する。インピーダンスＺ′は前記米国特許の教えに
よればインピーダンスＺと同一の値にする必要がある。 インピーダンスＺは例えば図２の抵抗Ｒ，Ｒ′及びＲ″
のような抵抗チェーンとすることができる。ダイオード
Ｔ２１及びＴ２２をそれぞれトランジスタＴ１１及びＴ
１２の主電流通路（コレクタ−エミッタ通路）と直列に
配置する。
施例を示す。図３において、トランジスタＴ１１及びＴ
１２はトランジスタＴ１ 及びＴ１ ′のそれぞれのエ
ミッタとそれぞれの電流源Ｉ１ 及びＩ１ ′との間に
配置されたベース−エミッタ通路を有すると共にそれら
のベースとコレクタを交差結合、即ちＴ１１のコレクタ
をＴ１２のベースに、Ｔ１２のコレクタをＴ１１のベー
スに接続する。トランジスタＴ１ 及びＴ１ ′のエミ
ッタをインピーダンスＺで相互接続し、トランジスタＴ
１１及びＴ１２のエミッタをインピーダンスＺ′で相互
接続する。インピーダンスＺ′は前記米国特許の教えに
よればインピーダンスＺと同一の値にする必要がある。 インピーダンスＺは例えば図２の抵抗Ｒ，Ｒ′及びＲ″
のような抵抗チェーンとすることができる。ダイオード
Ｔ２１及びＴ２２をそれぞれトランジスタＴ１１及びＴ
１２の主電流通路（コレクタ−エミッタ通路）と直列に
配置する。
【００１６】トランジスタＴ１ 及びＴ１ ′のエミッ
タは常に同一の電流Ｉ１ を維持するはずである。この
結果ダイナミック状態の下でトランジスタＴ１ 及びＴ
１ ′から引き出されるベース電流が減少する。更に、
Ｉ１ を最早ΔＩより十分に大きくしなくてもよいため
、小寸法のトランジスタＴ１ 及びＴ１ ′を用いるこ
とができ、これによりダイナミック状態の下で入力端子
から引き出される電流が更に減少する。
タは常に同一の電流Ｉ１ を維持するはずである。この
結果ダイナミック状態の下でトランジスタＴ１ 及びＴ
１ ′から引き出されるベース電流が減少する。更に、
Ｉ１ を最早ΔＩより十分に大きくしなくてもよいため
、小寸法のトランジスタＴ１ 及びＴ１ ′を用いるこ
とができ、これによりダイナミック状態の下で入力端子
から引き出される電流が更に減少する。
【００１７】しかし、斯る補償は比較的小振幅の信号に
対し満足に作用するだけである。図３ではベース−コレ
クタ短絡によりダイオードとして接続した２個のトラン
ジスタＴ２２及びＴ２１がトランジスタＴ１ のエミッ
タとトランジスタＴ１１のベースとの間及びトランジス
タＴ１ ′のエミッタとトランジスタＴ１２のベースと
の間に配置されている。Ｔ２１ ，Ｔ１１ ，Ｔ２２及
びＴ１２が同一の寸法（同一の電流に対し同一のベース
−エミッタ電圧）を有する場合、Ｔ２１及びＴ１１にお
ける総合ベース−エミッタ電圧降下とＴ２２及びＴ１２
における総合ベース−エミッタ電圧降下は同一である（
ベース電流の影響は無視）ため、歪みが減少する。
対し満足に作用するだけである。図３ではベース−コレ
クタ短絡によりダイオードとして接続した２個のトラン
ジスタＴ２２及びＴ２１がトランジスタＴ１ のエミッ
タとトランジスタＴ１１のベースとの間及びトランジス
タＴ１ ′のエミッタとトランジスタＴ１２のベースと
の間に配置されている。Ｔ２１ ，Ｔ１１ ，Ｔ２２及
びＴ１２が同一の寸法（同一の電流に対し同一のベース
−エミッタ電圧）を有する場合、Ｔ２１及びＴ１１にお
ける総合ベース−エミッタ電圧降下とＴ２２及びＴ１２
における総合ベース−エミッタ電圧降下は同一である（
ベース電流の影響は無視）ため、歪みが減少する。
【００１８】この回路の歪み（絶対値）をＤ３ とする
と、 Ｄ３ ＝（Ｖ１ −Ｖ２ ）−（Ｗ１ −Ｗ２ ）であ
る。ここで、 Ｅ＝（Ｗ１ −Ｗ２ ）−（Ｘ１ −Ｘ２ ）及び Ｄ４ ＝（Ｖ１ −Ｖ２ ）−（Ｘ１ −Ｘ２ ）＝Ｄ
３ ＋Ｅであると仮定する。
と、 Ｄ３ ＝（Ｖ１ −Ｖ２ ）−（Ｗ１ −Ｗ２ ）であ
る。ここで、 Ｅ＝（Ｗ１ −Ｗ２ ）−（Ｘ１ −Ｘ２ ）及び Ｄ４ ＝（Ｖ１ −Ｖ２ ）−（Ｘ１ −Ｘ２ ）＝Ｄ
３ ＋Ｅであると仮定する。
【００１９】ΔＩ′は抵抗Ｚ′を流れる電流であるもの
とし、ΔＩは抵抗Ｚを流れる電流であるものとし、且つ
電流源Ｉ１ 及びＩ１ ′は同一の値Ｉ１ を有するも
のとする。
とし、ΔＩは抵抗Ｚを流れる電流であるものとし、且つ
電流源Ｉ１ 及びＩ１ ′は同一の値Ｉ１ を有するも
のとする。
【００２０】トランジスタＴ１１のエミッタを流れる電
流はＩ１ ＋ΔＩ′に等しいため、そのベース電流はで
あり、そのコレクタ電流は である。ここでβはトランジスタの電流利得である。
流はＩ１ ＋ΔＩ′に等しいため、そのベース電流はで
あり、そのコレクタ電流は である。ここでβはトランジスタの電流利得である。
【００２１】トランジスタＴ１２のエミッタを流れる電
流はＩ１ −ΔＩ′に等しいため、Ｔ１１及びＴ１２が
同一であるものとするとそのベース電流は であり、そのコレクタ電流は である。
流はＩ１ −ΔＩ′に等しいため、Ｔ１１及びＴ１２が
同一であるものとするとそのベース電流は であり、そのコレクタ電流は である。
【００２２】従って、ダイオード接続トランジスタＴ２
１を流れる電流ＩＴ２１ は β
（Ｉ１ −ΔＩ′）
ＩＴ２１ ＝─────（Ｉ１ ＋ΔＩ
′）＋────────
β＋１
β＋１
β−１ ＝Ｉ１ ＋─
────ΔＩ′＝Ｉ１ ＋ΔＩ
β＋１に等しくなる。
１を流れる電流ＩＴ２１ は β
（Ｉ１ −ΔＩ′）
ＩＴ２１ ＝─────（Ｉ１ ＋ΔＩ
′）＋────────
β＋１
β＋１
β−１ ＝Ｉ１ ＋─
────ΔＩ′＝Ｉ１ ＋ΔＩ
β＋１に等しくなる。
【００２３】同様に、ダイオード接続トランジスタＴ２
２を流れる電流ＩＴ２２ は β
（Ｉ１ ＋ΔＩ′）
ＩＴ２２ ＝─────（Ｉ１ −ΔＩ
′） ＋────────
β＋１
β＋１
β−１ ＝Ｉ１ −
─────ΔＩ′＝Ｉ１ −ΔＩ
β＋１になる。
２を流れる電流ＩＴ２２ は β
（Ｉ１ ＋ΔＩ′）
ＩＴ２２ ＝─────（Ｉ１ −ΔＩ
′） ＋────────
β＋１
β＋１
β−１ ＝Ｉ１ −
─────ΔＩ′＝Ｉ１ −ΔＩ
β＋１になる。
【００２４】このことは、
であることを意味し、
ΔＶ−Ｄ３
ΔＩ＝────── Ｒ０
ΔＶ−Ｄ３ −Ｅ β
＋１ ΔＶ−Ｄ３ ΔＩ′＝─
────────＝─────・──────
Ｒ２
β−１ Ｒ０ であるから
、Ｄ３ ＝０（無歪み）であるものと仮定すると、 になり、よって になる。斯くしてΔＶの所定の値に対し歪みを除去する
ことができる（ＥはΔＶに依存する）。上式はＲ２ が
Ｒ０ より小さいことを示すため、並列に抵抗を付加す
ることにより補償を達成することができる。
ΔＩ＝────── Ｒ０
ΔＶ−Ｄ３ −Ｅ β
＋１ ΔＶ−Ｄ３ ΔＩ′＝─
────────＝─────・──────
Ｒ２
β−１ Ｒ０ であるから
、Ｄ３ ＝０（無歪み）であるものと仮定すると、 になり、よって になる。斯くしてΔＶの所定の値に対し歪みを除去する
ことができる（ＥはΔＶに依存する）。上式はＲ２ が
Ｒ０ より小さいことを示すため、並列に抵抗を付加す
ることにより補償を達成することができる。
【００２５】
実施例：Ｒ０ ＝８００Ω ，Ｒ２ ＝６４０Ω
（Ｒ２ ／Ｒ０ ＝０．８） ΔＶｍａ
ｘ ＝１ＶＰ−Ｐ Ｄ３ ｍａｘ ＝
０．３％ Ｄ３ ＝０ （ΔＶ＝０．
８Ｖに対し）０．３％のＤ３ ｍａｘ は８ビット折り
返し補間Ａ／Ｄ変換器に使用される６ビット変換段に対
し０．２５ビットより良い精度に対応する。
（Ｒ２ ／Ｒ０ ＝０．８） ΔＶｍａ
ｘ ＝１ＶＰ−Ｐ Ｄ３ ｍａｘ ＝
０．３％ Ｄ３ ＝０ （ΔＶ＝０．
８Ｖに対し）０．３％のＤ３ ｍａｘ は８ビット折り
返し補間Ａ／Ｄ変換器に使用される６ビット変換段に対
し０．２５ビットより良い精度に対応する。
【００２６】Ｒ２ ＝Ｒ０ の場合、最大歪みは０．７
％以上になる。実際には比Ｒ２ ／Ｒ０ の計算は５次
までの計算を必要とし、トランジスタの電流及びアーリ
ー効果の関数としての電流利得βの変化も考慮する必要
がる。この比は、試験回路又はシミュレータを用いて比
Ｒ２ ／Ｒ０ の種々の値についてＤ３ 曲線をΔＶの
関数としてプロットすることにより調整することができ
る。シミュレータを用いる場合に好適なソフトウェアと
してはバークレー大学のパブリックドメインプログラム
ＳＰＩＣＥ ＩＩ「Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓ
ｅ Ｅｌｅｃｔｒｏｎｉｃ Ｓｉｍｕｌａｔｏｒ」があ
る。実際に使用し得る比Ｒ２ ／Ｒ０ の値は一般に０
．６５〜０．８５である。比Ｒ２ ／Ｒ０ は歪みＤ３
の正及び負の最大値が等しい絶対値になるように調整
するのが好ましい。特定の周波数範囲内で動作する回路
に対してはこの比の調整は最大動作周波数において行な
うのが好ましい。
％以上になる。実際には比Ｒ２ ／Ｒ０ の計算は５次
までの計算を必要とし、トランジスタの電流及びアーリ
ー効果の関数としての電流利得βの変化も考慮する必要
がる。この比は、試験回路又はシミュレータを用いて比
Ｒ２ ／Ｒ０ の種々の値についてＤ３ 曲線をΔＶの
関数としてプロットすることにより調整することができ
る。シミュレータを用いる場合に好適なソフトウェアと
してはバークレー大学のパブリックドメインプログラム
ＳＰＩＣＥ ＩＩ「Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓ
ｅ Ｅｌｅｃｔｒｏｎｉｃ Ｓｉｍｕｌａｔｏｒ」があ
る。実際に使用し得る比Ｒ２ ／Ｒ０ の値は一般に０
．６５〜０．８５である。比Ｒ２ ／Ｒ０ は歪みＤ３
の正及び負の最大値が等しい絶対値になるように調整
するのが好ましい。特定の周波数範囲内で動作する回路
に対してはこの比の調整は最大動作周波数において行な
うのが好ましい。
【００２７】集積回路技術では抵抗の比は極めて精密で
ある。現在の技術では同一公称値の２つの抵抗の差は１
％以下である。しかし、絶対値の精度はかなり小さい。 この補償の利点は、重要なのはＲ２ とＲ０ との比で
ある点にある。
ある。現在の技術では同一公称値の２つの抵抗の差は１
％以下である。しかし、絶対値の精度はかなり小さい。 この補償の利点は、重要なのはＲ２ とＲ０ との比で
ある点にある。
【００２８】図４及び図５はΔＶ（＝Ｖ１ −Ｖ２ ）
、Ｗ１ −Ｗ２ 、Ｘ１ −Ｘ２ 、Ｄ３ 及びＤ４
をΔＶの最大振幅のパーセントでＤＸ軸に沿って表わし
たΔＶの関数としてＹ軸に沿ってプロットしたグラフを
示す。尚、Ｄ３ 及びＤ４ はそれらの変化を一層明瞭
にするためにＹ軸に沿ってスケールダウンして示してあ
る。
、Ｗ１ −Ｗ２ 、Ｘ１ −Ｘ２ 、Ｄ３ 及びＤ４
をΔＶの最大振幅のパーセントでＤＸ軸に沿って表わし
たΔＶの関数としてＹ軸に沿ってプロットしたグラフを
示す。尚、Ｄ３ 及びＤ４ はそれらの変化を一層明瞭
にするためにＹ軸に沿ってスケールダウンして示してあ
る。
【００２９】図４はＲ２ ＝Ｒ０ の場合である。この
場合には歪みＤ３ はΔＶの関数として規則正しく増加
する。
場合には歪みＤ３ はΔＶの関数として規則正しく増加
する。
【００３０】図５はＲ２ ＜Ｒ０ の場合である。この
場合には歪みＤ３ （実線はＲ２ ／Ｒ０ ＝０．９５
の場合）は最初僅かに負になり、次いで所定のΔＶに対
し零になり（前記の式参照）、最大歪みは図４の場合よ
り小さくなる。歪みＤ４ は図４の場合より大きくなる
。破線曲線はＲ２ が上記の場合より小さくＲ２ ／Ｒ
０ ＝０．８の場合のＤ３ を示す。この場合にはΔＶ
の小さい値に対し曲線Ｄ３ は一層負になり、Ｄ３ は
上記の場合より大きいΔＶの値に対し零を通過し、ΔＶ
＝１００％に対する歪みが上記の場合より小さくなる。
場合には歪みＤ３ （実線はＲ２ ／Ｒ０ ＝０．９５
の場合）は最初僅かに負になり、次いで所定のΔＶに対
し零になり（前記の式参照）、最大歪みは図４の場合よ
り小さくなる。歪みＤ４ は図４の場合より大きくなる
。破線曲線はＲ２ が上記の場合より小さくＲ２ ／Ｒ
０ ＝０．８の場合のＤ３ を示す。この場合にはΔＶ
の小さい値に対し曲線Ｄ３ は一層負になり、Ｄ３ は
上記の場合より大きいΔＶの値に対し零を通過し、ΔＶ
＝１００％に対する歪みが上記の場合より小さくなる。
【００３１】従って、実際にはＲ２ の値を、選択した
基準に応じた歪みＤ３ の最適化が得られるように選択
することができ、例えば所定値以下の（正又は負）最大
歪み、もっと正確に言えば所定のミッドスケール値以下
の正歪みが得られるように選択することができる。これ
らの曲線及びＲ２ の値はシミュレーションにより得る
のが好ましい。
基準に応じた歪みＤ３ の最適化が得られるように選択
することができ、例えば所定値以下の（正又は負）最大
歪み、もっと正確に言えば所定のミッドスケール値以下
の正歪みが得られるように選択することができる。これ
らの曲線及びＲ２ の値はシミュレーションにより得る
のが好ましい。
【００３２】図６は上述した単位回路を複数個組み合わ
せた回路を示し、この回路では（同一のトランジスタ対
のエミッタ間だけでなく）全てのトランジスタのエミッ
タ間にアドミッタンスを配置することができる。（ＴＡ
１ ，ＴＡ１’ ），（ＴＡ２ ，ＴＡ２’ ）−−−
（ＴＡｉ ，ＴＡｉ’ ），（ＴＡｊ ，ＴＡｊ’
）が同一の入力信号を受信するトランジスタ対であるも
のとする。Ｙ１２はトランジスタＴＡ１及びＴＡ２のエ
ミッタ間に配置されたアドミッタンスである。 Ｙ１’２’はトランジスタＴＡ１’ ， ＴＡ２’ の
エミッタ間に配置されたアドミッタンスである。
せた回路を示し、この回路では（同一のトランジスタ対
のエミッタ間だけでなく）全てのトランジスタのエミッ
タ間にアドミッタンスを配置することができる。（ＴＡ
１ ，ＴＡ１’ ），（ＴＡ２ ，ＴＡ２’ ）−−−
（ＴＡｉ ，ＴＡｉ’ ），（ＴＡｊ ，ＴＡｊ’
）が同一の入力信号を受信するトランジスタ対であるも
のとする。Ｙ１２はトランジスタＴＡ１及びＴＡ２のエ
ミッタ間に配置されたアドミッタンスである。 Ｙ１’２’はトランジスタＴＡ１’ ， ＴＡ２’ の
エミッタ間に配置されたアドミッタンスである。
【００３３】もっと一般的に、Ｙｉｊ又はＹｊｉは、ｉ
及びｊの値と関係なく、トランジスタＴＡｉ及びＴＡｊ
のエミッタ間に配置されたインピーダンス（又は回路網
）のアドミッタンスを表わす。
及びｊの値と関係なく、トランジスタＴＡｉ及びＴＡｊ
のエミッタ間に配置されたインピーダンス（又は回路網
）のアドミッタンスを表わす。
【００３４】Ｙｉ’ｊ 又はＹｊｉ’ は、ｉ及びｊの
値と関係なく、トランジスタＴＡｉ’ 及びＴＡｊのエ
ミッタ間に配置されたインピーダンス（又は回路網）の
アドミッタンスを表わす。
値と関係なく、トランジスタＴＡｉ’ 及びＴＡｊのエ
ミッタ間に配置されたインピーダンス（又は回路網）の
アドミッタンスを表わす。
【００３５】ＴＢ１ ，ＴＢ２ ， −−−ＴＢｉ ，
−−− ，ＴＢｊ ，ＴＢ１’ ， ＴＢ２’ −−
− ＴＢｉ’ ， −−− ＴＢｊ’ は同一のインデ
ックスを有する上述のトランジスタと関連するダイオー
ド接続補償トランジスタであるものとする。
−−− ，ＴＢｊ ，ＴＢ１’ ， ＴＢ２’ −−
− ＴＢｉ’ ， −−− ＴＢｊ’ は同一のインデ
ックスを有する上述のトランジスタと関連するダイオー
ド接続補償トランジスタであるものとする。
【００３６】最后に、（ＴＣ１ ，ＴＣ１’ ），（Ｔ
Ｃ２ ，ＴＣ２’ ）， −−− （ＴＣｉ ，ＴＣｉ
’ ），−−− （ＴＣｊ ，ＴＣｊ’ ）は同一のイ
ンデックスを有する上述のトランジスタ対と関連する交
差結合ベース−コレクタを有するトランジスタ対である
ものとする。
Ｃ２ ，ＴＣ２’ ）， −−− （ＴＣｉ ，ＴＣｉ
’ ），−−− （ＴＣｊ ，ＴＣｊ’ ）は同一のイ
ンデックスを有する上述のトランジスタ対と関連する交
差結合ベース−コレクタを有するトランジスタ対である
ものとする。
【００３７】Ｙ′１２はトランジスタＴＣ１及びＴＣ２
のエミッタ間に配置されたインピーダンス又は回路網の
インピーダンスである。Ｙ′１’２’はトランジスタＴ
Ｃ１’ 及びＴＣ２’ のエミッタ間に配置されたイン
ピーダンス又は回路網のインピーダンスである。Ｙ′ｉ
ｊ又はＹ′ｊｉ（ｉ，ｊの値と無関係）はトランジスタ
ＴＣｉ及びＴＣｊのエミッタ間に配置されたインピーダ
ンス又は回路網のインピーダンスである。Ｙ′ｉ’ｊ
又はＹ′ｊｉ’ （ｉ，ｊの値と無関係）はトランジス
タＴＣｉ’ 及びＴＣｊのエミッタ間に配置されたイン
ピーダンス又は回路網のインピーダンスである。
のエミッタ間に配置されたインピーダンス又は回路網の
インピーダンスである。Ｙ′１’２’はトランジスタＴ
Ｃ１’ 及びＴＣ２’ のエミッタ間に配置されたイン
ピーダンス又は回路網のインピーダンスである。Ｙ′ｉ
ｊ又はＹ′ｊｉ（ｉ，ｊの値と無関係）はトランジスタ
ＴＣｉ及びＴＣｊのエミッタ間に配置されたインピーダ
ンス又は回路網のインピーダンスである。Ｙ′ｉ’ｊ
又はＹ′ｊｉ’ （ｉ，ｊの値と無関係）はトランジス
タＴＣｉ’ 及びＴＣｊのエミッタ間に配置されたイン
ピーダンス又は回路網のインピーダンスである。
【００３８】入力トランジスタ（ＴＡ１ −−−ＴＡｊ
）を駆動する入力信号が同一の同相電圧を有する差動信
号であるものとすれば、電流平衡を得る次の要件：Ｙｉ
ｊ＝Ｙｉ’ｊ’ Ｙｉｊ’ ＝Ｙｉ’ｊ を満足する場合に最適な動作が得られる。このことはア
ドミッタンスＹ′についても言え、 Ｙ′ｉｊ＝Ｙ′ｉ’ｊ’ Ｙ′ｉｊ’ ＝Ｙ′ｉ’ｊ とする。更に、アドミッタンスＹ′ｉｉ’ （即ち同一
の補償トランジスタ対のエミッタ間に配置されたインピ
ーダンスのアドミッタンス）はアドミッタンスＹｉｉ’
（即ち同一の差動トランジスタ対のエミッタ間に配置
されたインピーダンスのアドミッタンス）より小さい公
称値を有するものとする。
）を駆動する入力信号が同一の同相電圧を有する差動信
号であるものとすれば、電流平衡を得る次の要件：Ｙｉ
ｊ＝Ｙｉ’ｊ’ Ｙｉｊ’ ＝Ｙｉ’ｊ を満足する場合に最適な動作が得られる。このことはア
ドミッタンスＹ′についても言え、 Ｙ′ｉｊ＝Ｙ′ｉ’ｊ’ Ｙ′ｉｊ’ ＝Ｙ′ｉ’ｊ とする。更に、アドミッタンスＹ′ｉｉ’ （即ち同一
の補償トランジスタ対のエミッタ間に配置されたインピ
ーダンスのアドミッタンス）はアドミッタンスＹｉｉ’
（即ち同一の差動トランジスタ対のエミッタ間に配置
されたインピーダンスのアドミッタンス）より小さい公
称値を有するものとする。
【図１】米国特許第４６８２０９８号による電圧−電流
変換器の回路図である。
変換器の回路図である。
【図２】従来の差動ホロワ回路の回路図である。
【図３】本発明による差動ホロワ回路の好適実施例の回
路図である。
路図である。
【図４】従来の回路の入力信号対歪み特性を示すグラフ
である。
である。
【図５】本発明回路の入力信号対歪み特性を示すグラフ
である。
である。
【図６】本発明によるマルチホロワ回路の回路図である
。
。
Ｑ１ ，Ｔ１ 第１トランジスタ
Ｑ２ ，Ｔ１ ′ 第２トランジスタＱ５ ，Ｔ１２
第３トランジスタ Ｑ６ ，Ｔ１１ 第４トランジスタ Ｑ７ ，Ｔ２２ 第１ダイオード Ｑ８ ，Ｔ２１ 第２ダイオード Ｉ３ ′，Ｉ１ 第１電流源 Ｉ４ ′，Ｉ１ ′ 第２電流源 Ｒ１ ′，Ｚ 第１インピーダンス
第３トランジスタ Ｑ６ ，Ｔ１１ 第４トランジスタ Ｑ７ ，Ｔ２２ 第１ダイオード Ｑ８ ，Ｔ２１ 第２ダイオード Ｉ３ ′，Ｉ１ 第１電流源 Ｉ４ ′，Ｉ１ ′ 第２電流源 Ｒ１ ′，Ｚ 第１インピーダンス
Claims (6)
- 【請求項１】 エミッタを第１インピーダンス（Ｒ１
′，Ｚ）により結合した第１トランジスタ（Ｑ１ ，
Ｔ１ ）及び第２トランジスタ（Ｑ２ ，Ｔ１ ′）を
具える差動段と、入力信号源（Ｖ，Ｖ１ ，Ｖ２ ）用
の入力端子と、歪み補償回路とを具え、該歪み補償回路
は前記第１トランジスタ（Ｑ１ ，Ｔ１ ）のエミッタ
と第１電流源（Ｉ３ ′，Ｉ１ ′）との間に第１ダイ
オード（Ｑ７ ，Ｔ２２）と第３トランジスタ（Ｑ５
，Ｔ１２）の主電流通路を直列に具えると共に前記第２
トランジスタ（Ｑ２ ，Ｔ１ ′）のエミッタと第２電
流源（Ｉ４ ′，Ｉ１ ）との間に第２ダイオード（Ｑ
８ ，Ｔ２１）と第４トランジスタ（Ｑ６ ，Ｔ１１）
の主電流通路を直列に具え、第３トランジスタ（Ｑ５
，Ｔ１２）及び第４トランジスタ（Ｑ６ ，Ｔ１１）の
ベースとコレクタを交差接続すると共にそれらのエミッ
タを第２インピーダンス（Ｒ２ ′，Ｚ′）で結合して
成る歪み補償付き差動回路において、前記第２インピー
ダンス（Ｒ２ ′，Ｚ′）は前記第１インピーダンス（
Ｒ１ ′，Ｚ）の公称値より小さい公称値を有するもの
としたことを特徴とする歪み補償付き差動回路。 - 【請求項２】 前記第１インピーダンス（Ｒ１ ′，
Ｚ）及び前記第２インピーダンス（Ｒ２ ′，Ｚ′）は
抵抗性であることを特徴とする請求項１記載の回路。 - 【請求項３】 前記第２インピーダンスと前記第１イ
ンピーダンスの比は０．６５〜０．８５の範囲内の値で
あることを特徴とする請求項１又は２記載の回路。 - 【請求項４】 前記差動段は電圧−電流変換器を形成
するよう既知の如く構成し、前記入力端子を前記第１イ
ンピーダンス（Ｒ１ ′，Ｚ）と直列に配置したことを
特徴とする請求項１〜３の何れかに記載の回路。 - 【請求項５】 前記差動段は差動ホロワを形成するよ
う構成し、前記第１及び第２トランジスタのベースを前
記入力端子としたことを特徴とする請求項１〜３の何れ
かに記載の回路。 - 【請求項６】 請求項５記載の差動ホロワ回路を複数
個具えたマルチ差動ホロワ回路であって、ランクｉの差
動ホロワ回路の第１、第２、第３及び第４トランジスタ
をそれぞれＴＡｉ、ＴＡｉ’ 、ＴＣｉ及びＴＣｉ’
で表わし、第１及び第２トランジスタを含む第１群のト
ランジスタの少なくともいくつかのエミッタ間に接続さ
れた第１インピーダンスの各々のアドミッタンスをこの
第１インピーダンスが接続されたエミッタを有する第１
群内の２つのトランジスタのインデックスに対応するイ
ンデックスを付したＹで表わし、第３及び第４トランジ
スタを含む第２群のトランジスタの少くともいくつかの
エミッタ間に接続された第２インピーダンスの各々のア
ドミッタンスをこのインピーダンスが接続されたエミッ
タを有する第２群内の２つのトランジスタのインデック
スに対応するインデックスを付したＹ′で表わしたとき
、ｉ，ｊ，ｉ’及びｊ’と関係なく次の条件； Ｙｉｊ＝Ｙｉ’ｊ’＞Ｙ′ｉｊ＝Ｙ′ｉ’ｊ’Ｙｉｊ’
＝Ｙｊｉ’ ＞Ｙ′ｉｊ’ ＝Ｙ′ｊｉ’ を満足さ
せてあることを特徴とするマルチ差動ホロワ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9005009 | 1990-04-19 | ||
| FR9005009A FR2661291A1 (fr) | 1990-04-19 | 1990-04-19 | Circuit suiveur differentiel. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04227306A true JPH04227306A (ja) | 1992-08-17 |
Family
ID=9395895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3109650A Pending JPH04227306A (ja) | 1990-04-19 | 1991-04-16 | 歪み補償付き差動回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5138276A (ja) |
| EP (1) | EP0453034B1 (ja) |
| JP (1) | JPH04227306A (ja) |
| DE (1) | DE69111504T2 (ja) |
| FR (1) | FR2661291A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250911A (en) * | 1992-04-20 | 1993-10-05 | Hughes Aircraft Company | Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent |
| EP0584437B1 (en) * | 1992-08-26 | 2000-06-07 | STMicroelectronics S.r.l. | Transconductor stage |
| US5606288A (en) * | 1995-08-08 | 1997-02-25 | Harris Corporation | Differential transimpedance amplifier |
| US5587689A (en) * | 1995-09-28 | 1996-12-24 | Analog Devices, Inc. | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion |
| JP2874616B2 (ja) * | 1995-10-13 | 1999-03-24 | 日本電気株式会社 | Ｏｔａ及びマルチプライヤ |
| KR20010101713A (ko) * | 1999-11-27 | 2001-11-14 | 롤페스 요하네스 게라투스 알베르투스 | 전기 회로를 테스트하는 방법 및 그 회로와 회로 설계 방법 |
| US6249184B1 (en) * | 1999-11-30 | 2001-06-19 | Texas Instruments Incorporated | Rail-to-rail input stage |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6908784A (ja) * | 1969-06-10 | 1970-12-14 | ||
| USRE30572E (en) * | 1976-05-27 | 1981-04-07 | Rca Corporation | Low distortion signal amplifier arrangement |
| US4267516A (en) * | 1979-08-03 | 1981-05-12 | Tektronix, Inc. | Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion |
| US4456887A (en) * | 1980-09-25 | 1984-06-26 | Pioneer Electronic Corporation | Differential amplifier |
| NL8501882A (nl) * | 1985-07-01 | 1987-02-02 | Philips Nv | Signaalspanning-stroom omzetter. |
| JPH0775289B2 (ja) * | 1986-03-03 | 1995-08-09 | 株式会社日立製作所 | 相互コンダクタンス増幅回路 |
| US4794348A (en) * | 1988-04-15 | 1988-12-27 | Motorola, Inc. | Linear wideband differential amplifier and method for linearizing the same |
-
1990
- 1990-04-19 FR FR9005009A patent/FR2661291A1/fr not_active Withdrawn
-
1991
- 1991-04-15 EP EP91200878A patent/EP0453034B1/fr not_active Expired - Lifetime
- 1991-04-15 DE DE69111504T patent/DE69111504T2/de not_active Expired - Fee Related
- 1991-04-16 US US07/686,328 patent/US5138276A/en not_active Expired - Fee Related
- 1991-04-16 JP JP3109650A patent/JPH04227306A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0453034A1 (fr) | 1991-10-23 |
| DE69111504D1 (de) | 1995-08-31 |
| EP0453034B1 (fr) | 1995-07-26 |
| US5138276A (en) | 1992-08-11 |
| DE69111504T2 (de) | 1996-03-21 |
| FR2661291A1 (fr) | 1991-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755766A (en) | Differential to single-ended converter | |
| US4390848A (en) | Linear transconductance amplifier | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| US20070241818A1 (en) | Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPH0452645B2 (ja) | ||
| JPH077342A (ja) | 差動増幅器 | |
| JPH04227306A (ja) | 歪み補償付き差動回路 | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| US5471132A (en) | Logarithmic and exponential converter circuits | |
| US5126586A (en) | Wideband differential voltage-to-current converters | |
| JPH06232655A (ja) | シングルエンド−差動変換器 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
| KR970003778B1 (ko) | 개선된 직선성을 갖는 증폭회로 | |
| JPH04369105A (ja) | 増幅器 | |
| JPH0478044B2 (ja) | ||
| JP3507530B2 (ja) | 対数変換回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP3063124B2 (ja) | 増幅回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 |