KR970003778B1

KR970003778B1 - 개선된 직선성을 갖는 증폭회로

Info

Publication number: KR970003778B1
Application number: KR1019900017447A
Authority: KR
Inventors: 가즈히사 이시구로; 야스노리 사또
Original assignee: 상요덴기 가부시기가이샤; 이우에 사또시
Priority date: 1989-10-31
Filing date: 1990-10-30
Publication date: 1997-03-21
Anticipated expiration: 2010-10-30
Also published as: US5065112A; EP0426120A3; EP0426120B1; EP0426120A2; DE69024914D1; DE69024914T2; KR910008938A

Abstract

요약없음

Description

개선된 직선성을 갖는 증폭회로

제1도는, 종래의 증폭회로의 회로도이다.

제2도는, 종래의 승산회로의 회로도이다.

제3도는, 본 발명에 따른 증폭회로의 회로도이다.

제4도는, 본 발명에 따르는 승산회로의 회로도이다.

*도면의 주요부분에 대한 부호의 설명*

18,19,20,21,22,24,25,26,27,28,29,33,34,36,37,114,115,116,117,135,136,137,138,141,142,143,144 : 트랜지스터

23,118 : 저항31,32 : 다이오드

35 : 가변 전류원

본 발명은, 일반적으로 증폭회로에 관한 것으로, 특히, 개선된 직선성을 갖는 증폭회로에 관한 것이다. 본 발명은, 차동 증폭기를 이용한 증폭회로에 특별한 적용성을 갖는다.

대체로, 증폭회로에서는, 입력신호 레벨의 넓은 범위에 있어서 입력신호와 출력신호와의 사이의 직선성이 요구된다.

예를 들면, 코드레스 전화기나, 트랜시버 등에 있어서 사용되는 수신회로는, 수신된 음성신호를 증폭하기 위한 증폭회로를 구비하고 있다. 일반적으로, 수신 전파중에는, 음성신호 외에 어떠한 노이즈도 포함되어 있다. 결국, 이것은, 음성신호 레벨이 작은 경우, 노이즈가 음성신호에 대해서 상대적으로 두드러져 버리는 것을 의미하고 있다. 이로 인해, 증폭회로는 음성신호를 증폭하기 때문이다. 특히, 음성신호 레벨이 광범위하게 걸치기 위해서 증폭회로는 광범위한 동적 범위 즉, 압출력간의 직선성이 요구되는 것이다.

차동 증폭회로는, 여러 가지 전기신호를 위한 증폭회로에 있어서 자주 사용되고 있고, 상기의 음성신호를 위한 증폭회로에 있어서도 사용되고 있다. 그렇지만, 차동 증폭기 자체가 입력신호와 출력신호의 사이의 비 직선성을 갖고 있기 때문에, 증폭된 음성신호는, 왜곡을 자주 갖는다. 우선, 이점에 관해서 아래에 설명한다.

제1도는, 종래의 증폭회로의 회로도이다. 제1도를 참조하면, 이 증폭회로는, npn 트랜지스터(1 및 2), 정전류원(3 및 4) 및 저항(5)에 의해 구성된 제1차동 증폭기와, 차동 증폭기에서 발생된 출력신호를 대수신호로 변환하는 다이오드(6 및 7)과, npn 트랜지스터(8 및 9) 및 가변 전류원(10)에 의해서 구성된 제2의 차동 증폭기와, pnp 트랜지스터(11 및 12)에 의해서 구성되는 전류 밀러회로를 포함한다. 제2차동 증폭기와 전류 밀러회로에 의해, 대수 변환된 신호를 지수 변환하기 위한 지수 변환회로가 구성된다.

트랜지스터(1)은, 베이스가 입력신호 V를 받도록 접속된다. 트랜지스터(2)는, 베이스가 예정된 정전압 V_B를 받도록 접속된다. 트랜지스터(1)은, 에미터가 정전류 I_D를 흐르게 하는 것이 가능한 정전류원(3)을 통하여 접지된다. 트랜지스터(2)는 에미터가 정전류 I_D를 흐르게 하는 것이 가능한 정전류원(4)를 통하여 접지된다. 트랜지스터(1 및 2)의 에미터 사이에, 저항(5)가 접속된다. 저항(5)는 제1차동 증폭기의 이득을 올리기 위해 설치되어 있다.

각 다이오드(6 및 7)은, 전원 Vcc와 트랜지스터(1 및 2)의 콜렉터와의 사이에 각각 접속된다. 트랜지스터(8)은, 베이스가 트랜지스터(2)의 콜렉터에 접속된다. 트랜지스터(9)는, 베이스가 트랜지스터(1)의 콜렉터에 접속된다. 트랜지스터(8 및 9)는 에미터가 공통 접지되고, 그 공통 접속 노드와 접지와의 사이에 가변전류 I_G를 흐르게 하는 것이 가능한 가변전류원(10)이 접속된다. 다이오드 접속된 트랜지스터(11)은, 전원 Vcc와 트랜지스터(8)의 콜렉터와의 사이에 접속된다. 트랜지스터(12)는, 전원 Vcc와 트랜지스터(9)와의 사이에 접속된다. 트랜지스터(9 및 12)의 공통 접속 노드를 통하여 출력전류 Io가 발생된다.

동작에 있어서, 입력신호 V가 트랜지스터(1)의 베이스에 부여되고, 부여된 입력신호 V가 트랜지스터(1 및 2)에 의해서 전류신호로 변환된다. 변환된 전류신호는, 다이오드(6 및 7)에 의해서 대수신호로 변환된다. 대수 변환된 2개의 신호는, 트랜지스터(8 및 9)의 베이스에 각각 부여된다. 따라서, 트랜지스터(8 및 9)의 베이스간 가변전류 I_G와의 곱에 기초해서 결정되는 출력전류 Io가 트랜지스터(9)의 콜렉터를 통하여 출력된다.

제1도에 도시한 증폭회로는, 상기와 같은 동작을 행하는 것이지만, 그 직선성에 관해서 아래와 같은 불편함이 생기고 있다. 즉, 트랜지스터(1 및 2)의 에미터 사이에 저항(5)가 접속되어 있으므로, 입력신호 V가 전류신호로 변환될 때 트랜지스터(1 및 2)가 갖는 비 직선성의 에미터 내부 저항을 무시할 수 없다. 더욱 구체적으로는, 트랜지스터(1)의 에미터 전류를 I_E, 트랜지스터(1 및 2)의 에미터 내부 저항을 r_e, 저항(5)의 저항값을 R로 하면, I_E는 다음 식에 의해 나타난다.

I_E= (V-V_B)/(R+2·r_e) …………………………………………… (1)

트랜지스터(1 및 2)에 의한 전류 변환의 직선성을 개선하기 위해서는, 에미터 내부 저항 r_e에 의한 에미터 전류 I_E에로의 영향을 더욱 작게할 필요가 있다. 따라서, 저항(5)의 값 R를 R>>2·r_e로 설정하거나, 또는 에미터 전류 I_E를 증대시킴으로써 에미터 내부 저항 r_e를 감소시킬 필요가 있다. 그렇지만, 전자의 대책이 행해지면, 제1도에 도시한 증폭회로의 이득이 감소된다. 한편, 후자의 대책이 행해지면, 소비 전류의 증대가 야기된다. 그 결과, 제1도에 도시한 회로의 이득 감소나 소비 전류의 증대를 야기함이 없이, 직선성을 개선하고, 또한 광범위한 동적 범위를 확보할 수 없었다. 제2도는, 제1도에 도시한 차동 증폭기를 이용한 종래의 승산회로의 회로도이다.

동작에 있어서, 입력신호 V_L이 트랜지스터(106)의 베이스에 부여되므로, 입력신호 V_L이 트랜지스터(106,107) 및 저항(108)에 의해 전류신호로 변환된다. 트랜지스터(106)의 콜렉터 전류는 트랜지스터(109 및 110)을 통하여 트랜지스터(121 및 122)의 에미터에 부여된다. 트랜지스터(107)의 콜렉터 전류는 트랜지스터(111 및 112)를 통하여 트랜지스터(123 및 124)의 에미터에 부여된다.

입력신호 V_R이 트랜지스터(116)의 베이스에 부여되므로, 입력신호 V_R이 트랜지스터(116,117) 및 저항(118)에 의해 전류신호로 변화된다. 트랜지스터(116 및 117)의 각 콜렉터 전류는 다이오드(119 및 120)에 의해 각각 대수신호로 변환된다. 변환된 2개의 신호는 트랜지스터(122 및 123)의 베이스와 트랜지스터(121 및 124)의 베이스에 각각 부여된다. 그결과, 트랜지스터(121,122,123 및 124)에 의해 V_L과 V_R의 승산이 행해지고, 출력전류 Iout가 얻어진다.

제2도에 도시한 승산회로에 있어서도, 제1도에 도시한 증폭회로와 마찬가지의 불편함이 생긴다. 이하 이 점에 대해서 설명하겠다. 제2도에 도시한 승산회로에 있어서도, 제1차동 증폭기를 구성하는 트랜지스터(106 및 107)의 에미터 사이에 저항(108)이 접속되어 있다. 따라서, 입력신호 V_L이 전류신호로 변환될 때, 트랜지스터(106 및 107) 자체가 갖는 비 직선성의 에미터 저항을 무시할 수가 없다. 마찬가지로, 제2차동 증폭기를 구성하는 트랜지스터(116 및 117)의 에미터 사이에 저항(118)이 접속되어 있으므로, 입력신호 V_R의 전류 변환에 의해 트랜지스터(116 및 117)의 비 직선성의 에미터 저항을 무시할 수가 없다.

보다 구체적으로는, 각 트랜지스터(106 및 116)의 에미터 전류를 각각 I_E1, I_E2, 트랜지스터(106,107,116 및 117)의 각 에미터 저항을 r_e, 저항(108 및 118)의 각 저항값을 각각 R1, R2로 하면, I_E1, I_E2및 Iout은 다음 식으로 나타난다.

I_E1= (V_L-V_B)/(R1+2·r_e) ……………………………………………… (2)

I_E2= (V_R-V_B)/(R2+2·re) ……………………………………………… (3)

Iout = 2·I_E1·I_E2/I_D……………………………………………………… (4)

식(4)에 식(2) 및 식(3)을 대입함으로써, 다음 식이 얻어진다.

Iout = 2·(V_L-V_B)/

(R1+2·r_e)·(V_R-V_B)

/(R2+2·r_e)/(1/I_D) ………………………………………………………… (5)

제1도에 도시한 증폭회로의 경우와 마찬가지로, 제2도에 도시한 승산회로의 양호한 직선성을 확보하기 위해서는, 식 2·r_e가 무시될 수 있는 것이 양호한다. 따라서, R1>>2·r_e또한, R2>>2·r_e, 또는 에미터 전류 I_E1및 I_E2를 증대시킴으로써 트랜지스터(106,107,116 및 117)의 에미터 저항 r_e을 감소시킬 필요가 있다. 그러나, 전자의 경우에서는, 제2도에 도시한 승산회로의 이득의 감소를 피할 수가 없다. 또한, 후자의 경우에서도, 소비 전력의 증가를 방지할 수 없다.

본 발명의 한 목적은 차동 증폭기를 포함한 증폭회로에 있어서, 넓은 동적 범위를 확보하기 위해, 직선성을 개선하는 것이다.

본 발명의 또 하나의 목적은 이득의 감소를 야기시키지 않고, 차동 증폭기를 포함하는 증폭회로의 직선성을 개선하는 것이다.

본 발명의 또 하나의 목적은, 소비 전류의 증대를 야기시키지 않고, 차동 증폭기를 포함한 증폭회로의 직선성을 개선하는 것이다.

본 발명의 또 하나의 목적은 이득의 감소를 야기시키지 않고, 차동 증폭기를 포함한 승산회로의 직선성을 개선하는 것이다.

본 발명의 또 하나의 목적은, 소비 전류의 증대를 야기시키지 않고, 차동 증폭기를 포함한 승산회로의 직선성을 개선하는 것이다.

이하, 본 발명이 실시예에 대해서 도면을 참조하여 설명하겠다.

제3도를 참조하면, 본 발명의 한 실시예를 도시한 증폭회로는 npn 트랜지스터(20,21 및 22)에 의해서 구성된 제3차동 증폭기와, npn 트랜지스터(18,19 및 22)에 의해서 구성된 제1차동 증폭기와, 다이오드(31 및 32)에 의해서 구성된 대수 변환 회로와, npn 트랜지스터(33,34) 및 가변전류 I_G가 흐르는 가변 전류원(35)에 의해 구성된 제4차동 증폭기와 npn 트랜지스터(24,25 및 28)에 의해서 구성된 제2차동 증폭기를 포함한다. npn 트랜지스터(13,14,22,28 및 30)에 의해서 전류 밀러 회로가 구성된다.

예정된 정전류 I_D가 흐르는 정전류원(15)와 다이오드 접속된 npn 트랜지스터(13)이 전원 Vcc와 접지 사이에 직렬로 접속된다. 트랜지스터(13 및 14)의 에미터는 접지된다. 전류 밀러를 구성하는 pnp 트랜지스터(16 및 17)은 전원 V에 공통 접속된다. 다이오드 접속된 트랜지스터(16)은 콜렉터가 트랜지스터(14)의 콜렉터에 접속된다. 따라서, 트랜지스터(17)의 콜렉터를 통하여 전류 I_D가 흐른다.

트랜지스터(18)은, 콜렉터가 트랜지스터(17)의 콜렉터에 접속된다. 트랜지스터(19)는 콜렉터가 전원 Vcc에 접속된다. 트랜지스터(18)은 콜렉터와 베이스가 공통 접속되어 있으므로, 그 콜렉터 출력이 베이스에 전부 궤환된다. 트랜지스터(18 및 20)의 베이스는 공통 접속되고, 그 공통 접속 노드는 저항(23)을 통하여 입력신호 V를 받도록 접속된다. 트랜지스터(18,19,20 및 21)은 에미터가 공통 접속되고, 트랜지스터(22)는 트랜지스터(14)의 4배의 트랜지스터 크기를 갖고, 정전류원으로서 동작한다. 트랜지스터(22)는 베이스가 트랜지스터(14)의 베이스에 접속된다.

트랜지스터(24)는 베이스가 트랜지스터(18)의 베이스에 접속된다. 트랜지스터(25)는 베이스가 예정된 정전압 V_B를 받도록 접속된다. 트랜지스터(24 및 25)는 에미터가 공통 접속되고, 그 공통 접속 노드와 접지 사이에 트랜지스터(28)이 접속된다. 트랜지스터(28)은 베이스가 트랜지스터(14)의 베이스에 접속된다. 따라서, 트랜지스터(28)은 정전류원으로서 작용한다. pnp 트랜지스터(26 및 27)에 의해 전류 밀러 회로가 구성된다. 다이오드 접속된 트랜지스터(26)은 전원 Vcc와 트랜지스터(24)의 콜렉터 사이에 접속된다. 트랜지스터(27)은 전원 Vcc와 트랜지스터(25)의 콜렉터 사이에 접속된다.

pnp 트랜지스터(29)는, 전원 Vcc와 트랜지스터(30)의 콜렉터 사이에 접속되고, 부궤환 회로를 구성한다. 즉, 트랜지스터(29)는 베이스가 트랜지스터(25)의 콜렉터에 접속되고, 에미터가 전원 Vcc에 접속되며, 콜렉터가 트랜지스터(19)의 베이스에 접속된다.

다이오드(31)은 전원 Vcc와 트랜지스터(20)의 콜렉터 사이에 접속된다. 다이오드(32)는 전원 Vcc와 트랜지스터(21)의 콜렉터 사이에 접속된다. 트랜지스터(33 및 34)의 각 베이스는 다이오드(32 및 31)의 캐소드에 각각 접속된다. pnp 트랜지스터(36 및 37)에 의해서 전류 밀러 회로가 구성된다. 다이오드 접속된 트랜지스터(36)은 전원 Vcc와 트랜지스터(33)의 콜렉터 사이에 접속된다. 트랜지스터(37)은 전원 Vcc와 트랜지스터(34)의 콜렉터 사이에 접속된다.

다음에, 동작에 관해서 설명하겠다. 입력신호 V는 저항(23)에 의해 전류신호로 변환된다. 트랜지스터(20,21 및 22)에 의해 구성된 제3차동 증폭기는 변환된 전류신호에 응답하여 동작한다. 제3차동 증폭기의 출력신호는 다이오드(31 및 32)에 의해 대수신호로 변환되고, 변환된 신호가 트랜지스터(33 및 34)의 베이스에 각각 부여된다. 그 결과, 트랜지스터(33 및 34) 및 가변전류원(35)에 의해 구성된 제4차동 증폭기가 대수신호를 지수 변환한다. 그 결과, 대수 관계 및 지수 관계를 포함하지 않은 출력전류 Io가 발생된다.

상기 증폭동작에 있어서, 트랜지스터(20)의 베이스에 부궤환이 걸리게 되고, 트랜지스터(20)의 베이스 전위가 가상접지 전위로 유지되어 있는 것이 지적된다. 이하 이점에 관해서 설명하겠다. 트랜지스터(20)의 베이스 전류 즉 트랜지스터(18)의 베이스 전류가 증대할 때, 트랜지스터(24)의 베이스 전류도 증대한다. 트랜지스터(24)의 베이스 전류 증대에 응답해서, 트랜지스터(25)에는 트랜지스터(26) 및 트랜지스터(27)을 통하여 더욱 많은 콜렉터 전류가 흐르므로, 트랜지스터(29)의 베이스 전류가 증대된다. 따라서, 트랜지스터(19)의 베이스 전류가 감소되고, 또한 트랜지스터(18)의 베이스 전류도 감소된다. 이에 대해서 트랜지스터(18)의 베이스 전류가 감소될 때, 트랜지스터(24)의 베이스 전류도 감소한다. 트랜지스터(26 및 27)을 통하여, 트랜지스터(25)에는, 더욱 적은 콜렉터 전류가 흐르므로, 트랜지스터(29)의 베이스 전류도 감소한다. 따라서, 트랜지스터(19)의 베이스 전류가 증대하고, 또한, 트랜지스터(18)의 베이스 전류도 증대된다. 상기 설명으로 부터, 트랜지스터(18,19 및 22)에 의해 구성된 제1차동 증폭기에는 항시 부궤환이 걸리는 것이 이해된다. 따라서, 트랜지스터(20)의 베이스 전위가 일정한 전위, 즉, 가상 접지 전위로 유지된다. 그 결과, 트랜지스터(18)의 콜렉터 전류가 일정하게 되기 때문에, 트랜지스터(18 및 20)의 베이스 에미터 사이의 전압 V_BE가 일정한 값으로 보존 유지된다. 그 결과, 트랜지스터(18 및 20)의 에미터 내부 저항 r_e가 일정하게 보존 유지된다. 입력신호 V는 트랜지스터(18 및 20)의 비직선성인 에미터 내부 저항 r_e를 고려함이 없이, 저항(23)만으로 전류신호로 변한되게 된다. 따라서, 상술한 식1로 부터 이해되는 바와 같이, r_e가 일정한 값으로 유지되므로, 에미터 전류 I_E가 입력신호 V에 비례하여 변화한다. 그 결과, 트랜지스터(20,21 및 22)에 의해 구성된 제3차동 증폭기의 입력과 출력 사이의 직선성이 개선되고, 제3도에 도시한 증폭회로 전체의 직선성도 제1도에 도시한 종래의 회로와 비교하여 개선되게 한다.

제3도에 도시한 증폭회로의 다른 회로 부분의 상세한 동작에 관해서 이하 설명하겠다. 상술한 바와 같이 제3도에 도시한 증폭회로는 다이오드(31 및 32)에 의해 구성된 대수 변환회로와, 트랜지스터(33,34,36 및 37)과 가변전류원(35)에 의해 구성된 지수변환 회로를 포함한다. 각 다이오드(31 및 32)는 트랜지스터(20 및 21)의 콜렉터 전류를 각각 대수신호로 변환한다. 다이오드(31 및 32)의 캐소드 사이의 전압을 ΔV_{B E}로 하면, ΔV_BE는 다음 식에 의해 나타난다.

ΔV_BE= 2·V_T·log(I_E1/Is) ……………………………………………… (6)

여기서, V_T는 정수이고 I_E1은 출력전류이며, Is는 다이오드(31 및 32)의 역방향 포화전류이다.

다이오드(31 및 32)에 의해 변환된 대수신호 즉, 전압 ΔV_BE는 트랜지스터(33 및 34)의 베이스 사이에 부여된다. 따라서, 트랜지스터(36)의 출력전류 I_E2로 하면, I_E2는 다음식에 의해 나타난다.

I_E2= Is·exp(ΔV_BE/2·V_T) ……………………………………………… (7)

식(7)에 식(6)을 대입하므로써, 전류 I_E2은 대수 함수 및 지수 함수를 포함하지 않는 것으로 나타난다. 따라서 다음식에 의해 나타난 출력전류 Io가 발생된다.

Io = (V-V_B)/R·I_G/I_D……………………………………………………… (8)

여기서 R은, 저항(23)의 저항값을 나타내고 있다.

따라서, 가변전류원(35)로 부터 발생된 전류값 I_G를 변화시키므로써, 입력신호 V와 전류값 I_G와의 곱(리니어승산)에 따라서 결정된 출력전압 Io가 얻어진다.

본 발명의 또 하나의 실시예를 도시한 승산회로가 제4도에 도시되어 있다. 이 승산회로에서도 제3도에 도시한 증폭회로의 경우와 마찬가지로, 부궤환회로를 이용하므로써 그 직선성이 개선되고 있다. 제4도를 참조하면, 이 승산회로는 npn 트랜지스터(137,138 및 129)에 의해 구성된 제3차동 증폭기와, npn 트랜지스터(135,136,129)에 의해 구성된 제1차동 증폭기와, npn 트랜지스터(141,142 및 131)에 의해 구성된 제2차동 증폭기와, pnp 트랜지스터(114,115,116 및 117)과 저항(118)에 의해 구성된 제4차동 증폭기를 포함한다. 전류 밀러 회로가 npn 트랜지스터(127,128,129,130,131 및 132)에 의해 구성된다. 이에 부가하여, 전류 밀러 회로가 pnp 트랜지스터(113,114 및 115 )에 의해 구성된다.

다이오드 접속된 트랜지스터(127)은 콜렉터가 정전류원(101)을 통하여 정전류 I_D를 받도록 접속된다. 트랜지스터(127 내지 131)의 에미터는 접지된다. 트랜지스터(129)는 트랜지스터(127,128,130,131 및 132)의 4배의 값인 트랜지스터 크기를 갖는다. pnp 트랜지스터(133 및 134)에 의해 전류 밀러 회로가 구성된다. 다이오드 접속된 트랜지스터(133)은 콜렉터가 트랜지스터(128)의 콜렉터에 접속된다. 트랜지스터(133 및 134)의 에미터는, 전원 Vcc에 접속된다.

트랜지스터(135)는, 콜렉터가 트랜지스터(134)의 콜렉터에 접속된다. 트랜지스터(136)은 콜렉터가 전원 Vcc에 접속된다. 트랜지스터(135)는 콜렉터 및 베이스가 공통 접속되어 있으므로, 콜렉터 출력이 베이스에 전부 궤환된다. 트랜지스터(135)의 베이스는 전류 변환하기 위한 저항(139)를 통하여 제1입력신호 V_L을 받도록 접속된다.

트랜지스터(137)은, 베이스가 트랜지스터(135)의 베이스에 접속된다. 트랜지스터(138)의 베이스는 트랜지스터(136)의 베이스에 접속된다. 트랜지스터(135,136,137 및 138)은 에미터가 공통 접속되고, 그 공통 접속 노드와 접지 사이에 트랜지스터(129)가 접속된다.

트랜지스터(141)의 베이스는 트랜지스터(135)의 콜렉터에 접속된다. 트랜지스터(142)의 베이스는 예정된 정전압 V_B에 접속된다. 트랜지스터(141 및 142)는 에미터가 공통 접속되고, 그 공통 접속 노드와 접지 사이에 트랜지스터(131)이 접속된다. pnp 트랜지스터(143 및 144)에 의해 전류 밀러 회로가 구성된다. 트랜지스터(143 및 144)의 에미터는 전원 Vcc에 접속된다. 트랜지스터(143 및 144)의 각 콜렉터는 트랜지스터(141 및 142)의 콜렉터에 각각 접속된다. 부궤환을 위한 pnp 트랜지스터(145)는 베이스가 트랜지스터(144)의 콜렉터에 접속되고, 에미터가 전원 Vcc에 접속되며, 콜렉터가 트랜지스터(136)의 베이스 및 트랜지스터(130)의 콜렉터에 공통 접속된다.

제3도에 도시한 증폭회로의 경우와 마찬가지로, 직선성을 개선하기 위한 부궤환 작용에 대해서 이하 설명하겠다. 우선, 트랜지스터(135)의 베이스 전류가 증대했을 때, 트랜지스터(141)의 베이스 전류도 증대한다. 따라서, 트랜지스터(143 및 144)를 통하여, 트랜지스터(142)에는, 더욱 많은 콜렉터 전류가 흐르므로, 트랜지스터(145)의 베이스 전류가 증대한다. 따라서, 트랜지스터(136)의 베이스 전류가 감소하고, 트랜지스터(135)의 베이스 전류가 감소한다. 반대로, 트랜지스터(135)의 베이스 전류가 감소했을 때, 트랜지스터(141)의 베이스 전류도 감소한다. 따라서, 트랜지스터(143 및 144)를 통하여, 트랜지스터(142)에는, 더욱 적은 콜렉터 전류가 흐르므로, 트랜지스터(145)의 베이스 전류가 감소한다. 따라서, 트랜지스터(136)의 베이스 전류가 증대하므로, 트랜지스터(135)의 베이스 전류도 증대하게 된다.

상기 설명으로 부터 이해할 수 있은 바와 같이, 트랜지스터(135 및 137)의 베이스에 항시 부궤환이 걸려 있는 것이 지적된다. 또한, 트랜지스터(135)는 부궤환 뿐만 아니라 전궤환도 받으므로, 트랜지스터(135)의 베이스가 일정한 전위, 즉 가상 접지 전위로 초래된다. 그 결과, 트랜지스터(135)의 베이스에 교류 신호 성분이 부여되는 것이 방지된다. 따라서, 트랜지스터(137)의 베이스 에미터 전압 V_BE가 부궤환 작용에 의해 일정한 값으로 유지된다. 따라서, 트랜지스터(137)의 에미터 내부 저항 r_e는 에미터 전류 I_E의 변화에 따라 변화하지 않는다. 트랜지스터(137)은 저항(139)에 의해서 변환된 전류 신호만에 응답하여 동작하므로, 트랜지스터(137,138 및 129)에 의해서 구성된 제3차동 증폭기의 입력과 출력 사이의 양호한 직선성이 확보될 수 있다.

pnp 트랜지스터(146 및 147)에 의해 전류 밀러 회로가 구성된다. 트랜지스터(146 및 147)의 에미터는 전원 Vcc에 접속된다. 다이오드 접속된 트랜지스터(146)은 콜렉터가 트랜지스터(137)의 콜렉터에 접속된다. 트랜지스터(147)의 콜렉터는 트랜지스터(121 및 122)의 에미터에 접속된다. 따라서, 트랜지스터(137)의 콜렉터 전류가 트랜지스터(146 및 147)을 통하여 트랜지스터(121 및 122)의 에미터에 부여된다.

pnp 트랜지스터(148 및 149)에 의해 전류 밀러 회로가 구성된다. 트랜지스터(148 및 149)의 에미터는 전원 Vcc에 접속된다. 다이오드 접속된 트랜지스터(148)은 콜렉터가 트랜지스터(138)의 콜렉터에 접속된다. 트랜지스터(149)의 콜렉터는 트랜지스터(122 및 124)의 에미터에 접속된다. 따라서, 트랜지스터(138)의 콜렉터 전류가 트랜지스터(148 및 149)를 통하여 트랜지스터(123 및 124)의 에미터에 부여된다.

트랜지스터(121,122,123 및 124)의 에미터 전류를 I_E3로 하면, E3은 다음 식에 의해 나타난다.

I_E3= Is·exp(V_BE/V_T) ………………………………………………… (9)

여기서, Is는 역방향 포화전류이고, V_BE는 베이스-에미터 사이의 전압이며, V_T는 정수이다.

식(9)로 부터 알 수 있는 바와 같이, 에미터 전류 I_E가 지수 신호로 변환되는 것이 지적된다.

트랜지스터(114,115,116,117)과, 저항(118)과, 다이오드(119 및 120)에 의해서, 대수 변환 회로가 구성된다. 다이오드(119 및 120)의 양단 전압을 ΔV_BE'로 하면, ΔV_BE'는 다음 식으로 나타난다.

ΔV_BE' = 2·V_T·log(I_E4/Is) ………………………………………… (10)

여기서, I_E4는 출력전류이다.

따라서 트랜지스터(116)의 베이스에 부여된 제2입력신호 V_R은 전류 변환된 후 대수신호로 변환되므로, 입력신호 V_R의 넓은 동적 범위가 확보될 수 있다.

따라서, 트랜지스터(121,122,123 및 124)에 의해 구성된 제5차동 증폭기에는 트랜지스터(147 및 149)의 콜렉터 출력과 트랜지스터(116 및 117)의 콜렉터 출력이 부여된다. 식(9)에 식(10)을 대입함으로써, 에미터 전류 I_E3이 대수 함수 및 지수 함수를 포함하지 않는다. 따라서, 제5차동 증폭기는 대수 함수 및 지수 함수에 따르지 않는 출력전류 Iout를 발생한다. 즉, 제1입력신호 V_L과 제2입력신호 V_R과의 승산(리니어 승산)에 의해 결정된 출력전류 Iout가 얻어진다.

제4도에 도시한 승산회로에서는, 제1입력신호 V_L의 동적 범위를 확대하기 위해서, 차동 증폭기의 입력과 출력 사이의 직선성이 상술한 바와 같이 개선된다. 한편, 제2입력신호 V_R의 동적 범위도 확대하기 위해서는, 트랜지스터(116,117) 및 저항 (118) 대신에, 제4도에서의 일점쇄선에 둘러싸인 회로가 설치된다.

이상과 같이, 제3 및 제4도 중의 어느 회로에 있어서도, 제3차동 증폭기를 구성하는 트랜지스터의 베이스가 일정한 전위, 즉 가상 접지 전위로 유지되므로, 에미터 내부 저항 r_e의 값이 에미터 전류의 변화에 의해 변화되지 않는다. 그 결과, 그 트랜지스터가 입력신호에 기초한 전류신호만에 응답하여 동작하므로, 제3차동 증폭기의 입력과 출력 사이의 직선성이 개선된다. 그 결과, 제3 및 제4도에 도시한 증폭회로 및 승산회로의 넓은 동적 범위가 확보되고, 또한 직선성이 개선된다. 에미터 내부 저항에 의한 영향을 감소하기 위해 에미터 전류를 증대시킬 필요가 없으므로, 소비 전류가 증대되지 않는다. 이에 부가하여, 에미터 내부 저항에 의한 비직선성을 무시하기 위해서, 제2도에 도시한 입력 저항(23) 및 제4도에 도시한 입력 저항(139)의 저항값을 크게 할 필요가 없으므로, 이득의 감소가 방지되고 있는 것도 지적된다.

본 발명을 특정한 실시예에 관련하여 설명하였으나, 본 기술 분야에 숙련된 기술자들은 본 발명을 여러 가지 변형, 대체 및 수정할 수 있는데, 이는 특허 청구의 범위에 한정된 본 발명의 원리 및 범위내에 있는 것이다.

Claims

증폭회로에 있어서, 입력신호를 받고, 그 입력신호를 전류신호로 변환하는 전류 변환 수단과, 제1트랜지스터와 제2트랜지스터를 포함하고, 상기 제1트랜지스터의 입력이 상기 전류신호를 받고, 상기 제1트랜지스터의 출력신호가 상기 제1트랜지스터의 입력으로 궤환되는 제1차동 증폭기 수단과, 제3트랜지스터와 제4트랜지스터를 포함하고, 상기 제3트랜지스터의 입력이 상기 전류신호를 받고, 상기 제4트랜지스터의 입력이 예정된 신호를 받는 제2차동 증폭기 수단과, 상기 제2차동 증폭기 수단의 출력신호를 받고, 이 제2차동 증폭기 수단의 출력신호에 응답하는 부궤환 신호를 상기 제2트랜지스터의 입력으로 부궤환하는 부궤환 수단을 구비하고, 상기 제1트랜지스터의 입력신호의 중점 전압을 일정하게 하는 것을 특징으로 하는 증폭회로.
제1항에 있어서, 제5트랜지스터와 제6트랜지스터를 포함하고, 상기 제5트랜지스터의 입력이 상기 전류신호를 받고, 상기 제6트랜지스터의 입력이 상기 부궤환 수단의 부궤환 신호를 받는 제3차동 증폭기 수단과, 상기 제3차동 증폭기 수단의 출력과 접속되고, 이 제3차동 증폭기 수단의 출력신호를 대수신호로 변환하는 대수 변환수단과, 상기 대수 변환수단이 출력과 접속되고, 상기 대수신호를 지수 변환하는 지수 변환수단을 포함하는 것을 특징으로 하는 증폭회로.
제2항에 있어서, 상기 대수 변환수단은, 전원과 상기 제5트랜지스터의 출력사이에 접속된 제1다이오드 수단과, 전원과 상기 제6트랜지스터의 출력사이에 접속된 제2다이오드 수단을 포함하는 것을 특징으로 하는 증폭회로.
제3항에 있어서, 상기 지수 변환수단은, 제7트랜지스터와 제8트랜지스터를 포함하는 제4차동 증폭기 수단을 포함하고, 상기 제7트랜지스터의 입력이 상기 제1다이오드 수단의 출력과 접속되고, 상기 제8트랜지스터의 입력이 상기 제2다이오드 수단의 출력과 접속된 것을 특징으로 하는 증폭회로.
제1항에 있어서, 상기 전류 변환수단은, 상기 제1트랜지스터의 입력과 접속된 저항 수단을 포함하고, 상기 제1트랜지스터는, 상기 저항 수단을 통하여 상기 입력신호를 받는 것을 특징으로 하는 증폭회로.
제1입력신호와 제2입력신호를 승산하기 위한 승산회로에 있어서, 상기 제1입력신호를 받고, 그 입력신호를 전류신호로 변환하는 전류 변환수단과, 제1트랜지스터와 제2트랜지스터를 포함하고, 상기 제1트랜지스터의 입력이 상기 전류신호를 받고, 상기 제1트랜지스터의 출력신호가 상기 제1트랜지스터의 입력으로 궤환되는 제1차동 증폭기 수단과, 제3트랜지스터와 제4트랜지스터를 포함하고, 상기 제3트랜지스터의 입력이 상기 전류신호를 받고, 상기 제4트랜지스터의 입력이 예정된 신호를 받는 제2차동 증폭기 수단과, 상기 제2차동 증폭기 수단의 출력신호를 받고, 이 제2차동 증폭기 수단의 출력신호에 응답하는 부궤환 신호를 상기 제2트랜지스터의 입력으로 부궤환하는 부궤환 수단과, 제5트랜지스터와 제6트랜지스터를 포함하고, 상기 제5트랜지스터의 입력이 상기 전류신호를 받고, 상기 제6트랜지스터의 입력이 상기 부궤환 수단의 부궤환 신호를 받는 제3차동 증폭기 수단과, 제7트랜지스터와 제8트랜지스터를 포함하고, 상기 제7트랜지스터의 입력이 상기 제2입력신호를 받고, 상기 제8트랜지스터의 입력이 예정된 상기 신호를 받는 제4차동 증폭기 수단과, 상기 제3차동 증폭기 수단의 출력과 상기 제4차동 증폭기 수단의 출력사이에 접속되고, 상기 제1입력신호와 상기 제2입력신호와의 곱에 따른 출력신호를 얻는 승산기 수단을 구비한 것을 특징으로 하는 승산회로.